SU1429171A1 - Устройство дл регистрации аналогового процесса - Google Patents
Устройство дл регистрации аналогового процесса Download PDFInfo
- Publication number
- SU1429171A1 SU1429171A1 SU864020035A SU4020035A SU1429171A1 SU 1429171 A1 SU1429171 A1 SU 1429171A1 SU 864020035 A SU864020035 A SU 864020035A SU 4020035 A SU4020035 A SU 4020035A SU 1429171 A1 SU1429171 A1 SU 1429171A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- outputs
- shift register
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и контрольно-измерительной технике и1 может быть использовано дл регистрации однократных аналоговых процессов, в особенности в системах измерени механических и акустических импульсных процессов. Целью изобретени вл етс повышение точности устройства. Поставленна цель достигаетс введением шифратора 17, второго блока 18 мультиплексоров и четвертого регистра 4 сдвига . Входной знакопеременный сигнал преобразуетс выпр мителем в унипол р- tom сигнал с вьщелением знака компаратором 15, что обеспечивает дополнительное расширение в два раза диапазона измерени . Использованием блока 11 сравнени совместно с шифратором 17, а также блока 18 мультиплексоров обеспечиваютс адаптивное вьщеление и регистраци цифровых отсчетов АЦП 12 преобразуемого импульсного процесса в оптимальном диапа- зоне измерени . 3 ил. iP (Л
Description
4 1С
Изобретение относитс к автоматике и контрольно-измерительной технике и может быть использовано дл регистрации однократных аналоговых процессов, в особенности в системах измерени механических и акустических импульсных процессов.
Целью изобретени , вл етс повышение точности устройства.
На фиг. 1 представлена функциональна схема предлагаемого устройства; на фиг. 2 - схема шифратора; на фиг. 3 - схема второго блока мультиплексоров .
На фиг. 2 и 3 обозначены: РИ - раз р ды кодового слова информации; РД - разр ды кода диапазона; РУ - разр ды кода управлени .
Устройство содержит регистры 1-4 сдвига, регистр 5, счетчик 6, RS-триг гер 7, блок 8 задани эталонного кода , элемент ИЛИ 9, первьй блок 10 мультиплексоров , блок 11 сравнени кодов , аналого-цифровой преобразователь (АЦП) 12, выпр митель 13,, генератор 14 тактовых импульсов, компаратор 15, элемент И 16, шифратор 17 и втор.рй блок 18 мультиплексоров.
Шифратор 17 содержит элементы ШШ- НЕ 19-23 и элементы И-НЕ 24-27.
Второй блок 18 мультиплексоров содержит элементы И-НЕ 28-37.
Устройство работает следующим образом .
В исходном состо нии обнул ютс регистры 1-4 сдвига, регистр 5, счетчик 6 и RS-триггер 7. По внешнему управл ющему импульсу, поступающему . на вход установки порога срабатывани устройства, блок 8 задани кода вырабатывает сигнал, поступающий на входы элемента ИЛИ 9 и блока 10 мультиплексоров . По этому сигналу, прошедшему через элемент ИЖ 9 на управл ющий вход регистра 5, код уставки с выхода блъка 8 задани кода через блок 10 мультиплексоров поступает на вход регистра 5, записываетс в него и поступает на входы В блока 11 сравнени . С этого момента в регистре 5 хранитс начальный код порога срабатывани устройства, а блок 10 мультиплексоров по окончании управл ющего сигнала переключаетс на передачу сигналов с АЦП 12.
Входной знакопеременный сигнал, поступающий на вход устройства, преоб разуетс выпр мителем 13 в унипол рный
0
5
0
5
0
5
0
5
сигнал и поступает на информационньй вход дес тиразр дного АЦП 12 (в общем случае М-разр дного АЦП).
В такт с импульсами генератора 14 унипол рный сигнал преобразуетс А1Щ 12 в последовательность цифровых отсчетов , поступающих одновременно в первый регистр 1 сдвига, на N входов блока 10 мультиплексоров и на N входов А блока 11 сравнени кодов. Синхронно с тактами генератора 14 цифровые отсчеты АЦП 12 продвигаютс после- довательно через все чейки первого регистра 1 сдвига, а цифровые отсчеты знака входной функции, сформированные компаратором 15 и соответствующие каждому цифровому отсчету АЦП 12, продвигаютс последовательно через все чейки регистра 2 сдвига.- На выходах основных регистров 1 и 2 сдвига последовательности цифровых отсчетов АЦП 12 и знака входной функщ1и по вл ютс с задержкой во времени, определ емой временем прохождени одного отсчета через все чейки регистров 1 и 2 сдвига.
Перезапись информации в регистры 3 и 4 сдвига зависит от численного значени кода уставки, записанного в регистр 5. Если численное значение кода уставки превьш1ает значение кода, поступающего на входы А блока 11 срав- . нени , то он не срабатывает, и RS- триггер 7 находитс в исходном состо нии , запрещающем прохождение импульсов от генератора 14 через элемент И 16 на управл ющие входы счетчика 6 и регистров 3 и 4 сдвига. При этом перезапись в регистры 3 и 4 не происходит. Как только значение кода на входах А блока 11 сравнени превысит значение кода уставки на его входах В, блок 11 сравнени срабатывает , и по его сигналу RS-триггер 7 переключаетс в единичное состо ние , разрешающее прохождение тактовых импульсов от генератора 14 через элемент И 16 на .управл ющие входы регистров 3 и 4 и счетчика 6. Одновременно в регистре 5 фиксируетс новое значение уставки, представл ющее собой значение кода АЦП 12 в момент срабатывани блока 11 сравнени .
Если вновь поступающие коды АЦП 12 меньше или равны новому значению уставки в регистре 5, то информаци в регистрах 3 и 4 записываетс и продвигаетс внутри их чеек до момента .
3t4
переполнени счетчика 6 импульсами генератора 14.
Количество импульсов, переполн ю- ЩР5Х счетчик 6, соответствует числу отсчетов АЦП 12, которое необходимо записать в регистр 3. Импульсом переполнени от счетчика 6 RS-триггер 7 вновь возвращаетс в исходное состо ние , по которому останавливаетс за- пись в регистры 3 и А. При этом в регистре 4 оказываютс зафиксированными коды диапазона, в котором была осуществлена регистраци всей реализации входного сигнала, В регистре 3 при этом фиксируетс участок входного процесса, соответствующий моменту срабатывани блока 11 сравнени , причем начало этого участка начинаетс раньше момента срабатывани блока 11 сравнени на врем задержки информации в регистре 1, за счет чего обеспечиваетс запись предыстории импульсного сигнала.
Массив информации в регистре 3 ока зываетс зарегистрированным в оптимальном диапазоне, соответствующем максимальной амплитуде входного сигнала , т.е. в регистре 3 фиксируютс коды с оптимальной разр дной группой состо щей из семи соседних значащих разр дов (в общем случае из S разр дов ) , выбранных блоком 18 мультиплексоров .
Выбор оптимальной разр дной группы
дл случа четырех диапазонов осуществл етс по управл ющим сигналам -на выходе шифратора 17 следующим образом . На входы шифратора 17 поступают три старших разр да кода с выхода регистра 5. В общем случае дл К диапазонов , определ емых по формуле
К N - S + 1,
где N - количество разр дов АЦП;
S - количество разр дов, фиксируемых в регистре 3,
на входы шифратора 17-поступают (К-1) старших разр дов кода.50
Шифратор 17, исход из местонахождени старшей логической единицы кода на его входе, вырабатывает соответствующий управл ющий четырехразр дный позиционный код (в общем случае К- 55 разр дный код), который;поступает на управл ющие входы блока 18 мультиплексоров . Этот код может принимать значени 1000, 0100, 0010, 0001, причем
Q g Q
5 п
р0
5
0
5
71
сигнал логической 1 вл етс разрешающим , а сигнал логического О - запрещающим . Одновременно на других выходах шифратора 17 формируетс двух- разр дньш код диапазона, поступающий на входы второго дополнительного регистра 4 сдвига.
. В общем случае формируетс М-раз- р дный код диапазона, св занный с числом К диапазонов зависимостью К 2.В зависимости от кода на управл ющих входах блока 18 мультиплексоров он подключает на свои выходы разр дную группу, состо шую из семи соседних значащих разр дов, выбранных из дес ти разр дов с выхода регистра 1 (в общем случае S соседних значащих разр дов из N разр дов).
Количество возможных разр дных групп, состо щих из S соседних значащих разр дов, равно количеству диапазонов К, а состав разр дной группы задаетс управл ющим кодом с выхода шифратора 17, в зависимости от ко- -.торого на выход, старшего значащего разр да блока 18 мультиплексоров на врем регистрации всей реализации входного сигнала подключаетс только один разр д из состава (1-К) разр дов, а на выходы последующих разр дов подключаютс , соответственно, разр ды с номерами, на единицу больше пре- дьщущих, т.е. вес которых в два раза меньше веса предыдущих разр дов.
Устройство работает таким образом при однократном срабатывании блока 11 сравнени , что вл етс частным :лучаем. Типичным случаем вл етс многократное срабатывание блока 11 сравнени , например, при возрастании переднего-фронта импульса, многократных импульсных сигналах и т.д.
При многократном срабатывании блока 11 сравнени , в том числе и в процессе записи в регистры 3 и 4, происход т , соответственно, подтверждение 1 разрешающего состо ни RS-триггера
7 и одновременно каждый раз сброс счетчика 6 в исходное состо ние не- зависимо от результата счета. Одновременно происход т изменение кода уставки в регистре 5 и в соответствии с этим, при условии изменени местоположени старшей логической 1, изменение кода диапазона и изменение состава разр дной группы на выходе блока 18 мультиплексоров.
514
Последнее срабатывание блока 11 сравнени означает, что входной сигнал достиг своего максимального значени и относительно этого момента будет зарегистрирован участок входного процесса в оптимальном диапазоне измерени . Все предыдущие участки, записанные при предыдущих срабатывани х блока 11 сравнени в регистры 3 и 4, при последующих его срабатывани х замен ютс на новые. Так как счетчик 6 каждый раз при срабатывании блока 11 сравнени сбрасываетс в исходное состо ние, то он затем начи- нает вновь подсчет импульсов, поступающих на управл ющие входы регистров 3 и 4 до переполнени счетчика 6. При этом цифровые отсчеты разр дной группы, зарегистрированные регист- ром 3 вместе со значением знака функции , и код диапазона, зарегистрированный регистром 4, всегда однозначно св заны с моментом последнего срабатывани блока 11 сравнени кодов, т.е. С моментом достижени входным сигналом своего максимального значени .
По окончании регистрации может быть осуществлен вывод информации с устройства путем подачи на его тактирующий вход импульсов. Частота вых импульсов определ етс режимом работы внешнего воспринимающего информацию устройства.
При этом на выход устройства пос тупают информаци в виде семиразр дного кода зарегистрированного параметра (в общем случае 5 разр дного кода) И дополнительного знакового разр да, который может быть использован как старший разр д -кода параметра , а также служебна информаци в виде двухразр дного кода диапазона (в общем случае М-разр дного кода).
Claims (1)
- Формула изобретениУстройство дл регистрации аналогового процесса, содержащее аналого- цифровой преобразователь, стробиру- ющий вход которого соединен с первым выходом генератора тактовых импульсов, второй выход которого соединен с входомуправлени сдвигом первого регистра., . сдвига и первым входом элемента И,второй вход которого соединен с пр мым выходом КЗ-триггера, R-вход которого соединен с выходом счетчи5ОQ55дЬ716ка, S-вход - с выходом блока сравнени кодов и входом сброса в нулевое состо ние счетчика, тактирующий вход которого соединен с выходом элемента И и первым входом управлени сдвигом второго регистра сдвига, выходы которого вл ютс информационными выходами устройства, вход ана- ЛОГО-1ЩФРОВОГО преобразовател соединен с выходом выпр мител , вход которого соединен с входом компаратора и вл етс входом устройства, выход компаратора соединен с входом третьего регистра сдвига, вход управлени сдвигом которого подключен к второму выходу генератора тактовых импульсов, выход третьего регистра сдвига подключен к первому входу второго регистра сдвига, блок задани эталонного кода , вход которого вл етс входом установки порога срабатывани устройства , выходы блока задани эталонного кода соединены с соответствующими вторыми входами первого блока мультиплексоров , первые входы которого подключены к соответствующим выходам аналого-цифрового преобразовател , входу первого регистра сдвига и первой группе входов блока сравнени кодов, втора группа входов которого подключена к соответствующим выходам регистра , входы которого подключены к.соответствующим выходам первого блока мультиплексоров, управл ющий вход которого подключен к стробирующему выходу блока задани эталонного кода и первому входу элемента ИЛИ, второй вход которого соединен с выходом блока сравнени кодов, а выход - со стро- бирующим входом регистра, второй вход управлени сдвигом второго регистра сдвига вл етс тактирующим входом устройства , отличающеес тем, что, с целью повышени точности устройства , в него введены шифратор, второй блок мультиплексоров и четвертый регистр сдвига, выходы которого вл ютс выходами кода диапазона устройства , первьй и второй входы управлени сдвигом четвертого регистра сдвига подключены соответственно к первому и второму входам управлени сдвигом второго регистра сдвига, а входы - к соответствующей первой группе выходов шифратора, втора группа выходов которого подключена к соответствующим входам управлени второго блока мультиплексоров, выходыкоторого соединены с соответствующими входами второго регистра сдвига, а входы - с соответств.ующими выходами первого регистра сдвига, входы шифратора подключены к соответствующим выходам старших разр дов регистра.Таблица uctnuHHOcmuФиг. 2.; состо нив
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864020035A SU1429171A1 (ru) | 1986-02-10 | 1986-02-10 | Устройство дл регистрации аналогового процесса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864020035A SU1429171A1 (ru) | 1986-02-10 | 1986-02-10 | Устройство дл регистрации аналогового процесса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1429171A1 true SU1429171A1 (ru) | 1988-10-07 |
Family
ID=21220798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864020035A SU1429171A1 (ru) | 1986-02-10 | 1986-02-10 | Устройство дл регистрации аналогового процесса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1429171A1 (ru) |
-
1986
- 1986-02-10 SU SU864020035A patent/SU1429171A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1018150, кл. G 11 С 19/00, 1983. Ямный В.Е. Аналого-цифровйе преобразователи напр жений в широком динамическом диапазоне. - Минск: Изд-во БГУ, 1980, с. 173,.рис. 5.16. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1429171A1 (ru) | Устройство дл регистрации аналогового процесса | |
RU1774379C (ru) | Устройство дл регистрации аналогового процесса | |
RU2020749C1 (ru) | Аналого-цифровой преобразователь поразрядного сравнения | |
SU599161A1 (ru) | Устройство дл регистрации информации | |
SU1200272A1 (ru) | Устройство дл ввода информации | |
SU824431A1 (ru) | Аналого-цифровой преобразователь | |
SU771554A1 (ru) | След щее цифровое измерительное стробоскопическое устройство | |
SU1524174A1 (ru) | Устройство преобразовани измерительной информации | |
SU1057871A1 (ru) | Измерительный прибор с аналоговым отсчетом | |
SU1084816A1 (ru) | Устройство дл сортировки | |
SU1174956A1 (ru) | Устройство дл контрол и регистрации работы оборудовани | |
SU1365003A1 (ru) | Измерительное устройство | |
SU1383429A1 (ru) | Устройство дл приема информации | |
SU1307442A1 (ru) | Устройство дл определени временного положени сигнала | |
SU951280A1 (ru) | Цифровой генератор | |
SU1302437A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1267618A1 (ru) | Адаптивный многоканальный след щий преобразователь аналог-код | |
SU864546A1 (ru) | Адаптивный регистратор | |
SU1686433A1 (ru) | Многоканальное устройство дл вычислени модульной коррел ционной функции | |
RU2205500C1 (ru) | Аналого-цифровой преобразователь | |
SU1571584A1 (ru) | Устройство переменного приоритета | |
SU1661653A1 (ru) | Измерительный прибор | |
SU1709490A1 (ru) | Распределитель импульсов дл управлени шестифазным шаговым двигателем | |
SU1043633A1 (ru) | Устройство дл сравнени чисел |