SU1711181A1

SU1711181A1 - Цифровой коррел тор

Info

Publication number: SU1711181A1
Application number: SU894733700A
Authority: SU
Inventors: Гавриил Федорович Пономарев; Арнольд Петрович Шер
Original assignee: Институт Автоматики И Процессов Управления Дво Ан Ссср
Priority date: 1989-08-01
Filing date: 1989-08-01
Publication date: 1992-02-07

Abstract

Изобретение относитс к измерительной технике, преимущественно к анализу формы сигналов, количественной ее оценки и может быть использовано дл построени цифровых коррел торов, определ ющих оценку монотонной коррел ции двух сигналов . Цель изобретени - расширение класса решаемых задач за счет обеспечени возможности вычислени коэффициента монотонной коррел ции сигналов. Коррел тор содержит компараторы 1,2, формирователи 3,4, 5, 41 импульсов, элементы И-НЕ 6, 21- 23, элементы И 7-10, 24-28, 37, триггер 11, генератор 12 тактовых сигналов, элемент 13 задержки, счетчик 14, аналого-цифровые преобразователи 15, 16, регистры 17, 18 пам ти , две схемы сравнени , два элемента НЕ, два элемента ИЛИ. дешифратор, группу элементов НЕ, блок элементов И-НЕ, блок элементов И, накапливающий сумматор 39, мультиплексор 40, два шинных формирова- тел .42, 43, делитель 44. 1 ил.

Description

Изобретение относитс к вычислительной технике, преимущественно к анализу формы сигналов, и может быть использовано дл построени цифровых коррел торов; определ ющих оценку монотонной коррел ции двух сигналов.

Цель изобретени - расширение класса решаемых задач за счет обеспечение возможности оценки монотонной коррел ции сигналов.

На фиг. 1-3 приведена структурна схема коррел тора; на фиг. 4 приведены формы сигналов и значени коэффициентов монотонной коррел ции.

Коррел тор содержит компараторы 1 и 2, формирователи 3-5 импульсов, элемент И-Н Е 6, элементы И 7-9, элемент И 10, триггер 11, генератор 12 тактовых импульсов, элемент 13 задержки, счетчик 14, аналого- цифровые преобразователи 15 и 16, регистры 17 и 18 пам ти, схемы 19 и 20 сравнени , элементы И-НЕ 21-23, элементы И 24-28, элементы ИЛИ 29 и 30, дешифратор 31, буферный элемент 32, элементы НЕ 33 и 34. группу элементов НЕ 35, блок элементов И-Н Е 36, элемент И 37, блок элементов И 38, накапливающий сумматор 39, мультиплексор 40, формирователь 41 импульсов, шинные формирователи 42 и 43, делитель 44.

При определении монотонной коррел ции используют факт совпадени или несовпадени тенденции изменени двух сигналов в i+1-й момент времени по отношению к i-му моменту. Если знаки Д , Л их изменени совпадают, коэффициент/г монотонной коррел ции получает один голос

за (ti 1), если знаки Д , Д 1 противоположны , fi получает один голос против (ti -1). В ситуации, когда знак изменени одно00

го сигнала нулевой, а знак изменени другого - ненулевой, воздерживаютс от голосовани (ti 0). Определ ют указанные знаки дл всех i 1, N-1 отрчетов сигналов (кроме N-ro, дл которого не определен N+1- й отсчет). Вычислив сумму голосов и ее отношение к числу голосов, получаем коэффициент монотонной коррел ции. Легко убедитьс , что если между сигналами имеетс пр мо (или обратно) пропорциональна зависимость (коэффициенты линейной коррел ции между ними соответственно 1 и -1), коэффициенты монотонной коррел ции тем более равны 1 и -1 соответственно . Обратное утверждение неверно, например, коэффициент монотонной коррел ции может быть равен единице или быть близким к единице, в то же врем коэффициент линейной коррел ции может быть близким к нулю. В любом случае значение коэффициента линейной коррел ции по модулю не превосходит коэффициента монотонной коррел ции. Монотонна св зь - более общее пон тие, чем линейна .

На фиг. 4а показаны п ть непрерывных сигналов в одном интервале времени t. Дл всех четырех пар сигналов, включающих сигнал f(t), коэффициенты монотонной коррел ции равны единице, тогда как коэффициенты линейной коррел ции различны и меньше единицы. На фиг. 46, в показаны пары сигналов с коэффициентами монотонной коррел ции /г 0,3 и/г 0 соответственно .

Коррел тор работает следующим образом . При включении источника питани состо ние триггеров, счетчиков, регистров пам ти и накапливающего сумматора произвольное . При одновременном поступлении анализируемых сигналов.на входы вырабатываетс импульс, который на выходах счетчика 14 устанавливает код двоичного числа 1...1, на выходах регистров 17 и 18 пам ти - коды 0...0, на выходах накапливающего сумматора 39 - код 0...0, на выходах формировател 41 импульсов отсутствуют импульсы, на входах компараторов 1 и 2 установлен соответствующий уровень порога.

Коды отсчетов fn и fj формируютс следующим образом. На информационный вход компаратора 1 поступает входной сигнал (однопол рный или двухпол рный), На выходах компараторов 1 и 2 формируютс сигналы положительной пол рности, если амплитуды входных сигналов превышают уровень порога. По переднему фронту положительных импульсов формирователи 3 и 4 формируют короткие отрицательные импульсы . G выходов формирователей 3 и 4 импульсы отрицательной пол рности поступают на входы 1 и 2 элемента ИЛИ 7. С элемента И 7 отрицательные импульсы поступают на триггер 11 и устанавливают на выходе потенциал логической единицы.

Триггер 11 устанавливаетс в единичное состо ние тем импульсом, который по времени формируетс раньше. Импульс, который пришел позже, подтверждает единичное состо ние триггера 11. Триггер 11 устанавли0 ваетс в нулевое состо ние импульсом отрицательной пол рности с формировател 5 (этот импул ьс формируетс тогда и только тогда, когда на выходах компараторов 1 и 2 одновременно устанавливаютс уровни

5 логического нул ). Уровни логического нул поступают соответственно на входы элемента И-НЕ 6. На выходе элемента И-НЕ 6 «Ьоомиоуетс положительный перепад, который поступает на формирователь 5. По пе0 реднему фронту положительного импульса формирователь 5 вырабатывает импульс отрицательной пол рности, который поступает на триггер 11 и устанавливает его в нулевое состо ние. Длительность импуль5 сов отрицательной пол рности, формируемых на выходе компараторов 1 и 2, и одновременно их положение соответствуют переходу от одной пол рности к другой, зависит от уровн порога и скорости нараста0 ни амплитуды сигналов. Эти импульсы могут установить триггер 11 в нулевое состо ние только в ом случае, когда времена переходрв от одной пол рности к другой совпадают и по длительности превышают

5 длительность импульсов, необходимую дл установки триггера 11 в нулевое состо ние. С триггера 11 потенциал логической единицы поступает на генератор 12 тактовых импульсов. Длительность единичного

0 состо ни триггера 11 определ ет массив отсчетов fj и f|. На выходе генератора 12 тактовых импульсов формируетс последовательность положительных импульсов. Эти импульсы поступают на счетчик 14 и на ана5 лого-цифровые преобразователи 15 и 16. Счетчик 14 измен ет свое состо ние при переходе сигнала от уровн логического нул к уровню логической единицы на счетном входе. Поскольку исходное состо ние счет0 чика 14 соответствует двоичному коду 11...1, при поступлении на его вход N импульсов на его выходах устанавливаетс двоичный код числа N-1 (так как счетчик переходит в состо ние 00...0).

5 Тактовые импульсы, поступающие на входы АЦП 15 и 16, преобразуют аналоговую форму входных сигналов в цифровую форму.

Выборка входного сигнала осуществл етс по переднему фронту тактовых импульсов . Кодирование производитс с подачей заднего фронта тактового импульса. Результат , полученный во врем кодировани , выдаетс на входной регистр АЦП в цифровой форме. Таким образом, с приходом каждого i-ro тактового импульса с генератора 12 на выходах АЦП 15 и 16 наход тс выборки fV и fi отсчётов входных сигналов Uex.1 и Uex.2. Запись этих отсчетов с выходов АЦП 15 и 16 на выходы регистров 17 и 18 пам ти осуществл етс импульсами с элемента 13 задержки , на вход которого поступают тактовые импульсы с генератора 12. С элемента 13 импульсы, задержанные на врем , необходимое дл выполнени операции сложени в накапливающем сумматоре 39, поступают на регистры 18 и 17 пам ти. Запись с выходов АЦП 15 и 16 осуществл етс по входам регистров 18 и 17 при переходе сигнала из состо ни логического нул в логическую единицу. Информаци с выходов АЦП 15 и 16 переписываетс на выходе регистров 17 и 18 пам ти. Информаци fi отсчетов в АЦП 15 и 16 находитс в промежутке времени между задним фронтом i-ro тактового импульса и передним фронтом i+1-го тактового импульса. Информаци с выходов АЦП 15 и 16 записываетс в регистры 17 и 18 пам ти импульсом с выхода 2 элемента 13, задержанным относительно заднего фронта тактовых импульсов. Причем, начина с второго такта, информаци на выходе АЦП 15 и информаци fi отсчета на выходе регистра 17 пам ти присутствуют одновременно на отрезке времени. Таким образом, на этом отрезке времени в регистре 17 пам ти присутствует информаци fj отсчета входного сигнала 1)вх.1,а в АЦП 15-информаци fi-н1 отсчета входного сигнала UBX.L В регистре 18 пам ти присутствует информаци fi отсчета входного сигнала Uex.2, а в АЦП 16- информаци fj+i отсчета входного сигнала

Uex.2.

Г 1,если ti j 0, если |Д| + ДП 1

U, если (Д О Д +Д О) Выходы элементов 29, 30 и 23 соедиме- ны с входами дешифратора 31. На одном из выходов дешифратора 31 устанавливаетс потенциал логического нул . Двоичный код на выходах элементов 23...29 и 30 определ ет тип операции, выполн емой накапливающим сумматором 39.

При коде 001 выполн етс операци сложени плюс 1, а при коде 010 - операци сложени не выполн етс (сложение нул )и при коде 100 выполн етс операци сложение минус 1. Данные операции выполн ютс на накапливающем сумматоре

39. Значение + 1 в двоичном коде формируетс с помощью элементов 32-34. В дели- теле 44 вычисл етс коэффициент монотонной коррел ции fi .

Claims

Формула изобретен и

Цифровой коррел тор, содержащий первый и второй аналого-цифровые преобразователи , первый компаратор, триггер, генератор тактовых импульсов, два регист0 ра пам ти, первый элемент И и накапливающий сумматор, причем информационные входы второго и первого аналого-цифровых преобразователей вл ютс соответственно первым и вторым информационными

5 входами коррел тора, отличающийс тем, что, с целью расширени класса решаемых задач за счет возможности вычислени оценки монотонной коррел ции сигналов, в него введены второй компара0 тор, четыре формировател импульсов, четыре элемента И-НЕ, с второго по дес тый элементы И, элемент задержки, счетчик, две схемы сравнени , два элемента НЕ, два элемента ИЛИ, дешифратор, группа элементов

5 НЕ, два шинных формировател /блок элементов И-НЕ, блок элементов И, мультиплексор и делитель, причем информационные входы первого и второго компараторов подключены соответственно

0 к первому и второму информационным входам коррел тора, опорные входы первого и второго компараторов подключены соответственно к первому и второму входам опорного сигнала коррел тора, выход больше

5 первого компаратора соединен с первым входом первого элемента И-НЕ и через первый формирователь импульсов - с первым входом первого элемента И, выход которого соединен с входом установки в единицу

0 триггера и первым входом второго элемента И, второй вход которого соединен с входом запуска генератора тактовых импульсов и пр мым выходом триггера, вход установки в нуль которого соединен с выходом второго

5 формировател импульсов, вход которого соединен с выходом первого элемента И- НЕ, второй вход которого соединен с выходом больше второго компаратора и входом третьего формировател импульсов.

0 выход которого соединен с вторым входом первого элемента И, выход генератора тактовых импульсов соединен с входом элемента задержки, счетным входом счетчика и входами запуска первого и второго аналого5 цифровых преобразователей, выход первого аналого-цифрового преобразовател соединен с первым входом первой схемы сравнени и информационным входом первого регистра пам ти, выход которого со- единен с вторым входом первой схемы

сравнени , первый выход элемента задержки соединен с первым входом третьего элемента И, второй вход которого соединен с выходом четвертого элемента И, группа входов которого соединена с группой разр д- ных выходов счетчика, второй выход элемента задержки соединен с тактовыми входами первого и второго регистров пам ти , информационный вход второго регистра пам ти соединен с выходом второго анало- го-цифрового преобразовател и первым входом второй схемы сравнени , второй вход которой соединен с выходом второго регистра пам ти, выход больше первой схемы, сравнени соединен с первым вхо- дом второго элемента И-НЕ и первым входом п того элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход второго элемента И-НЕ соединен с первым входом шестого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход меньше первой схемы сравнени соединен с вторым входом второго элемента И-НЕ и первым входом седьмого элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, выход больше второй схемы сравнени соединен с первым входом третьего элемента И-НЕ, вторым входом п того элемента И и первым входом восьмого элемента И, второй вход которого соединен с выходом меньше первой схемы сравнени , выход меньше второй схемы сравнени соединен с вторым входом третьего элемента И-НЕ, вторым входом седьмого элемента И, первым входом дев того элемента И, второй вход которого соединен с выходом больше первой схемы сравнени , выход третьего элемента И-НЕ соединен с вторым входом шестого элемен- та И, выходы восьмого и дев того элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с первыми входами дешифратора и четвертого элемента И-НЕ, выход которого соединен с вторым входом дешифратора, третий вход которого соединен с выходом первого элемента. ИЛИ и вторым входом четвертого элемента И-НЕ, первый выход дешифратора соединен с зна- ковым входом накапливающего сумматора

и через первый элемент НЕ - с входом первого разр да накапливающего сумматора, второй выход дешифратора соединен с первым входом дес того элемента И, второй вход которого соединен с выходом третьего элемента И, выход дес того элемента И соединен с тактовым входом накапливающего сумматора, третий выход дешифратора соединен с входами элементов НЕ группы, группа выходов которых соединена с группой входов, старших разр дов накапливающего сумматора, информационный выход накапливающего сумматора соединен с информационными входами блока элементов И-НЕ и блока элементов И, выходы которых соединены соответственно с первым и вторым информационными входами мультиплексора , выход знакового разр да накапливающего сумматора соединен с входом знакового разр да первого информаци- онного входа первого шинного формировател , управл ющим входом мультиплексора и блока элементов И-НЕ и через второй элемент НЕ - с управл ющим входом блока элементов И, выход мультиплексора соединен с разр дными входами первого информационного входа первого шинного формировател , выход счетчика соединен с первым информационным входом второго шинного формировател , выход второго формировател импульсов соединен с информационным входом четвертого формировател импульсов, первый выход которого соединен с управл ющим входом делител , входы делимого и делител которого соединены соответственно с первыми выходами первого и второго шинных формирователей, выход делител соединен с вторыми информационными входами первого и второго шинных формирователей , .второй выход четвертого формировател импульсов соединен с управл ющими/входами второго и первого шинных формирователей, вторые выходы/которых через монтажное ИЛИ подключены к выходу коррел тора, выход второго элемента И соединен с входами установки в,нуль счетчика, первого и второго регистров пам ти, накапливающего сумматора, четвертого формировател импульсов.

D

L

Фиг.2

CQ

Д 4-++fO

+++ + 0

ti 111111111 ,0

A1: 4- + + .Ц-.Ц-0-

-К+- + ++--Ы-t: 11-111 1-1 0-1 1

I

т

6

Ai ++ -n- +1- + + + + й« .4--+- +

1-1 И MM Ч

-э-i

t

,3

(L

f(t)

гллллл

lL.

t

1-1 И MM Ч

M