SU1672562A1

SU1672562A1 - Аналого-цифровой преобразователь

Info

Publication number: SU1672562A1
Application number: SU894696144A
Authority: SU
Inventors: Юрий Иванович Белоусов; Владимир Федорович Ким; Лев Иннокентиевич Куренщиков
Original assignee: Предприятие П/Я А-3325
Priority date: 1989-03-23
Filing date: 1989-03-23
Publication date: 1991-08-23

Abstract

Изобретение предназначено дл использовани в информационно-измерительной технике дл аналого-цифрового преобразовани с фильтрацией сигналов при наличии мощных аддитивных импульсных помех. Цель изобретени - повышение помехозащищенности путем селекции медианы из выборочной последовательности. Аналого-цифровой преобразователь содержит ЦАП 1, регистр 2, компараторы 3, мажоритарный элемент 4, блок 5 управлени , устройство 6 выборки-хранени , ключи 7, блоки 8 выборки и хранени , счетчик 9 и дешифратор 10. Цель достигаетс исключением из последующей обработки операции формировани вариационного р да и выполнением фильтрации в темпе аналого-цифрового преобразовани . 1 ил.

Description

(Л

С

о

VJ

го ел о

го

Изобретение относитс к информационно-измерительной технике и предназначено дл аналого-цифрового преобразовани , обеспечивающего фильтрацию сигналов при наличии мощных аддитивных импульсных помех , а также дл решени задач обнаружени .

Цель изобретени - повышение помехозащищенности .

На чертеже представлена блок-схема преобразовател .

Преобразователь содержит цифроана- логовый преобразователь (ЦАП) 1, регистр 2, компараторы 3, мажоритарный элемент 4, блок 5 управлени , n-канальное устройство 6 выборки и хранени , выполненное на ключах 7, блоках 8 выборки и хранени , счетчике 9 и дешифраторе 10. Блок 5 совместно с регистром 2 образуют регистр последовательного приближени .

Преобразователь работает следующим образом.

Входной преобразуемый сигнал поступает на аналоговый вход АЦП. Пусковые импульсы через интервал тз подаютс на входную пусковую шину. По каждому импульсу счетчик 9 увеличивает свое состо ние на единицу и через п импульсов счет продолжает с нулевого состо ни . При этом на выходе дешифратора 10 в зависимости от состо ний счетчика 9 устанавливаетс единичный позиционный n-разр дный код, способствующий включению одного из п ключей 7. Через открытый ключ 7 сигнал поступает на соответствующий вход одного из блоков 8 выборки и хранени , на выходе которого устанавливаетс уровень, равный входному на данный момент времени. В результате по мере поступлени пусковых импульсов на выходах блока 6 устанавливаетс вс совокупность выборочных значений на временном интервале. При этом по каждому новому импульсу соответствующий из ключей 7 подключаетс к соответствующему блоку 8, хран щему самую раннюю выборку, обновл ее вновь пришедшей информацией.

Сигналы с выхода n-канального устройства 6 выборки и хранени одновременно поступают на п компараторов 3. Состо ние на выходах компараторов определ етс уровнем с выхода ЦАП 1. Если уровень с одного из выходов устройства 6 больше уровн с ЦАП 1, то состо ние соответствующего КПЗ истинно.

Таким образом, на входах мажоритарного элемента 4 устанавливаетс определенное количество единиц и нулей. Согласно логике мажорировани состо ние

,1 выхода мажоритарного элемента 4 определ етс из правила

П, при X к п/2 ;

о 4

О, при 2, «i п/2 ,

i

где «|-0,1 значение 1-го входа мажоритарного элемента.

0Таким образом/3 определ етс по большинству значений а. Следовательно, /J 1, если количество единиц на всех входах больше количества нулей и наоборот.

Работа блока 5, регистра 2 и ЦАП 1 ана5 логична работе АЦП поразр дного уравновешивани .

После прихода пускового импульса регистр 2 устанавливает значение старшего разр да в единицу. При этом на выходе ЦАП

0 1 имеют уровень Д Е 2т, где Л Е - вес младшего разр да ЦАП 1. Если выход мажоритарного элемента 4 соответствует нулю, то значение единицы старшего разр да сбрасываетс и устанавливаетс в единицу

5 следующий разр д, создава на выходе ЦАП 1 уровень АЕ 2 . Если выход 4 соответствует единице, то к единице старшего разр да добавл етс единица следующего младшего разр да, создава на

0 выходе ЦАП 1 уровень АЕ(2т + ). Так продолжаетс до тех пор, пока не будет опрошен последний младший разр д АЦП.

По окончании преобразовани на выходах регистра 2 устанавливаетс цифровой

5 эквивалент той выборки, котора соответствует медиане анализируемого набора выборок . По следующему пусковому импульсу сама ранн выборка замен етс на новую и по окончании преобразовани усганавли0 ваетс цифровой эквивалент медианы дл обновленной совокупности выборок,

Проиллюстрируем работу АЦП на конкретном примере. Дл этого ограничимс рассмотрением 5-разр дного АЦП с аперту5 рой п 3.

Предположим, что по j-му пусковому импульсу на выходах устройства 6 установлены уровни, соответствующие цифровым значени м 11, 15 и 10. На выходах регистра

0 2 сформируетс медиана MED -11, Результаты показаны в таблице.

Из таблицы видно, что селекци медианы АЦП инвариантна расположению выборок .

5 Таким образом, АЦП осуществл ет непосредственное преобразование в цифоо- вой код медианной составл ющей по выборочным значени м с размером апертуры п г , котора нечувствительна к одиночным аддитивным импульсным помеховым составл ющим во входном сигнале с длительностью меньшей интервала дискретизации и интервалами между импульсами не менее длительности апертуры. В случае не- обходимости получени аналогового сигнала , как результата медианной фильтрации, можно воспользоватьс выходом ЦАП 1, если скорость преобразовани выше времени дискретизации процесса.

Claims

Формула изобретени 1. Аналого-цифровой преобразователь, содержащий первый компаратор, первый вход которого соединен с выходом цифроа- налогового преобразовател , вход которого вл етс выходной шиной и соединен с выходом регистра, вход записи которого и ин- формационные входы подключены соответственно к синхронизирующему вы- ходу и цифровым выходам блока управлени , первый вход которого вл етс шиной пуска, отличающийс тем, что, с целью повышени помехозащищенности, в него введены мажоритарный элемент, п-каналь- ное устройство выборки и хранени и п-1

компараторов, первые входы которых соединены с выходом цифроаналогового преобразовател , а вторые входы и второй вход первого компаратора подключены к соответствующим выходам п-канального устройства выборки и хранени , информационный вход которого вл етс входной шиной, а вход синхронизации - шиной пуска, причем выходы всех компараторов через мажоритарный элемент соединены с вторым входом блока управлени .
2. Преобразователь по п. 1, о т л и ч а ю- щ и и с тем, что n-канальное устройство выборки и хранени выполнено на блоках выборки и хранени , ключах и последовательно соединенных счетчике и дешифраторе , выходы последнего из которых соединены с управл ющими входами соответствующих ключей, информационные входы которых объединены и вл ютс информационным входом блока, а выходы соединены с входами соответствующих блоков выборки и хранени , выходы которых вл ютс выходами блока, входом синхронизации которого вл етс вход счетчика.