SU884131A1 - Частотный преобразователь - Google Patents

Description

(54) ЧАСТОТНЫЙ ПРЕОБРАЗОВАТЕЛЬ

I

Изобретение относитс  к вычислитель- ной технике и может быть использовано дл  св зи вычислительной машины с внешними устройствами, в системах управлени  и моделировани  и в измерительных системах.

Известен интерпол тор, содержащий регистр кода приращений, блок анализа коэффициентных прирашений, накапливающие сумматоры, блок совпадени  кодов, блок сравнени  и блок управлени  i.

Недостатком этого устройства  вл етс  то, что оно не обеспечивает преобразование частоты в код и кода в частоту.

Известен также преобразователь частоты в код, содержащий распределитель импульсов , первый и второй выходы которого соединены с первыми входами первогх) и второго коммутаторов, соответственно, к вторым входам Которых подключен выход регистра суммы, выход первого коммутатора через последовательно соединенные первый информационный регистр и третий коммутатор подключен к третьему

входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключен к четвертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распределител  импульсов подключены к управл ющим входам третьего и четвертого ксйлмутаторов, управ10 л ющие входы первого и второго синхронизаторов соединены с п тым выходом распределител  импульсов, шестой выход которого подключен к управл ющим входам третьего и четвертого синхронизато15 ров, выходы первого и третьего синхронизаторов через первый элемент ИЛИ подключены к первому входу комбинационно го сумматора, к второму входу которого через второй элемент ИЛИ подключены

20 выходы вторюго и четвертого синхронизаторов , выход коммутатора записи соеди нен с управл ющим входом первого информационного регистра и входом триггера знака, выходы которого подключены к пер вым входам первого и второго ключа, соответственно, выход разрада переполнени  регистра суммы подключен через инвертор к второму входу первого ключа и непосредственно к второму входу второго ключа 2. Недостатком известного преобразовате л   вл етс  то, что он не выполн ет функ ции линейного интерполировани , что сужа ет функциональные возможности устройства . Цель изобретени  - расширение функциональных возможностей за счет реализации функций линейного интерполировани  и увеличени  числа каналов преобразований частота - код и код-частота. Поставленна  цель достигаетс  тем, что в преобразователь, содержаший распр делитель импульсов, первый и второй выходы которого соединены с первыми входами первого и второго коммутаторов, со ответственно, к вторым входам которых подключен выход регистра суммы, выход первого коммутатора через последователь но соединенные первый информационный регистр и третий коммутатор подключен к третьему входу комбинационного сумма тора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключен к четвертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распределител  импульсов подключены к управл ющим входам третьего и четвертого коммутаторов , управл ющие входы первого и.второго синхронизаторов соединены с п тым выходом распределител  импульсо шестой выход которого подключен к управл ющим входам третьего и четвертог синхронизаторов, выходы первого и третьего синхронизаторов через первый эле- мент ИЛИ подключены к первому входу комбинационного сумматора, к второму входу которого через второй элемент ИЛ подключены выходы второго и четвертого синхронизаторов, выход коммутатора записи соединен с управл ющим входом первого информационного регистра и входом триггера знака, выходы которого по ключены к первым входам первого и вто рого ключа, соответственно, выход разр да переполнени  регистра суммы подключен через инвертрр ко второму входу первого ключа и непосредственно к втором входу второго ключа, дополнительно введены ключа, два синхронизатора, инфо 14 ационный регистр и два комк1утатора, прием седьмой выход распределител  Hivfny/ibсов соединен с первым входом п того комутатора , к второму входу которого подключей выход регистра суммы, выход п ого коммутатхэра через последовательно соединенные третий информационный регистр и шестой коммутатор подключен к п тому входу комбинационного сумматора, к управл ющему входу шестого коммутатора подключен восьмой выход распределител  импульсов, дев тый выход которого соединен с управл ющими входами п того и шестого синхронизаторов, выходы которых соответственно подключены ко входам первого и второго элементов ИЛИ, выход первого ключа соединен с пер выми входами третьего и шестого ключей, выход второго к,люча соединен с первыми входами четвертого и п того ключей, вто- . рые входы третьего и четвертого ключей соединены с дес тым выходом распреде-) лител  импульсов, одиннадцатый выход которого подключен к вторым входам п того и шестого ключей, выходы которых соединены соответственно с входами первого и второго элементов ИЛИ. На чертеже представлена структурна  электрическа  схема преобразовател . Частотный преобразователь содержит информационные регистры 1-3, выходы которых через третий 4, четвертый 5 и шестой 6 коммутаторы соединены со входами комбинационного сумматора 7. Выход комбинационного сумматора 7 соединен с входом регистра 8 суммы. Выход регистра 8 суммы через первый 9, второй 10 и п тый 11 кэммутаторы подключен к входам информационных регистров 1-3, а выход разр да переполнени  регистра суммы подключен через инвертор 12 к первому 13 и второму 14 ключам непосредственно. Преобразуемый дополнительный код, поступающий по шине 15 через коммутатор 16 записи, хранитс  в первом информационном регистре 1, а знаковый разр д - в триггере 17 знака. Импульс записи по шине 18 управл ет записью дополнительного коде. Пр мой и инверсный выходы триггера 17 знака соединены с входами первого 13 и второго 14 ключей, соответственно . Выходы ключей 13 и 14 попарно соединены с входами ключей 19, 20 и 21, 22, соответственно. Вторые входы ключей 19-22 соедине)ы с выходами распределител  23 импульсов. Преобразуема  частота по шинам 24-2- поступас т на

входы синхронизаторов ЗО-35. Выходы синхронизаторов 30-35 и ключей 20 и 21 через элементы ИЛИ 36 и 37 подкп1О чены к входам комбинированного Сумматора 7. Выходы распределител  ИЗ импульсов соединены с вхогдами синхронизаторов 30-35 и коммутаторов 4-6 и 9-11. По шинам 38-40 поступают сигналы, устанавливающие режим работы частотного преобразовател . Коды чисел с выходов информационных регистров 1-5 снимают с  по шинам 41-43.

Устройство работает следующим образом .

Частотный преобразователь осуществ- л ет трехканальное преобразование частоты в код; одноканальное преобразование кода в частоту совместно с одноканапьным преобразованием частоты в код и линейное интерполирование выходной вепичины во времени..

Дл  установки преобразовател  в режим частота-код на вход распределител  23 импульсов по шине 38 подаетс  управл ющий сигнал. С распределител  23 импульсов на входы коммутаторов 4-6 и 9-11 поступают управл ющие импульсы . Импульсы положительного приращени  дл  первого канала поступают на синхронизатор 30 входной частоты и по управл юшему импульсу с распределител  23 импульсов через элемент ИЛИ 36 поступают на вход младшего разр да комбинационного сумматора 7. Импульсы отрицательного приращени  поступают на синхрони- . затор 31 входной частоты и по управл ющему импульсу с распределител  23 импульсов через элемент ИЛИ 37 псюту- пают на все разр ды комбинационного сумматора 7, т.е. осуществл етс  прибав- ление дополнительного кода отрицательной единицы. Одновременно с-импульсом приращени  (положительным или отрицательным ) через открытый коммутатор 4 на вход комбинационного сумматора 7 иэ

информационного регистра 1 поступает предыдущее значение кода и результат записываетс  в регистр 8 суммы. По приходу импульса из распределител  23 им- пульсов на коммутатор 9 результат пе- реписываетс  в информационный регистр 1 . Затем управл ющий импульс из распределител  23 импульсов поступает на синхронизаторы 32 и 33 входной частоты. Импульсы положительного приращени  вто- рого канала поступают на вход синхронизатора 32 входной частоты и через элемент .ИЛИ 36 на вход младшего разр да комбинационного сумматора 7. Импульсы отрицательного приращени  второго канала поступают на вход синхронизатора 33 входной частоты и через элемент ИЛИ 37 на все разр ды комбинационного сумматора 7, т.е. осуществл етс  прибавление дополнительного кода отрицательной единицы.

Одновременно с импульсом приращени  через коммутатор 5 из информационного регистра 2 на комбинационный сумматор 7 поступает предыдущее значение кода, и результат попадает в регистр 8 суммы, откуда результат переписываетс  в информационный регистр 2 через коммутатор 10 при приходе управл ющего импульса из распределител  23 импульсов. Затем управл кчций импульс из распределител  23 импульсов поступает на синхронизаторы 34 и 35 входной частоты. Импульсы положительного приращени  третьего канала поступают на вход синхронизатора 34 входной частоты и через элемент ИЛИ 36 иа вход мл щшего разр да комбинационного сумматора 7. Импульсы отрицательного приращени  третьего канала поступают на вход синхронизатора 35 входной частоты и через элемент ИЛИ 37 на все разр ды комбинационного сумматора 7, т.е. осуществл етс  прибавление дополнительного кода отрицательной единицы.

Одновременно с импульсом приращени  через коммутатор 6 из информационного регистра 3 на комбинационный сумматор 7 поступает предыдущее значение кода,-и результат попадает в регистр 8, из которого результат переписываетс  в информационный регистр 3 через коммутатор 11 при приходе управл ющего импульса из распределител  23 импульсов.

Опрос всех каналов циклически повтор етс . Моменты поступлени  импульсов положительного и отрицательного приращений разделены во времени. Информационные регистры 1-3 обнул ютс  при считывании из них двоичного кода по шинам 41-43.

Claims (2)

1. Дл  установки прюобразовател  в режим код-частота на второй вход распределител  23 имгульсов по шине 39 подаетс  управл ющий сигнал. В распределителе 23 импульсор вырабатываютс  управл к шие импульсы, которые в данном режиме поступают на коммутаторы 4-6, Юн 11. Преобразуемый дополнительный код по шине 18 приходит на вход коммутатора 16 записи. По импульсу шины 15, разрешающему запись кода в преобразователь осуществл етс  запись информационных разрадов кода в информационный регистр 1, а знак кода записываетс  в триггер 17 знака. Импульсы с распределител  23 импульсов подаютс  на входы коммутаторов 4 и 5 и осуществл етс  суммировани кодов из информационных регистров 1 и 2 в комбинационном сумматоре 7. Резуль тат поступает в регистр 8 суммы. Затем подаютс  импульсы на вход ком мутатора 10 и на входы ключей 19и 22. В результате в информационный регистр 2 перезаписываетс  сумма, а значение разр да переполнени  регистра 8 суммы выдаетс  через ключи 13 и 14 в зависимости от состо ни  триггера знака 17 на ключи 19 -  22 к формируетс  выходной импульс. Такое циклическое суммирование осуществл етс  н4 всем интервале преобразовани . Затем управл ющий импульс из распределител  23 импульсов поступает на синхронизаторы 34 и 35 входной частоты. Третий канал преобразовател  работает аналогично режиму частота-код. Таким образом, в данном режиме осуще твл ютс  одноканальные преобразовани  кода в частоту и частоты в код. . Дл  установки преобразовател  в режим линейна  интерпол щи  на третий вход распределител  23 импульсов по шине 4О подаетс  управл ющий сигнал. В распределителе 23 импульсов вырабатываютс  управл ющие импульсы, которы в данном режиме поступают на коммутаторы 4-6, 1О и 11. Приращение, подлежащее интерпол ции поступает по шине 18 на вход коммутатора 16 записи. По импульсу 15, разрешающему запись кода в преобразователь, осуществл етс  запис информационных разр дов кода в информационный регистр 1, а знак приращени  записываетс  в триггер 17 знака. Импульсы с распределител  23 импульсов подаютс  на входы коммутаторов 4 и 5, осуществл етс  суммирование кодоб из информационных регистров 1 и 2 в комбинационном сумматоре 7 и результа поступает в регистр 8 суммы. Затем подаетс  импульс на вход коммутатора 1О и результат ббз разр да переполнени  за писываетс  в информационный регистр 2. Подаютс  .импульсы на коммутатор 6 и ключи 20, 21. При этом происходит суммирование кода из информационного регистра 3 с дополнительным кодом разр да переполнени  регистра 8 суммы. Знак разр да переполнени  определ етс  31 триггером 17 знака. При наличии единицы в разр де переполнени  и значении триггера 17 знака, равном нулю, сигнал с разр да переполнени  регистра 8 суммы через ключи 14 ti 21 к элемент ИЛИ 36 поступает на вход младшего разр да комбинационного сумматора 7. При состо ни х триггера 17 знака, равном единице, и разр да переполнени , равном нулю, сигнал с инвертора 12 через ключи 13 и 20 и элемент ИЛИ 37 поступает на все разр ды комбинационного сумматора 7, т.е. осуществл етс  прибавление отрицательной единицы. Затем подаетс  импупьс с распределител  23 импульсов на коммутатор 11 и результат из регистра 8 суммы перезаписываетс  в информационный регистр 3, откуда может быть сн т внешними устройствами по шине 41. Информационный регистр 3 не обнул етс  при считывании из него информации. Така  последовательность сигналов и действий осуществл етс  на всем интервале интерполировани , в результате чего осуществл етс  разворот приращени  в поток импульсов с частотой, пропорциональной входному приращению, и суммирование данного потока с предыдущим значением функции, которое хранитс  в информйционном регистре 3. Изобретение позвол ет уменьшить аппаратурные затрать:, разгрузить процессор вычислительной машины и повысить его производительность. Использование предлагаемого устройства позвол ет повысить производительность центрального процессора, определ емую по формуле W- f, Тр где Тр - врем  решени  задачи. На применении одного частотного преобразовател  в режиме интерпол ции на выходе ЦВМ производительность повьпцаетс . в К раз гдеТ,.- врем , необходимое дл  осуществлени  операций интерполировани  программным путем. При решении на ЦВМ задач, не требующих операций интерполировани , преобразователь может использоватьс  в режиме преобразовани  код-частота или частота-код . Вместе с тем, частотный преоб- разовфепь по, затратам оборудовани  сравним с известным. 9 Формула изоб ретенА   Частотный преобразоватепь, содержаший распределитель импульсов, первый и второй выходы которого соединены с первыми входами первого и. второго коммутаторов , соответственно, к вторым вхо дам которых подключен выход регистра суммы, выход первого коммутатора через последовательно соединённые первый информационный регистр и третий кдалмутатор подключен к третьему входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключен к чет- вертому входу комбинационного сумматора выход которого соединен с входом регистра суммы, третий и четвертый выходы распределител  импульсов подключены к управл ющим входам третьего и четвертого коммутаторов, управл ющие входы первого и второго синхронизаторов соединены с п тым выходом распределител  импульсов , шестой выход которого подключен к управл ющим входам третьего и четвертого синхронизаторов, выходы первого и третьего синхронизаторов через первый элемент ИЛИ подключены к первому входу комбинационного сумматора, к второму входу которого через второй элемент ИЛИ подключены выходы второго и четвертого синхронизаторов, выход коммутатора записи соединен с управл ющим входом первого информационного регистра и входом триггера знака, выходы которого подключены к первым входам первого и второго ключей, соответственно выход разр да переполнени  регистра сум- Mbi подключен через инвертор к второму . 31 входу первого кшоча к непосредственно к второму входу второго ключа, отличающийс  тем, что, с цепью расширени  функциональных возможностей, в него дополнительно введены четыре ключа, два синхронизатора, информационный регистр и два коммутатора, причем седьмой выход распределител  импульсов соединен с первым входом п того ксшмутатора , к второму входу которого подключен выход регистра суммы, выход п того ком мутатора через последовательно соединенные третий информационный регистр и шестой коммутатор подключен к п тому входу комбинационного сумматора, к управл ющему входу щестого коммутатора подключен восьмой выхо/ распределител  импульсов , дев тый выход которого соединен с управл ющими входами п того и шестого синхронизаторов, выходы которых соответственно подключены к входам первого и второго элементов ИЛИ, выход первого ключа соединен с первыми входами третьего и щестого ключей, выход второго ключа соединен с первыми входами четвертого и п того ключей, вторые входь третьего и четвертого ключей соединены с дес тым выходом распределител  импулоьсов , одиннадцатый выход которого подключен к вторым входам п того и щестого ключей, выходы которых соединены соответственно с входами первого и вторюго элементов ИЛИ. Источники инфор«1ации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР O 529458, кл. G Об F 15/20, 1975.
2. 2.Авторское свидетельство СССР по а вке № 2613234/21, кл. Н 03 К 13/20, O4.d5.78 (прототип).