SU655073A1 - Многофункциональное счетное устройство - Google Patents

Многофункциональное счетное устройство

Info

Publication number
SU655073A1
SU655073A1 SU752187097A SU2187097A SU655073A1 SU 655073 A1 SU655073 A1 SU 655073A1 SU 752187097 A SU752187097 A SU 752187097A SU 2187097 A SU2187097 A SU 2187097A SU 655073 A1 SU655073 A1 SU 655073A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inverse
inputs
flip
Prior art date
Application number
SU752187097A
Other languages
English (en)
Inventor
Георгий Николаевич Кулаков
Вячеслав Иванович Александров
Валентина Анатольевна Куценко
Владимир Яковлевич Контарев
Юрий Иванович Щетинин
Валентина Васильевна Воробьева
Original Assignee
Предприятие П/Я В-2431
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2431 filed Critical Предприятие П/Я В-2431
Priority to SU752187097A priority Critical patent/SU655073A1/ru
Application granted granted Critical
Publication of SU655073A1 publication Critical patent/SU655073A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

И первого элемента И-ИЛИ-НЕ соединен с пр мым выходом Щ-триггера первого разр да, инверсные входы третьего, четвертого и п того элементов НЕ-И-НЕ соединены соответственно с первым, вторым и третьим входами устройства, а их выходы- с входами сброса 1К-триггеров соответственно второго, третьего и четвертого разр дов счетчика, инверсные выходы которых соединены с первыми входами трех схем И второго элемента И-ИЛИ-НЕ, выход которого соединен с вторыми входами первого и третьего элементов И-НЕ и третьим входом первой схемы И первого элемента И-ИЛИ-НЕ, первый вход четвертой схемы И второго элемента И- ИЛИ-НЕ соединен с дев тым входом устройства и с первым инверсным входом сброса первого RS-триггера, пр мой выход которого соединен с четвертым выходом устройства и с вторым входом второго элемента И, а второй инверсный вход сброса - с выходом первого элемента И, инверсный выход первого RS-триггера соединен с инверсным входом сброса второго RS-триггера , инверсный выход которого соединен с первым инверсным установочным входом первого RS-триггера, второй инверсный установочный вход первого RS-триггера и инверсный установочный вход второго RSтриггера соединены с вторыми входами всех схем И второго элемента И-ИЛИ-НЕ и с пр мым выходом третьего RS-триггера, инверсный выход которого соединен с пр мыми входами второго, третьего, четвертого и п того элементов НЕ-И-НЕ, и с вторым входом второй схемы И первого элемента И-ИЛИ-НЕ, инверсные установочные входы третьего и четвертого RS-триггеров соединены с п тым входом устройства , инверсный вход сброса третьего RSтриггера соединен с инверсным выходом четвертого RS-триггера, первый инверсный вход сброса которого соединен с пр мым выходом п того RS-триггера, инверсный вход сброса п того RS-триггера соединен с вторым инверсным входом сброса четвертого RS-триггера, первый пр мой установочный вход п того RS-триггера соединен с дес тым входом устройства и с инверсным установочным входом шестого RS-триггера, пр мой выход которого соединен с вторым пр мым установочным входом п того RSтриггера .
На фиг. 1 показана структурна  схема предлагаемого многофункционального счетного устройства; на фиг. 2 - временна  диаграмма работы устройства в режиме делени  частоты; на фиг. 3- временна  диаграмма работы устройства в режиме формировани  строба, пачки и длительности импульсов.
Многофункциональное счетное устройство содержит четырехразр дный параллельный счетчик на 1К-триггерах 1-4, два элемента И 5 и 6, четыре элемента И-НЕ 7- 10, п ть элементов НЕ-И-НЕ 11 -15, два элемента И-ИЛИ-НЕ 16, 17, элемент ИЛИ-НЕ 18 и шесть RS-триггеров 19-24, причем первые входы четырех элементов И-НЕ соединены соответственно с первым, вторым, третьим и четвертым входами 25- 28 устройства, выходы первого, второго и третьего элементов И-НЕ 7-9 соединены
соответственно с установочными входами 1К-триггеров 2-4 второго, третьего и четвертого разр дов счетчика, второй вход четвертого элемента И-НЕ 10 соединен с п тым входом 29 ус гройства, пр мые выходы всех разр дов счетчика соединены с четырьм  входами первого элемента И 5, выход которого соединен с первым выходом 30 устройства, выход элемента ИЛИ-НЕ 18 соединен со счетными входами 1К-триггеров 1-4, с п тым входом первого элемента И 5 и с первым входом второго элемента И 6, выход которого соединен с вторым выходом 31 устройства, пр мые выходы всех разр дов счетчика соединены соответственно с четырьм  пр мыми входами первого элемента НЕ-И-НЕ 11, выход которого соединен с третьим выходом 32 устройства , а инверсный вход - с шестым входом 33 и с первым входом элемента ИЛИ-
НЕ 18, второй вход которого соединен с седьмым входом 34. устройства, а третий вход - с выходом четвертого элемента И- НЕ 10, установочный вход 1К-триггера 1 первого разр да счетчика подключен к выходу первого элемента И-ИЛИ-НЕ 16, первые входы двух схем И первого элемента И-ИЛИ-НЕ 16 соединены с восьмым входом 35 устройства и с инверсным входом второго элемента НЕ-И-НЕ 12, выход которого соединен с входом сброса IKтриггера I первого разр да, второй вход первой схемы И первого элемента И- ИЛИ-НЕ 16 соединен с пр мым выходом 1К-триггера 1 первого разр да, инверсные
входы третьего, четвертого и п того элементов НЕ-И-НЕ 13-15 соединены соответственно с первым, вторым и третьим входами 25-27 устройства, а их выходы - с входами сброса 1К-триггеров 2-4 второго , третьего и четвертого разр дов счетчика , инверсные выходы которых соединены с первыми входами трех схем И второго элемента И-ИЛИ-НЕ 17, выход которого соединен с вторыми входами первого,
второго и третьего элементов И-НЕ 7-9 и третьим входом первой схемы И первого элемента И- ИЛИ-НЕ 16, первый гзход четвертой схемы И второго элемента И- ИЛИ-НЕ 17 соединен с дев тым входом
36 устройства и с первым инверсным входом сброса первого RS-триггера 19, пр мой выход которого соединен с четвертым выходом 37 устройства и с вторым входом второго элемента И 6, а второй инверсный
вход сброса - с выходом первого элемента
И 5, кивсрс ЫЙ выход первого RS-триггера 19 соедине;; с инверсным входом сброса второго RS-триггера 20, инверсный выход которого соединен с первым инверсным установочным входом первого RS-триггера 19, BTOpofi инверсный установочный вход первого RS-триггера и инверсный установочный вход второго RS-триггера 20 соединены с вторыми входами всех схем И второго элемента И-ИЛИ-НЕ 17 и с пр мым выходом третьего RS-триггера 21, инверсный выход которого соединен с пр мыми входами второго, третьего, четвертого и п того элементов НЕ-И-НЕ 12-15, и с вторым входом второй схемы И первого элемента И- -ИЛИ-НЕ 16, инверсные устагговочные входы третьего и четвертого RS-TDHrrcpo3 21 и 22 соединены с п тым входом 29 устройства, инверсный вход сбпога тпетьего RS-триггера 21 соединен с инверсным выходом четвертого RS-триггера 22, первый инверсный вход сброса которого соединен с пр мым выходом п того RSтриггера 28, инверсный вход сброса п того RS-TpHrroDa 23 соединен с вторым инверсным входом сброта четвертого RS-триггера 22. пспр-ый пр мой установочный вход п того тпиггопа 23 соединен с дес тым входом 38 устро;чггва и с инверсным установочным входом HiecToro RS-триггера 24, пр мой выход которого соединен с вторым пр мым установочным входом п того RS-триггера 23.
Многофункциональное счетное устройство работает следующим образом.
Входы 33, 34, 36 и выход 32 служат дл  напаишванн  нескольких подобных устройсгв при построении многоразр дных счетчиков и при работе устройства заземл ютс . На вход 34 подаетс  частота foВход 28 СЛУЖИТ дл  образовани  обратной сп зи с выхода 37 при работе устройства в качестве каскада задержки, формировател  пачки импульсов и формировател  длительности импульсов. При работе устройства в режиме делител  частоты на вход 28 подаетс  логическа  «1. Кроме того, стпойство имеет вход 38 дл  подачи и птульса начальной установки, входы 35, 25. 26. 27 дл  записи кода числа, соответствующего первоначальному состо нию счетчика.
Многофункциональное счетное устройство в качестве делител  частоты с переменным коэфгЬиц ентом делени  может работать в двух режимах:
1.Деление частоты без начальной установки в исходное состо ние;
2.Деление частоты с начальной установкой в исходное состо ние.
В зависимости от режима делени  частоты вход 38 заземл етс  или на него подаетс  внещний импульс начальной установки .
Работа устройства в режиме делени  частоты с начальной установкой по сн етс  временной диаграммой, представленной на фиг. 2. Исходное состо ние определ етс  коэффициентом пересчета и выражаетс  формулой
If - 91 А
АП - -iАд,
где л - число разр дов счетчика;
/(п - коэффициент пересчета;
/Сд - коэффициент делени . Коэффициентом пересчета /Сп называетс  число, которое необходимо записать в пересчетное устройство, чтобы получить нужный коэффициент делени .
Коэффициентом делени  /Сд называетс  число, равное количеству импульсов, которое необходимо подать на вход пересчетного устройства, чтобы получить импульс на
его выходе.
В качестве примера выбираетс  , т. е. на вход пересчетного устройства нужно подать 7 импульсов, чтобы получить импульс на его выходе. Тогда исходным состо нием схемы будет состо ние, соответствующее числу «9 (), код которого (1001) нужно записать в счетчик. Дл  этого на входы 35 и 27 подаютс  сигналы логическа  «1, а на входы 25 и 26 - сигналы лог ческий «О. Нулева  информаци  переписываетс  в счетчик с по влением сигнала разрешени , который вырабатываетс  на инверсном выходе третьего RS-триггера 21 после подачи импульса начальной установки . Единична  информаци  переписываетс  в счетчик при наличии сигнала разрещени  с инверсного выхода третьего RSтриггера 21 и сигнала разрешени  с выхода второго элемента И-ИЛИ-НЕ 17. ПоследНИИ вырабатываетс  следующим после импульса начальной установки импульсом,так как в этом случае логический «О, по вившийс  на пр мом выходе третьего RS-триггера , подаетс  на все входы второго элемецта И-ИЛИ-НЕ 17. По окончании этого импульса частоты на пр мом выходе третьего RS-триггера по вл етс  устойчива  логическа  «1, не завис ща  от дальнейшего прохождени  частоты. Она обрывает сигнал па пр мом выходе третьего RS-триггера и на выходе второго элемента И-ИЛИ- НЕ 17. Причем сигнал на пр мом выходе третьего RS-триггера теперь может по вл тьс  только при подаче нового импульса
начальной установки, а состо ние выхода второго элемента И-ИЛИ-НЕ 17 зависит теперь только от состо ни  инверсных выходов 1К-триггеров 2-4 трех последних разр дов счетчика. По механизму записи
информации первый разр д счетчика отличаетс  от остальных разр дов. В случае первоначальной установки и нулева  и единична  информаци  записываетс  при наличии разрешени  с инверсного выхода
третьего RS-триггера, таким образом, уста-новка в исходное состо ние производитс  первым из семи поданных импульсов, после чего происходит только счет импульсов до переполнени  счетчика. Переполнение наступает по окончании седьмого импульса. Следующим после переполнени  (восьмым) импульсом счетчик возвращаетс  в исходное состо ние, соответствующее числу «9. Это происходит следующим образом. Разрещение на запись кода числа «9 поступает с выхода второго элемента И-ИЛИ - НЕ 17. По вл етс  этот сигнал на выходе второго элемента И-ИЛИ-ПЕ 17 по окончании шестого импульса, когда триггеры трех последних разр дов счетчика устанавливаютс  в единичное состо ние и на соответствующие входы второго элемента И- ИЛИ-ПЕ 17 поступают сигналы логический «О с нулевых плеч триггера. По окончании следующего седьмого импульса состо ние трех последних разр дов счетчика не мен етс , так как на входы I и К их триггеров поступает логический «О с первого разр да. Триггер первого разр да счетчика по окончании седьмого импульса переключаетс  в единичное состо ние, и логическа  «1 с выхода его единичного плеча поступает на входы I и К триггеров последующих разр дов счетчика и на вход первой схемы И первого элемента И- ИЛИ-НЕ 16, на выходе которой при этом по вл етс  сигнал логический «О. На выходе п того элемента НЕ-И-НЕ 15, сто щего в цепи «Уст. О, триггера 4 четвертого разр да счетчика, логический «О по вл етс  с возникновением сигнала разрешени  с выхода второго элемента И- ИЛИ-НЕ 17. По окончании восьмого импульса триггеры первого и четвертого разр дов , несмотр  на то, что на входах I и К присутствует логическа  «1, удерживаютс  в единичном состо нии, так как на их входы «Уст. I поданы сигналы логический «О. Триггеры второго и третьего разр дов счетчика по окончании восьмого импульса переключаютс  в нулевое состо ние, так как на всех входах I и К присутствует сигнал логическа  «I. При этом обрываетс  сигнал размещени  с выхода второго элемента И-ИЛИ-НЕ 17, так как на его соответствующие входы поступают сигналы логическа  «I с нулевых плеч второго и третьего разр дов. Таким образом, счетчик устанавливаетс  в исходное состо ние следующим после заполнени  (восьмым) импульсом , который одновременно  вл етс  первым импульсом следующего цикла.
При работе многофункционального счетного устройства в качестве каскада задержки нужно соединить выход 37 с входом 28. Импульс подаетс  на вход 29. На вход 38 подаетс  импульс начальной установки. Задержанный относительно этого импульса сигнал снижаетс  с выхода 30.. Величина задер2рки сигнала определ етс  формулой
/f - О ( 7 If
/Чп - - зад импЛо)
где п - число разр дов счетчика.
Кроме того, следЗет учитывать Тсмещ - врем  задержки мелсд) импульсом начальной установки и импульсом частоты, которое тоже вносит погрешность.
Задание необходимого коэффициента пересчета осутцествл етс  подачей соответствующего кода на входы 35, 25, 26, 27.
В данном случае устройство пе начнет считать до тех пор, пока на вход 38 не будет подай импульс начальной установки, так как логический «О па инверсной выходе первого RS-триггера запрещает прохождение частоты.
С приходом импульса начальной зстановки на пр мом выходе первого RS-триггера по вл етс  положительный потенциал, соответствующий логической «1, разрешающий прохожде гие частоты до тех пор, пока все триггеры счетчика не установ тс  в единичное состо ние. При этом на выходе первого элемента И с приходом следующего после заполнени  восьмого импульса по вл етс  задержанный на врем  Тлад относительно импзльса начальной установки сигнал. По окончании восьмого импульса стробирующий импульс на пр мом выходе первого RS-триггера обрываетс , и дальнейшее прохождение частоты запрещаетс  до прихода следующего импульса начальной установки.
Упрощенна  временна  диаграмма дл  этого режима работы устройства представлена на фиг. 3.
При работе устройства в качестве формировател  пачки импульсов осуществл ютс  те же коммутации, что и при работе устройства в качестве каскада задержки. Пачка импульсов снимаетс  с выхода 31.
Коэффициент пересчета схемы в этом случае подсчитываетс  по формзле
Лп («-),
где п - количество импульсов в пачке.
Упрощенна  временна  диаграмма работы зстройства в режиме формировани  пачки импульсов приведена на фиг. 3.
При работе )стройства в качестве формировател  длительности импульса осуществл ютс  те же коммутации, что и при работе его в качестве каскада задержки.
Коэффициент пересчета схемы Ки, который необходимо дать дл  формировани  заданной длительности сигнала, определ етс  по формуле
п -- ( ) ГоУпрощенна  диаграмма дл  этого режима работы приведена на фиг. 3.
Все это позвол ет широко использовать данное устройство в автоматике, телемеханике , вычислительной, цифровой и измерительной технике в качестве:
- делител  частоты по любому модулю (от 2 до 16);
-каскада задержки, вместо каскадов, выполненных на лини х с распределенными параметрами, которые в интегральном исполнении не технологичны;
-формировател  пачки импульсов;
-узла синхронизации.
Увеличение логических возможностей и уменьшение задержек в цепи обратных св зей , что обеспечивает повышение быстродействи , значительно расшир ют функциональн1 1е возможности устройства. Малое количество внешних выводов дает возможность интегрального исполнени  предлагаемого устройства.

Claims (2)

1.Гутников В. С. Интегральна  электроника в измерительных приборах. Л., «Энерги , 1974, с. 86, рис. 43 (в).
2.Авторское свидетельство СССР № 489227, кл. Н ОЗК 23/00, 1974.
,J5 г
снещ
37
h-
Т7
i/hn
SU752187097A 1975-11-15 1975-11-15 Многофункциональное счетное устройство SU655073A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752187097A SU655073A1 (ru) 1975-11-15 1975-11-15 Многофункциональное счетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752187097A SU655073A1 (ru) 1975-11-15 1975-11-15 Многофункциональное счетное устройство

Publications (1)

Publication Number Publication Date
SU655073A1 true SU655073A1 (ru) 1979-03-30

Family

ID=20636521

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752187097A SU655073A1 (ru) 1975-11-15 1975-11-15 Многофункциональное счетное устройство

Country Status (1)

Country Link
SU (1) SU655073A1 (ru)

Similar Documents

Publication Publication Date Title
SU655073A1 (ru) Многофункциональное счетное устройство
SU1298911A2 (ru) Многофункциональное счетное устройство
SU1238194A1 (ru) Умножитель частоты
SU1231595A1 (ru) Цифровой умножитель частоты периодических сигналов
SU752797A1 (ru) Программируемый преобразователь код-временной интервал
SU1336216A1 (ru) Устройство задержки импульсов
SU1515338A2 (ru) Генератор качающейс частоты
SU372690A1 (ru) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,!
SU1495774A1 (ru) Устройство дл формировани временных интервалов
SU1709308A1 (ru) Устройство дл делени чисел
SU1322233A1 (ru) Цифровой линейный интерпол тор
SU1374138A1 (ru) Цифровой преобразователь дл измерени частоты следовани импульсов
SU1406790A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1259294A1 (ru) Устройство дл вычислени отношени временных интервалов
SU1167736A1 (ru) Преобразователь код-частота
SU1670788A1 (ru) Делитель частоты следовани импульсов с переменным дробным коэффициентом делени
SU1427370A1 (ru) Сигнатурный анализатор
SU1290490A1 (ru) Цифрова регулируема лини задержки
SU1527631A1 (ru) Устройство дл контрол сумматора
SU1462282A1 (ru) Устройство дл генерировани синхроимпульсов
SU819968A1 (ru) Делитель частоты следовани импульсовС дРОбНыМ КОэффициЕНТОМ дЕлЕНи
SU894862A1 (ru) Формирователь многофазного сигнала
SU1350844A1 (ru) Устройство дл формировани дискретных частотных сигналов
SU1335996A1 (ru) След щий умножитель частоты
SU1539980A1 (ru) Умножитель частоты следовани импульсов