SU894862A1 - Формирователь многофазного сигнала - Google Patents
Формирователь многофазного сигнала Download PDFInfo
- Publication number
- SU894862A1 SU894862A1 SU802871283A SU2871283A SU894862A1 SU 894862 A1 SU894862 A1 SU 894862A1 SU 802871283 A SU802871283 A SU 802871283A SU 2871283 A SU2871283 A SU 2871283A SU 894862 A1 SU894862 A1 SU 894862A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- pulses
- pulse
- input
- Prior art date
Links
Description
(5) ФОРМИРОВАТЕЛЬ МНОГОФАЗНОГО СИГНАЛА
1
Изобретение относитс к импульсной технике и может быть использова но в управл ющих устройствах дл управлени схемами с жесткими временными требовани ми, например в запоминающих устройствах.
Известно устройство дл формировани многофазного сигнала, содержащее два сдвигающих регистра, элементы НЕ, элементы И-НЕ 1 .
Недостатки этого устройства - наличие двух синхронизирующих меандров , низкочастотного и высокочастотного , несовпадение фронтов которых вносит погрешность.при формировании выходных сигналов, а также отсутствие возможности программного управлени временными характеристиками выходных сигналов.
Наиболее близким по технической сущности к предлагаемому вл етс формирователь многофазного сигнала, содержащий последовательно соединенные счетчик, программный блок (дешиф раторы) и регистр 2.
Недостатки известного устройства отсутствие в нем возможности управлени временными параметрами формируемых импульсов,сравнительно больша дискретность задани сдвига фазы и коэффициента заполнени формируемых импульсов, котора равна периоду опорных синхроимпульсов, жестко за10 данный период следовани выходных сигналов завис щий от количества разр дов примен емого счетчика импульсов . Это не позвол ет задавать требуемую временную диаграмму без
15 изменени конструктивных св зей формировател , а уменьшение дискрет ности изменени временных параметров требует применени элементной базы с повышенным быстродействием, вл 20 ющейс недоступной дл широкого пользовани .
Цель изобретени - расширение функциональных возможностей за счет
обеспечени возможности программного управлени временными соотношени ми выходных импульсов, уменьшени дискретности задани (программировани ) коэффициента заполнени и сдвига фазы выходных импульсов относительно опорного синхроимпульса, а также программного управлени частотой следовани формируемых импульсов.
Эта цель достигаетс тем, что в формирователе многофазного сигнала, содержащем счетчик импульсов, выходы которого соединены с входными шинами программного блока, стробирующий вход которого соединен со входом счетчика импульсов и шиной тактовых импульсов, а выходы программного блока подключены ко входам триггеров регистра, программный блок состоит из 2N элементов Исключающее ИЛИ и 2N+1 элементов сравнени , причем первые входь элементов сравнени соединены с входными шинами программного блока, стробирующий вход которого подключен к первым входам элементов Исключающее ИЛИ, а вторые входы элементов сравнени и элементов Исключающее ИЛИ соединены с дополнительными входными шинами программного блока, выходы которого соединены с выходами 2N, элементов сравнени , стробирующие входы которых подключены к выходам элементов Исключающее ИЛИ, а выход (2N+1)-ro элемента сравнени соединен со входом сброса счетчика импульсов.
На чертеже приведена структурна схема формировател многофазного сигнала .
Устройство содержит шину 1 тактовых импульсов, счетчик 2, программный блок 3 включающий элементы k Исключающее ИЛИ, и элементы 5 сравнени , регистр 6, состо щий из триггеров 7.
Формирователь многофазного сигнала работает следующим образом.
В исходном состо нии .счетчик импульсов 2, а также все триггеры 7 наход тс в нулевом состо нии. При по влении на шине 1 последовательности опорных синхроимпульсов, поступающих на счетный вход счетчика 2, на его входах образуетс последовательность двоичных кодовых комбинаций, которые поступ т на первые входы элементов S сравнени ,, на вторые входы которых подаютс заданные кодовые
комбинации от какого-либо источника информации. В момент времени, когда на первых и вторых входах какого-то из нечетных (первый, третий и т.д.)
элементов 5 сравнени кодовые комбинации станов тс равными, на выходе этого элемента по переднему фронту импульса, поступающему на его стробирующий вход, формируетс импульс,
который поступает на первый вход соответствующего триггера 7 и переводит его в единичное состо ние. Данный триггер 7 будет находитьс в единичном состо нии до прихода импульса с выхода четного элемента 5 сравнени , соединенного со вторым входом этого триггера. Аналогичным образом происходит формирование всех выходных сигналов, при этом задержка
каждого из формируемых импульсов формировател многофазного сигнала относительно начала отсчета, за которое принимаетс нулевое состо ние счетчика импульсов 2, будет определ тьс кодовой комбинацией, поступающей на второй вход соответствующего нечетного элемента 5 сравнени , а длительность формируемого сигнала будет определ тьс разностью кодов, поступающих на вторые входы данной пары элементов сравнени (четного и нечетного ) .
На первые входы элементов Исключающее ИЛИ поступает последовательность тактовых импульсов, а на вторые их входы поступают нулевые или единичные потенциалы с выходов источника информации, в зависимости от которых последовательность импульсов на выходах элементов 4 совпадает по фазе с последовательностью тактовых импульсов или сдвинута по фазе на 180 по отношению к ней. Возможность программного изменени фазы импульсов , поступающих на тактовые входы элементов 5 сравнени кодов, позвол ет установку в единичное состо ние триггеров 7 и их сброс в нулевое состо ние производить по фронту или
спаду любого импульса из опорной последовательности . Это позвол ет уменьшить дискретность программировани сдвига фазы и коэффициента заполнени выходных импульсов формировател многофазного сигнала в два раза, т.е. достичь дискретности, равной То/2, где TQ- период следовани тактовых импульсов.
Дл осуществлени программного управлени периодом ч1)ормируемых сигналов используетс (2N+1)-H элемент 5 сравнени , выходной импульс которого поступает на установочный вход сметчика 2 импульсов и устанавливает его в нулевое состо ние. На этом цикл работы формировател многофазного сигнала заканчиваетс и с приходом последующего опорного синхроимпульса следующий цикл его работы начинаетс .
Claims (2)
1. Информационный листок ВИМЙ № 78-0220, 1978.
2. Электроника, 1977, №-8, с.57.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802871283A SU894862A1 (ru) | 1980-01-21 | 1980-01-21 | Формирователь многофазного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802871283A SU894862A1 (ru) | 1980-01-21 | 1980-01-21 | Формирователь многофазного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU894862A1 true SU894862A1 (ru) | 1981-12-30 |
Family
ID=20872934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802871283A SU894862A1 (ru) | 1980-01-21 | 1980-01-21 | Формирователь многофазного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU894862A1 (ru) |
-
1980
- 1980-01-21 SU SU802871283A patent/SU894862A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
SU894862A1 (ru) | Формирователь многофазного сигнала | |
US3328702A (en) | Pulse train modification circuits | |
US3297952A (en) | Circuit arrangement for producing a pulse train in which the edges of the pulses have an exactly defined time position | |
RU1811003C (ru) | Устройство дл разделени импульсов | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1503061A1 (ru) | Формирователь импульсов | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
SU1547057A2 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU763891A1 (ru) | Устройство дл сравнени чисел | |
SU452827A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU1197068A1 (ru) | Управл ема лини задержки | |
SU422102A1 (ru) | Устройство задержки | |
SU930686A1 (ru) | Делитель частоты следовани импульсов с нечетным коэффициентом делени | |
SU1376096A2 (ru) | Устройство дл моделировани сетевых графов | |
SU1045398A1 (ru) | Устройство выбора К из П | |
SU1221636A1 (ru) | Устройство дл упор дочивани случайных импульсных последовательностей | |
SU1160550A1 (ru) | Формирователь одиночного импульса | |
SU1277389A1 (ru) | Управл емый делитель частоты | |
SU1665507A2 (ru) | Формирователь импульса, огибающего серию импульсов | |
SU894694A1 (ru) | Формирователь тактовых импульсов | |
SU1320907A1 (ru) | Устройство формировани тестовых сигналов дл коротковолновых радиотрактов | |
SU1635256A1 (ru) | Селектор импульсов по частоте следовани |