JPS6029015A - デジタル積分回路 - Google Patents
デジタル積分回路Info
- Publication number
- JPS6029015A JPS6029015A JP58138418A JP13841883A JPS6029015A JP S6029015 A JPS6029015 A JP S6029015A JP 58138418 A JP58138418 A JP 58138418A JP 13841883 A JP13841883 A JP 13841883A JP S6029015 A JPS6029015 A JP S6029015A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- signal
- comparator
- high level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル情報伝送回路中で使用されるノイズ
除去を目的としたデジタル積分回路に関するものである
。
除去を目的としたデジタル積分回路に関するものである
。
従来例の構成とその問題点
第１図は、デジタル情報伝送回路中に挿入してノイズ成
分を除去するために用いる従来の積分回路を示している
。以下にこの従来例の構成について第１図とともに説明
する。第１図において１はバッフ７であり、このバッフ
ァ１は抵抗器２とコンデンサ３とを介して信号入力端子
４に接続されている。またバッファ１の出力は、信号出
力端子５に出力される。
分を除去するために用いる従来の積分回路を示している
。以下にこの従来例の構成について第１図とともに説明
する。第１図において１はバッフ７であり、このバッフ
ァ１は抵抗器２とコンデンサ３とを介して信号入力端子
４に接続されている。またバッファ１の出力は、信号出
力端子５に出力される。
次に、上記従来例の動作を第２図のタイムチャートを参
照して説明する。第１図において、信号入力端子４に信
号イが入力されると、抵抗器２とコンデンサ３によって
構成された積分器によりハザードなどのノイズが削られ
、この出力口がバッファ１の入力にはいシ、ハのように
波形整形され出力される。
照して説明する。第１図において、信号入力端子４に信
号イが入力されると、抵抗器２とコンデンサ３によって
構成された積分器によりハザードなどのノイズが削られ
、この出力口がバッファ１の入力にはいシ、ハのように
波形整形され出力される。
しかしながら上記従来例においては、抵抗器２とコンデ
ンサ３とから成る積分器の温度安定度が抵抗とコンデン
サの値に依存するため悪く、このため積分定数が一定で
ないという欠点があった。
ンサ３とから成る積分器の温度安定度が抵抗とコンデン
サの値に依存するため悪く、このため積分定数が一定で
ないという欠点があった。
発明の目的
本発明は、上記従来例の欠点を除去するものであり温度
変化に対し積分定数を一定に保ち、ノイズ除去の安定性
を向上させたデジタル積分回路を提供するものである。
変化に対し積分定数を一定に保ち、ノイズ除去の安定性
を向上させたデジタル積分回路を提供するものである。
発明の構成
本発明は上記目的を達成するために、入力信号を、設定
したサンプリングクロックによりサンプリングし、サン
プリング値の多数決等あらかじめ設定した所定値を越え
たかどうかで判定をしたのちに出力信号とするもので、
温度安定度が良く、またサンプリング・クロック周波数
の設定変更により容易に積分定数を変更できるものであ
る。
したサンプリングクロックによりサンプリングし、サン
プリング値の多数決等あらかじめ設定した所定値を越え
たかどうかで判定をしたのちに出力信号とするもので、
温度安定度が良く、またサンプリング・クロック周波数
の設定変更により容易に積分定数を変更できるものであ
る。
実施例の説明
以下に本発明の一実施例の構成について図面とともに説
明する。第３図において２１は信号入力端子であり、シ
フトレジスタ２９のデータ入力りに接続されている。２
２はサンプリング・クロックの入力端子であり、シフト
レジスタ２９のクロック入力端子ＣＰに接続されている
。２３はコンパレータ３０の比較電圧端子である。２４
〜２７は抵抗器であり、それぞれシフトレジスタ２９の
出力Ｑ１〜Ｑ４に接続されている。２８は抵抗器であり
、一方が接地され、他方は抵抗器２４〜２７に接続され
ており、さらにコンパレータ３ｏの被比較電圧端子３２
に接続されている。３１は信号出力端子であり、コンパ
レータ３ｏの出力に接続されている。
明する。第３図において２１は信号入力端子であり、シ
フトレジスタ２９のデータ入力りに接続されている。２
２はサンプリング・クロックの入力端子であり、シフト
レジスタ２９のクロック入力端子ＣＰに接続されている
。２３はコンパレータ３０の比較電圧端子である。２４
〜２７は抵抗器であり、それぞれシフトレジスタ２９の
出力Ｑ１〜Ｑ４に接続されている。２８は抵抗器であり
、一方が接地され、他方は抵抗器２４〜２７に接続され
ており、さらにコンパレータ３ｏの被比較電圧端子３２
に接続されている。３１は信号出力端子であり、コンパ
レータ３ｏの出力に接続されている。
次に上記実施例の動作について第４図のタイムチャート
を参照して説明する。第３図において、入力端子２１か
らの入カ信号イは、入力端子２２からの入力信号イより
も十分短い周期のクロソクパルスロでサンプリングされ
、シフトレジスタ２９の０１〜Ｑ４の出力信号となる。
を参照して説明する。第３図において、入力端子２１か
らの入カ信号イは、入力端子２２からの入力信号イより
も十分短い周期のクロソクパルスロでサンプリングされ
、シフトレジスタ２９の０１〜Ｑ４の出力信号となる。
抵抗器２４〜２８の抵抗値を等しく、また比較電圧２３
をｉ”ＤＤに選んでおけば、シフトレジスタ２９の０１
〜Ｑ４のうち３個以上がハイレベル■ＤＤならば、コン
パレータ３０により、出力信号はハイレベルとなる。
をｉ”ＤＤに選んでおけば、シフトレジスタ２９の０１
〜Ｑ４のうち３個以上がハイレベル■ＤＤならば、コン
パレータ３０により、出力信号はハイレベルとなる。
それ以外では、出力信号はローレベルとなる。したがっ
て、多数決により４個のサンプリングで、３個以上ハイ
レベルのときのみ即ち％■ＤＤが入力端子３２に加わる
と、入力端子２３の％ｖＤＤを越えるので、ハイレベル
として信号出力することになる。
て、多数決により４個のサンプリングで、３個以上ハイ
レベルのときのみ即ち％■ＤＤが入力端子３２に加わる
と、入力端子２３の％ｖＤＤを越えるので、ハイレベル
として信号出力することになる。
本実施例においては、同一抵抗値の抵抗器が一様に温度
変化するので、温度安定度が高く、さらにサンプリング
クロック周波数が任意に設定できるので、除去ノイズ幅
を変えることができるという利点がある。
変化するので、温度安定度が高く、さらにサンプリング
クロック周波数が任意に設定できるので、除去ノイズ幅
を変えることができるという利点がある。
なお、抵抗器２８はコンパレータの入力条件を規制する
ためのもので、常にロールベルの出力を与えている。ま
た、上記実施例では、多数決により出力を切換えている
が、これは他の数条性であっても良い。
ためのもので、常にロールベルの出力を与えている。ま
た、上記実施例では、多数決により出力を切換えている
が、これは他の数条性であっても良い。
発明の効果
本発明は上記のような構成であり、以下に示す効果が得
られるものである。
られるものである。
（−） 入力信号をデジタル符号化し、被比較電圧を同
一抵抗値の抵抗器回路によって決定しているので温度安
定度が高い。
一抵抗値の抵抗器回路によって決定しているので温度安
定度が高い。
Φ） サンプリング・クロック周波数が任意に設定でき
るので、積分定数の変更に共ない、除去ノイズ幅を変え
ることができる。
るので、積分定数の変更に共ない、除去ノイズ幅を変え
ることができる。
第１図は従来の積分回路の回路図、第２図は従来の積分
回路のタイムチャートの一例を示す図、第３図は本発明
の一実施例におけるデジタル積分回路の回路図、第４図
は第３図のデジタル積分回路のタイムチャートの一例を
示す図である。 ２１・・・・信号入力端子、２２・・・用サンプリング
・クロック入力端子、２３・・・・・・コンパレータの
比較電圧端子、２４〜２８・・・・・抵抗器、２９・旧
・・シリアル人力−パラレル出力シフトレジスタ、３ｏ
・・・・・・コンパレータ、３１・・・・・・信号出力
端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第 （ハ） 第３図 ０ ４図
回路のタイムチャートの一例を示す図、第３図は本発明
の一実施例におけるデジタル積分回路の回路図、第４図
は第３図のデジタル積分回路のタイムチャートの一例を
示す図である。 ２１・・・・信号入力端子、２２・・・用サンプリング
・クロック入力端子、２３・・・・・・コンパレータの
比較電圧端子、２４〜２８・・・・・抵抗器、２９・旧
・・シリアル人力−パラレル出力シフトレジスタ、３ｏ
・・・・・・コンパレータ、３１・・・・・・信号出力
端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第 （ハ） 第３図 ０ ４図
Claims (1)
- シフトレジスタに入力信号とこの入力信号より短い周期
のサンプリングクロックパルスを入力し、前記シフトレ
ジスタの複数の出力端子にそれぞれ同一の抵抗値の抵抗
を並列接続して、前記抵抗の他端をコンパレータの一方
の入力端子に入力すると共に、前記コンパレータの他方
の入力端子には比較電圧を供給し、前記シフトレジスタ
の出力の所定数を越える数の出力がノ・イレベルの時に
前記コンパレータの出力が得られるように構成してなる
デジタル積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138418A JPS6029015A (ja) | 1983-07-27 | 1983-07-27 | デジタル積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138418A JPS6029015A (ja) | 1983-07-27 | 1983-07-27 | デジタル積分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029015A true JPS6029015A (ja) | 1985-02-14 |
Family
ID=15221498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138418A Pending JPS6029015A (ja) | 1983-07-27 | 1983-07-27 | デジタル積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236925A (ja) * | 1985-03-29 | 1987-02-17 | Stanley Electric Co Ltd | デジタルデ−タのサンプリング方式 |
| JPH03218114A (ja) * | 1990-01-24 | 1991-09-25 | Fuji Electric Co Ltd | ノイズ除去回路 |
-
1983
- 1983-07-27 JP JP58138418A patent/JPS6029015A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236925A (ja) * | 1985-03-29 | 1987-02-17 | Stanley Electric Co Ltd | デジタルデ−タのサンプリング方式 |
| JPH03218114A (ja) * | 1990-01-24 | 1991-09-25 | Fuji Electric Co Ltd | ノイズ除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931751A (en) | Apparatus and method for producing pulse width modulated signals from digital information | |
| JP3042704B2 (ja) | 信号デジタル化方法およびシステム | |
| EP0374214B1 (en) | Variable rate rectangular matched filter | |
| US4746900A (en) | Signal processing circuit | |
| JPS6029015A (ja) | デジタル積分回路 | |
| WO1991004552A1 (en) | Information compressing device | |
| JP3700989B2 (ja) | 信号処理装置 | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JP2630091B2 (ja) | 警報保持回路 | |
| JPH08331186A (ja) | 周波数復調回路 | |
| JP2834461B2 (ja) | 波形整形回路 | |
| JP2792261B2 (ja) | 警報開始遅延回路 | |
| JP3244596B2 (ja) | シリアルデータのパラレル変換回路 | |
| JPH07105699B2 (ja) | デジタルフイルタ回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPS6155291B2 (ja) | ||
| KR920004173Y1 (ko) | 다중 동기 모니터의 주파수/전압 변환 회로 | |
| JPH05315893A (ja) | ディジタルフィルタ装置 | |
| JPS6239756B2 (ja) | ||
| SU1688412A1 (ru) | Дельта-кодек | |
| JPS59212024A (ja) | 標本化回路 | |
| JPS6160623B2 (ja) | ||
| JPH0626348B2 (ja) | Ｆｓｋ復調回路 | |
| JPS6232371A (ja) | 周期比較回路 | |
| JPH05276048A (ja) | デジタル／アナログ変換回路 |