JPS6155291B2 - - Google Patents
Info
- Publication number
- JPS6155291B2 JPS6155291B2 JP3075281A JP3075281A JPS6155291B2 JP S6155291 B2 JPS6155291 B2 JP S6155291B2 JP 3075281 A JP3075281 A JP 3075281A JP 3075281 A JP3075281 A JP 3075281A JP S6155291 B2 JPS6155291 B2 JP S6155291B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- converter
- analog
- latch circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Description
【発明の詳細な説明】
本発明は、デイジタル信号をアナログ信号に変
換する際に、ある一定の期間、基準となりうる電
圧をアナログ信号に挿入することが出来るように
した信号処理回路を提供するものである。
換する際に、ある一定の期間、基準となりうる電
圧をアナログ信号に挿入することが出来るように
した信号処理回路を提供するものである。
第１図、第２図に従来例を示す。第１図におい
て、デイジタル信号（８ビツト）D0〜D8の入力
信号を、まずラツチ回路１によつてデータ取り込
みを行なう。そのデータ取り込みのタイミングを
ラツチパルスL.Pによつて定める。このラツチ回
路１に取り込まれたデータは、そのままデイジタ
ル−アナログ変換器（以下Ｄ−Ａコンバータと称
する。）２に供給され、その出力端３よりアナロ
グ信号出力として取り出される。
て、デイジタル信号（８ビツト）D0〜D8の入力
信号を、まずラツチ回路１によつてデータ取り込
みを行なう。そのデータ取り込みのタイミングを
ラツチパルスL.Pによつて定める。このラツチ回
路１に取り込まれたデータは、そのままデイジタ
ル−アナログ変換器（以下Ｄ−Ａコンバータと称
する。）２に供給され、その出力端３よりアナロ
グ信号出力として取り出される。
第２図に第１図の動作のタイミングおよびその
出力信号波形を示す。D0〜D7のデータは、ラツ
チパルスL.Pによつてラツチ回路１に取り込ま
れ、さらにＤ−Ａコンバータ２によつてアナログ
出力信号に変換される。しかし、ある周期または
ある期間毎にデイジタルデータが伝送されて来な
かつたり、ラツチパルスL.Pが一時的に出ない期
間が生じたりすることがある。
出力信号波形を示す。D0〜D7のデータは、ラツ
チパルスL.Pによつてラツチ回路１に取り込ま
れ、さらにＤ−Ａコンバータ２によつてアナログ
出力信号に変換される。しかし、ある周期または
ある期間毎にデイジタルデータが伝送されて来な
かつたり、ラツチパルスL.Pが一時的に出ない期
間が生じたりすることがある。
第２図では、データD0〜D7が消失する直前に
ラツチパルスL.Pがなくなつた場合を示してい
る。ラツチ回路１の動作によつてデータD0〜D7
の最後のラツチパルスL.Pで取り込まれたデータ
がラツチパルスのない期間、データとして保持さ
れるため、Ｄ−Ａコンバータ２のアナログ出力信
号としては、Ａで示す値を持つたものとして、次
のラツチパルスが到来するまで保持されてしま
う。この値は最後のラツチパルスが取り込んだデ
ータD0〜D7による値で、時間とともに変化する
ものである。
ラツチパルスL.Pがなくなつた場合を示してい
る。ラツチ回路１の動作によつてデータD0〜D7
の最後のラツチパルスL.Pで取り込まれたデータ
がラツチパルスのない期間、データとして保持さ
れるため、Ｄ−Ａコンバータ２のアナログ出力信
号としては、Ａで示す値を持つたものとして、次
のラツチパルスが到来するまで保持されてしま
う。この値は最後のラツチパルスが取り込んだデ
ータD0〜D7による値で、時間とともに変化する
ものである。
今、この期間Ｂに、アナログ信号に基準となる
電圧を挿入しようとすると、Ｄ−Ａコンバータ２
のアナログ出力信号をＢの期間に、電子的な方法
も含めてスイツチによつて基準電圧源の電圧を挿
入するように切り換えてやらねばならない。
電圧を挿入しようとすると、Ｄ−Ａコンバータ２
のアナログ出力信号をＢの期間に、電子的な方法
も含めてスイツチによつて基準電圧源の電圧を挿
入するように切り換えてやらねばならない。
第３図、第４図にその例を示す。Ｄ−Ａコンバ
ータ２のアナログ出力信号におけるＢの期間だ
け、スイツチ６を基準電圧源４の電圧が出力端子
３１に現われるように制御信号５によつて切り換
える。この結果、端子３１におけるアナログ出力
信号は第４図に示すようにＢの期間、基準電圧に
もつて行くことが出来る。しかし、この方法では
スイツチ６、基準電圧源４とも回路として複雑と
なり、回路の動作安定性も保ちにくいという欠点
がある。
ータ２のアナログ出力信号におけるＢの期間だ
け、スイツチ６を基準電圧源４の電圧が出力端子
３１に現われるように制御信号５によつて切り換
える。この結果、端子３１におけるアナログ出力
信号は第４図に示すようにＢの期間、基準電圧に
もつて行くことが出来る。しかし、この方法では
スイツチ６、基準電圧源４とも回路として複雑と
なり、回路の動作安定性も保ちにくいという欠点
がある。
本発明は上記従来の欠点を除去するものであ
る。第５図に本発明の一実施例を示す。なお図
中、第１図と同一機能を有する回路には同一番号
を付して説明する。第５図において、デイジタル
データD0〜D7をラツチ回路１１でデータラツチ
をし、その出力でＤ−Ａコンバータ２を動作させ
アナログ出力信号を得る基本動作は第１図と同様
である。しかし、ここでのラツチ回路１１は出力
端子コントロール（O.C）付のものを利用し、各
出力データラインと電源、アース間に適当な組み
合せで抵抗１２〜１９を挿入し、プルアツプ、プ
ルダウンを付加する。したがつてラツチ回路１１
の出力コントロール端子O.CにＢの期間、全ての
出力端子をオープンにする制御電圧を加えると、
Ｄ−Ａコンバータ２の入力には抵抗１２〜１９の
組み合わせによるデータが入力されることにな
り、Ｄ−Ａコンバータ２の出力としてはその組み
合せに応じたものが出力される。一例として第５
図のように最上位のビツトのみプルアツプし、他
の７ビツトをプルダウンすると、そのアナログ出
力信号はほぼ中央の電圧となる。この状態を第６
図に示す。
る。第５図に本発明の一実施例を示す。なお図
中、第１図と同一機能を有する回路には同一番号
を付して説明する。第５図において、デイジタル
データD0〜D7をラツチ回路１１でデータラツチ
をし、その出力でＤ−Ａコンバータ２を動作させ
アナログ出力信号を得る基本動作は第１図と同様
である。しかし、ここでのラツチ回路１１は出力
端子コントロール（O.C）付のものを利用し、各
出力データラインと電源、アース間に適当な組み
合せで抵抗１２〜１９を挿入し、プルアツプ、プ
ルダウンを付加する。したがつてラツチ回路１１
の出力コントロール端子O.CにＢの期間、全ての
出力端子をオープンにする制御電圧を加えると、
Ｄ−Ａコンバータ２の入力には抵抗１２〜１９の
組み合わせによるデータが入力されることにな
り、Ｄ−Ａコンバータ２の出力としてはその組み
合せに応じたものが出力される。一例として第５
図のように最上位のビツトのみプルアツプし、他
の７ビツトをプルダウンすると、そのアナログ出
力信号はほぼ中央の電圧となる。この状態を第６
図に示す。
なお、ラツチ回路１１としては、出力端オープ
ンとなるものや、出力端子がスリーステート状態
となる出力コントロールのついたものが利用出来
る。
ンとなるものや、出力端子がスリーステート状態
となる出力コントロールのついたものが利用出来
る。
本構成によれば、アナログ出力信号としてＢの
期間に安定な基準電圧を挿入することが出来るた
め、このアナログ信号を以降の処理で、この期間
クランプをかけることや、値の測定の基準として
用いることが出来る。そして、Ｄ−Ａコンバータ
２の出力にこの基準電圧が含まれるため、Ｄ−Ａ
コンバータ２のバラツキや、温度特性に依存しな
い基準電圧が挿入されることになる。
期間に安定な基準電圧を挿入することが出来るた
め、このアナログ信号を以降の処理で、この期間
クランプをかけることや、値の測定の基準として
用いることが出来る。そして、Ｄ−Ａコンバータ
２の出力にこの基準電圧が含まれるため、Ｄ−Ａ
コンバータ２のバラツキや、温度特性に依存しな
い基準電圧が挿入されることになる。
第７図にスイツチ３０〜３７を利用して基準電
圧を任意のところに可変しうる例を示す。このス
イツチ３０〜３７の組み合せで、基準電圧はＤ−
Ａコンバータ２の出力の最小〜最大の間の任意の
値に設定しうる。
圧を任意のところに可変しうる例を示す。このス
イツチ３０〜３７の組み合せで、基準電圧はＤ−
Ａコンバータ２の出力の最小〜最大の間の任意の
値に設定しうる。
以上説明したように本発明によれば、ラツチ回
路として、出力端子が入力データと独立となしう
る制御のできるものを用い、かつこのラツチ回路
の出力端とＤ−Ａコンバータとの間に適当なビツ
トの組合せによりプルアツプまたはプルダウンを
はかる手段を挿入することにより、容易にアナロ
グ出力信号に安定な基準電圧を挿入することがで
き、実用上極めて有益なものである。
路として、出力端子が入力データと独立となしう
る制御のできるものを用い、かつこのラツチ回路
の出力端とＤ−Ａコンバータとの間に適当なビツ
トの組合せによりプルアツプまたはプルダウンを
はかる手段を挿入することにより、容易にアナロ
グ出力信号に安定な基準電圧を挿入することがで
き、実用上極めて有益なものである。
第１図は従来の回路図、第２図は第１図の動作
説明のための波形図、第３図は従来の他の例の回
路図、第４図は第３図の動作説明のための波形
図、第５図は本発明の一実施例における信号処理
回路の回路図、第６図は第５図の動作説明のため
の波形図、第７図は本発明の他の例を示す回路図
である。 ２……デイジタル−アナログ変換器、１１……
ラツチ回路、１２〜１９……抵抗。
説明のための波形図、第３図は従来の他の例の回
路図、第４図は第３図の動作説明のための波形
図、第５図は本発明の一実施例における信号処理
回路の回路図、第６図は第５図の動作説明のため
の波形図、第７図は本発明の他の例を示す回路図
である。 ２……デイジタル−アナログ変換器、１１……
ラツチ回路、１２〜１９……抵抗。
Claims (1)
- １ デイジタル−アナログ変換器と、このデイジ
タル−アナログ変換器に加えるデイジタルデータ
をラツチするラツチ回路からなるデイジタル−ア
ナログ変換回路において、出力端子を入力データ
と独立となしうる制御のできるラツチ回路を備
え、かつこのラツチ回路の出力端とデイジタル−
アナログ変換器との間に適当なビツトの組合わせ
でデイジタル−アナログ変換器の入力をプルアツ
プまたはプルダウンできる手段を挿入したことを
特徴とする信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075281A JPS57145429A (en) | 1981-03-03 | 1981-03-03 | Signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075281A JPS57145429A (en) | 1981-03-03 | 1981-03-03 | Signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57145429A JPS57145429A (en) | 1982-09-08 |
| JPS6155291B2 true JPS6155291B2 (ja) | 1986-11-27 |
Family
ID=12312410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3075281A Granted JPS57145429A (en) | 1981-03-03 | 1981-03-03 | Signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57145429A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887914A (ja) * | 1981-11-18 | 1983-05-25 | Mitsubishi Electric Corp | Ａ／ｄ変換出力回路 |
| JPS6174418A (ja) * | 1984-09-20 | 1986-04-16 | Sanyo Electric Co Ltd | Ｄ／ａ変換器 |
-
1981
- 1981-03-03 JP JP3075281A patent/JPS57145429A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57145429A (en) | 1982-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3872267D1 (de) | Digitale schnittstelle einer integrierten teilnehmeranschlussschaltungseinheit. | |
| US4118791A (en) | Multi-level encoding system | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| JPS6155291B2 (ja) | ||
| KR920702094A (ko) | D/a 변환기 | |
| US4499386A (en) | Trigger circuit | |
| US4231023A (en) | Binary to ternary converter | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JPH06112766A (ja) | 信号絶縁装置 | |
| JP2880953B2 (ja) | Ａ／ｄ変換器 | |
| JPS6293940A (ja) | 終点判定回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPH0773212B2 (ja) | Ａ／ｄコンバ−タ | |
| KR930006746B1 (ko) | 어드레서블 래치를 이용한 축차비교형 a/d변환장치 | |
| SU696624A1 (ru) | Устройство дл контрол качества передачи телеграмм | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH0538132A (ja) | スイツチングレギユレータの保護回路 | |
| JPS61284113A (ja) | タイマ回路 | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPS6380778A (ja) | インバ−タ装置 | |
| JPH0581096B2 (ja) | ||
| EP0332849A3 (en) | Sequence controller for controlling next operating state with a short delay | |
| JPH0334331U (ja) | ||
| JPH01109817A (ja) | セレクタ回路 |