JPH06112766A - 信号絶縁装置 - Google Patents
信号絶縁装置Info
- Publication number
- JPH06112766A JPH06112766A JP4077393A JP7739392A JPH06112766A JP H06112766 A JPH06112766 A JP H06112766A JP 4077393 A JP4077393 A JP 4077393A JP 7739392 A JP7739392 A JP 7739392A JP H06112766 A JPH06112766 A JP H06112766A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- differential
- pulse width
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】消費電力を低く抑え、外来ノイズの影響を受け
ず安定した信号絶縁動作を行うようにする。 【構成】パルス巾信号を受けその立ち上がりエッジと立
ち下がりエッジでそれぞれ微分パルスを出力する微分パ
ルス出力手段と、立ち上がりエッジで出力される微分パ
ルスにより駆動される第１のフォトカップラと、立ち下
がりエッジで出力される微分パルスにより駆動される第
２のフォトカップラと、第１，第２のフォトカップラか
ら出力される各パルス信号を受信する共通の受信抵抗を
有し、この受信抵抗に発生する信号に応じてセットパル
スとリセットパルスを出力する差動パルス受信回路と、
差動パルス受信手段から出力されるパルス信号によりセ
ット／リセットされるフリップフロップ回路とで構成さ
れる。
ず安定した信号絶縁動作を行うようにする。 【構成】パルス巾信号を受けその立ち上がりエッジと立
ち下がりエッジでそれぞれ微分パルスを出力する微分パ
ルス出力手段と、立ち上がりエッジで出力される微分パ
ルスにより駆動される第１のフォトカップラと、立ち下
がりエッジで出力される微分パルスにより駆動される第
２のフォトカップラと、第１，第２のフォトカップラか
ら出力される各パルス信号を受信する共通の受信抵抗を
有し、この受信抵抗に発生する信号に応じてセットパル
スとリセットパルスを出力する差動パルス受信回路と、
差動パルス受信手段から出力されるパルス信号によりセ
ット／リセットされるフリップフロップ回路とで構成さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、プロセスに設置した例
えば温度センサ等、各種センサからの信号を規格化され
た信号に変換するための信号変換器に適用される信号絶
縁装置に関し、更に詳しくは、信号形態をパルス巾信号
とし、このパルス巾信号をフォトカプラを介して信号絶
縁を行い伝送するようにした信号絶縁装置に関する。
えば温度センサ等、各種センサからの信号を規格化され
た信号に変換するための信号変換器に適用される信号絶
縁装置に関し、更に詳しくは、信号形態をパルス巾信号
とし、このパルス巾信号をフォトカプラを介して信号絶
縁を行い伝送するようにした信号絶縁装置に関する。
【０００２】
【従来の技術】各種センサからの信号を規格化された信
号に変換するための信号変換器としては、例えば、横河
技報 Vol.32 No.4(1988)の第５３頁から第５８頁に開
示されている。ここに示されている信号変換器は、入力
センサからの信号を増幅、リニアライズ演算処理を行っ
たあと、電圧／パルス巾変換回路により入力信号に比例
したパルス巾信号に変換し、このパルス巾信号をフォト
カップラで信号絶縁するように構成してある。そして、
フォトカップラにより信号絶縁されて出力されるパルス
巾信号は、パルス巾／電圧信号変換回路で、電圧信号に
再び戻されるようになっている。
号に変換するための信号変換器としては、例えば、横河
技報 Vol.32 No.4(1988)の第５３頁から第５８頁に開
示されている。ここに示されている信号変換器は、入力
センサからの信号を増幅、リニアライズ演算処理を行っ
たあと、電圧／パルス巾変換回路により入力信号に比例
したパルス巾信号に変換し、このパルス巾信号をフォト
カップラで信号絶縁するように構成してある。そして、
フォトカップラにより信号絶縁されて出力されるパルス
巾信号は、パルス巾／電圧信号変換回路で、電圧信号に
再び戻されるようになっている。
【０００３】
【発明が解決しようとする課題】この様な構成の信号変
換器においては、電圧／パルス巾変換回路からの信号が
ハイレベル（またはローレベル）の時には、常時フォト
カップラの発光素子（ＬＥＤ）に１０ｍＡ程度の電流が
流れているために、最大パルス巾（最大ディユーティレ
シオ）の時は、この１０ｍＡ程度の消費電流が流れ続く
こととなる。
換器においては、電圧／パルス巾変換回路からの信号が
ハイレベル（またはローレベル）の時には、常時フォト
カップラの発光素子（ＬＥＤ）に１０ｍＡ程度の電流が
流れているために、最大パルス巾（最大ディユーティレ
シオ）の時は、この１０ｍＡ程度の消費電流が流れ続く
こととなる。
【０００４】この為に、従来技術に示されているような
信号絶縁回路を用いた信号変換器は、全体装置での電力
消費量が大きい。この為に、信号変換器内で消費する電
力を２線式の伝送路を介して送られる信号から得ると共
に、絶縁した信号を規格化された信号として２線式の伝
送路を介して送るような２線式の信号変換器を構成する
場合において問題となる。
信号絶縁回路を用いた信号変換器は、全体装置での電力
消費量が大きい。この為に、信号変換器内で消費する電
力を２線式の伝送路を介して送られる信号から得ると共
に、絶縁した信号を規格化された信号として２線式の伝
送路を介して送るような２線式の信号変換器を構成する
場合において問題となる。
【０００５】本発明は、この様な問題点に鑑みてなされ
たもので、消費電流が小さく（２線式の信号変換器に適
用することができる程度の小さな消費電流）、また外来
ノイズの影響を受けないような信号絶縁装置を提供する
ことを目的とする。
たもので、消費電流が小さく（２線式の信号変換器に適
用することができる程度の小さな消費電流）、また外来
ノイズの影響を受けないような信号絶縁装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】この様な目的を達成する
本発明は、絶縁すべき信号をパルス巾信号とし、フォト
カップラを用いて信号の絶縁を行うようにした信号絶縁
装置であって、前記パルス巾信号を受けその立ち上がり
エッジと立ち下がりエッジでそれぞれ微分パルスを出力
する微分パルス出力手段と、立ち上がりエッジで出力さ
れる微分パルスにより駆動される第１のフォトカップラ
と、立ち下がりエッジで出力される微分パルスにより駆
動される第２のフォトカップラと、第１，第２のフォト
カップラから出力される各パルス信号を受信する共通の
受信抵抗を有し、この受信抵抗に発生する信号に応じて
セットパルスとリセットパルスを出力する差動パルス受
信回路と、この差動パルス受信手段から出力されるパル
ス信号によりセット／リセットされるフリップフロップ
回路とを設け、フリップフロップ回路から前記パルス巾
信号に対応するパルス巾信号を得ることを特徴とする信
号絶縁装置である。
本発明は、絶縁すべき信号をパルス巾信号とし、フォト
カップラを用いて信号の絶縁を行うようにした信号絶縁
装置であって、前記パルス巾信号を受けその立ち上がり
エッジと立ち下がりエッジでそれぞれ微分パルスを出力
する微分パルス出力手段と、立ち上がりエッジで出力さ
れる微分パルスにより駆動される第１のフォトカップラ
と、立ち下がりエッジで出力される微分パルスにより駆
動される第２のフォトカップラと、第１，第２のフォト
カップラから出力される各パルス信号を受信する共通の
受信抵抗を有し、この受信抵抗に発生する信号に応じて
セットパルスとリセットパルスを出力する差動パルス受
信回路と、この差動パルス受信手段から出力されるパル
ス信号によりセット／リセットされるフリップフロップ
回路とを設け、フリップフロップ回路から前記パルス巾
信号に対応するパルス巾信号を得ることを特徴とする信
号絶縁装置である。
【０００７】
【作用】微分パルス出力手段は、パルス巾信号の立ち上
がりと立ち下がりのタイミングでそれぞれ微分パルスを
出力する。第１，第２の各フォトカップラは、これらの
微分パルスにより駆動され、微分パルスが印加されてい
る短い時間だけ消費電流が流れる。
がりと立ち下がりのタイミングでそれぞれ微分パルスを
出力する。第１，第２の各フォトカップラは、これらの
微分パルスにより駆動され、微分パルスが印加されてい
る短い時間だけ消費電流が流れる。
【０００８】差動パルス受信手段は、第１，第２の各フ
ォトカップラから異なったタイミングで出力されるパル
ス信号をフリップフロップ回路のセット端子／リセット
端子にそれぞれ出力し、同時に出力されるノイズによる
パルス信号はキャンセルする。フリップフロップ回路
は、差動パルス受信手段からのパルス信号によりセット
／リセットされ、その出力端から微分パルス出力手段に
入力されたパルス巾信号を再生して出力する。
ォトカップラから異なったタイミングで出力されるパル
ス信号をフリップフロップ回路のセット端子／リセット
端子にそれぞれ出力し、同時に出力されるノイズによる
パルス信号はキャンセルする。フリップフロップ回路
は、差動パルス受信手段からのパルス信号によりセット
／リセットされ、その出力端から微分パルス出力手段に
入力されたパルス巾信号を再生して出力する。
【０００９】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明の基本的な構成ブロック図で
ある。図において、１は絶縁すべき信号をパルス巾信号
で出力するパルス巾出力手段を総括的に示したもので、
例えばマイクロプロセッサが相当しており、ここで演算
処理した信号がパルス巾信号で出力される。２はパルス
巾出力手段１から出力されたパルス巾信号を受け、その
立ち上がりエッジと立ち下がりエッジでそれぞれ微分パ
ルスを出力する微分パルス出力手段、３は立ち上がりエ
ッジで出力される微分パルスにより駆動される第１のフ
ォトカップラ（ＰＣ１）、４は立ち下がりエッジで出力
される微分パルスにより駆動される第２のフォトカップ
ラ（ＰＣ２）、５は第１，第２のフォトカップラ３，４
から出力される各パルス信号を受ける差動パルス受信手
段で、内部に第１，第２のフォトカップラからの信号を
共通に受信する受信抵抗を有している。
説明する。図１は、本発明の基本的な構成ブロック図で
ある。図において、１は絶縁すべき信号をパルス巾信号
で出力するパルス巾出力手段を総括的に示したもので、
例えばマイクロプロセッサが相当しており、ここで演算
処理した信号がパルス巾信号で出力される。２はパルス
巾出力手段１から出力されたパルス巾信号を受け、その
立ち上がりエッジと立ち下がりエッジでそれぞれ微分パ
ルスを出力する微分パルス出力手段、３は立ち上がりエ
ッジで出力される微分パルスにより駆動される第１のフ
ォトカップラ（ＰＣ１）、４は立ち下がりエッジで出力
される微分パルスにより駆動される第２のフォトカップ
ラ（ＰＣ２）、５は第１，第２のフォトカップラ３，４
から出力される各パルス信号を受ける差動パルス受信手
段で、内部に第１，第２のフォトカップラからの信号を
共通に受信する受信抵抗を有している。
【００１０】６は差動パルス受信手段５からのパルス信
号によりセット／リセットされるフリップフロップ回路
で、ここから再生されたパルス巾信号が出力される。図
２は、本発明装置の一実施例を示す構成ブロック図であ
る。微分パルス出力手段２は、微分コンデンサＣ１０で
構成され、ＣＭＯＳインバータＩＣ１０を介して印加さ
れるパルス巾信号の立ち上がりと、立ち下がりでそれぞ
れ、負極性方向／正極性方向の微分パルス信号を出力す
る。第１のフォトカップラ３は、発光素子（ＬＥＤ）に
立ち上がりエッジで発生する微分パルスが順方向に流れ
るように、また、第２のフォトカップラ４は、発光素子
（ＬＥＤ）に立ち下がりエッジで発生する微分パルスが
順方向に流れるように接続されている。
号によりセット／リセットされるフリップフロップ回路
で、ここから再生されたパルス巾信号が出力される。図
２は、本発明装置の一実施例を示す構成ブロック図であ
る。微分パルス出力手段２は、微分コンデンサＣ１０で
構成され、ＣＭＯＳインバータＩＣ１０を介して印加さ
れるパルス巾信号の立ち上がりと、立ち下がりでそれぞ
れ、負極性方向／正極性方向の微分パルス信号を出力す
る。第１のフォトカップラ３は、発光素子（ＬＥＤ）に
立ち上がりエッジで発生する微分パルスが順方向に流れ
るように、また、第２のフォトカップラ４は、発光素子
（ＬＥＤ）に立ち下がりエッジで発生する微分パルスが
順方向に流れるように接続されている。
【００１１】すなわち、第１のフォトカップラ３のＬＥ
Ｄのアノードは抵抗Ｒ１０を介して電圧源Ｖ１に接続さ
れ、カソードに微分パルスが印加されるように、また、
第２のフォトカップラ４のＬＥＤのカソードは抵抗Ｒ１
０を介して電圧源Ｖ１に接続され、アノードに微分パル
スが印加されるように接続されている。そして、第１，
第２のフォトカップラ内の各フォトトランジスタは、エ
ミッタが共通に接続されコレクタが、それぞれ負荷抵抗
Ｒ１，Ｒ２に接続されている。負荷抵抗Ｒ１，Ｒ２の他
端は、電圧源Ｖ２に接続されている。なお、電圧源Ｖ１
と電圧源Ｖ２との間は、例えばトランスなどにより電気
的に絶縁されているものとする。
Ｄのアノードは抵抗Ｒ１０を介して電圧源Ｖ１に接続さ
れ、カソードに微分パルスが印加されるように、また、
第２のフォトカップラ４のＬＥＤのカソードは抵抗Ｒ１
０を介して電圧源Ｖ１に接続され、アノードに微分パル
スが印加されるように接続されている。そして、第１，
第２のフォトカップラ内の各フォトトランジスタは、エ
ミッタが共通に接続されコレクタが、それぞれ負荷抵抗
Ｒ１，Ｒ２に接続されている。負荷抵抗Ｒ１，Ｒ２の他
端は、電圧源Ｖ２に接続されている。なお、電圧源Ｖ１
と電圧源Ｖ２との間は、例えばトランスなどにより電気
的に絶縁されているものとする。
【００１２】差動パルス受信回路５は、第１，第２のフ
ォトカップラ３，４から出力されるパルス信号を共通に
受ける受信抵抗Ｒ１２と、この受信抵抗Ｒ１２の一端に
ベースが接続され他端にエミッタが接続されたトランジ
スタＱ１と、受信抵抗Ｒ１２の他端にベースが接続され
一端にエミッタが接続されたトランジスタＱ２とで構成
されている。なお、Ｒ３，Ｒ４は各トランジスタＱ１，
Ｑ２の負荷抵抗である。
ォトカップラ３，４から出力されるパルス信号を共通に
受ける受信抵抗Ｒ１２と、この受信抵抗Ｒ１２の一端に
ベースが接続され他端にエミッタが接続されたトランジ
スタＱ１と、受信抵抗Ｒ１２の他端にベースが接続され
一端にエミッタが接続されたトランジスタＱ２とで構成
されている。なお、Ｒ３，Ｒ４は各トランジスタＱ１，
Ｑ２の負荷抵抗である。
【００１３】フリップフロップ回路６は、２つのゲート
回路ＩＣ１，ＩＣ２で構成されていて、トランジスタＱ
１からの出力パルスによりセットされ、トランジスタＱ
２からの出力パルスによりリセットされるようになって
いる。このように構成した装置の動作を次に説明する。
図３は、図２の装置において各部分での信号波形の一例
を示すタイムチャートである。ここでは、抵抗Ｒ１０の
一端が接続されている電圧源の電圧Ｖ１を、５Ｖ、抵抗
Ｒ１，Ｒ２，Ｒ３，Ｒ４の一端が接続されている電圧源
の電圧Ｖ２を、１０Ｖとしている。
回路ＩＣ１，ＩＣ２で構成されていて、トランジスタＱ
１からの出力パルスによりセットされ、トランジスタＱ
２からの出力パルスによりリセットされるようになって
いる。このように構成した装置の動作を次に説明する。
図３は、図２の装置において各部分での信号波形の一例
を示すタイムチャートである。ここでは、抵抗Ｒ１０の
一端が接続されている電圧源の電圧Ｖ１を、５Ｖ、抵抗
Ｒ１，Ｒ２，Ｒ３，Ｒ４の一端が接続されている電圧源
の電圧Ｖ２を、１０Ｖとしている。
【００１４】いま、（ａ）に示すようなパルス巾信号が
端子ＩＮに印加されているものとすれば、ＣＭＯＳイン
バータＩＣ１０によりこのバルス巾信号は、（ｂ）に示
すように反転したパルス巾信号となり、これが微分パル
ス出力手段２を構成している微分コンデンサＣ１０を通
過する。これにより、（ｃ）に示すように、パルス巾信
号の立ち下がりのタイミングで負極性の微分パルスが、
パルス巾信号の立ち上がりのタイミングで正極性の微分
パルスがそれぞれ出力される。
端子ＩＮに印加されているものとすれば、ＣＭＯＳイン
バータＩＣ１０によりこのバルス巾信号は、（ｂ）に示
すように反転したパルス巾信号となり、これが微分パル
ス出力手段２を構成している微分コンデンサＣ１０を通
過する。これにより、（ｃ）に示すように、パルス巾信
号の立ち下がりのタイミングで負極性の微分パルスが、
パルス巾信号の立ち上がりのタイミングで正極性の微分
パルスがそれぞれ出力される。
【００１５】負極性の微分パルスは実線に示すように駆
動電流を流して、第１のフォトカップラ３をオンとす
る。同様に、正極性の微分パルスは破線に示すように駆
動電流を流して、第２のフォトカップラ４をオンとす
る。これにより、第１のフォトカップラ３のＬＥＤに流
れる電流は、（ｄ）に示すように微分波形となり、ま
た、第２のフォトカップラ４のＬＥＤに流れる電流も、
（ｅ）に示すように微分波形になって、いずれも消費電
流は少なくなる。
動電流を流して、第１のフォトカップラ３をオンとす
る。同様に、正極性の微分パルスは破線に示すように駆
動電流を流して、第２のフォトカップラ４をオンとす
る。これにより、第１のフォトカップラ３のＬＥＤに流
れる電流は、（ｄ）に示すように微分波形となり、ま
た、第２のフォトカップラ４のＬＥＤに流れる電流も、
（ｅ）に示すように微分波形になって、いずれも消費電
流は少なくなる。
【００１６】差動パルス受信回路５において、受信抵抗
Ｒ１２の両端は、第１，第２のフォトカップラ３，４の
出力端に接続されており、第１，第２のフォトカップラ
３，４のオン／オフに応じて、受信抵抗Ｒ１２の両端電
圧ＶＦ，ＶＧは、（ｆ），（ｇ）に示す通り変化する。
図４は、第１のフォトカップラ（ＰＣ１）がオンとなっ
ている状態での、差動パルス受信回路５内の電流経路を
示す図である。この状態では、図示するように、負荷抵
抗Ｒ２→トランジスタＱ２のベース→トランジスタＱ２
のエミッタ→第１のフォトカップラ（ＰＣ１）の経路で
電流が流れて、トランジスタＱ２がオンとなる。
Ｒ１２の両端は、第１，第２のフォトカップラ３，４の
出力端に接続されており、第１，第２のフォトカップラ
３，４のオン／オフに応じて、受信抵抗Ｒ１２の両端電
圧ＶＦ，ＶＧは、（ｆ），（ｇ）に示す通り変化する。
図４は、第１のフォトカップラ（ＰＣ１）がオンとなっ
ている状態での、差動パルス受信回路５内の電流経路を
示す図である。この状態では、図示するように、負荷抵
抗Ｒ２→トランジスタＱ２のベース→トランジスタＱ２
のエミッタ→第１のフォトカップラ（ＰＣ１）の経路で
電流が流れて、トランジスタＱ２がオンとなる。
【００１７】図５は、第２のフォトカップラ（ＰＣ２）
がオンとなっている状態での、差動パルス受信回路５内
の電流経路を示す図である。この状態では、図示するよ
うに、負荷抵抗Ｒ１→トランジスタＱ１のベース→トラ
ンジスタＱ１のエミッタ→第２のフォトカップラ（ＰＣ
２）の経路で電流が流れて、トランジスタＱ１がオンと
なる。なお、各フォトカップラの負荷抵抗Ｒ１（Ｒ２）
と、受信抵抗Ｒ１２との値は、各フォトカップラの電源
電圧をＶ２とすれば、Ｖ２＊（Ｒ１２）／（Ｒ１＋Ｒ１
２）＞０．７Ｖのような関係、即ち、一方のフォトカッ
プラ（例えばＰＣ１）がオンとなったときに、一方のト
ランジスタ（例えばＱ２）がオンとなるように選定され
ている。
がオンとなっている状態での、差動パルス受信回路５内
の電流経路を示す図である。この状態では、図示するよ
うに、負荷抵抗Ｒ１→トランジスタＱ１のベース→トラ
ンジスタＱ１のエミッタ→第２のフォトカップラ（ＰＣ
２）の経路で電流が流れて、トランジスタＱ１がオンと
なる。なお、各フォトカップラの負荷抵抗Ｒ１（Ｒ２）
と、受信抵抗Ｒ１２との値は、各フォトカップラの電源
電圧をＶ２とすれば、Ｖ２＊（Ｒ１２）／（Ｒ１＋Ｒ１
２）＞０．７Ｖのような関係、即ち、一方のフォトカッ
プラ（例えばＰＣ１）がオンとなったときに、一方のト
ランジスタ（例えばＱ２）がオンとなるように選定され
ている。
【００１８】この結果、差動パルス受信回路５の各トラ
ンジスタＱ１，Ｑ２の出力端からは、（ｈ），（ｉ）に
示すようなパルス信号がそれぞれ出力される。フリップ
フロップ回路６は、差動パルス受信回路５から出力され
るこのようなパルス信号により、セット／リセットさ
れ、（ｊ），（ｋ）に示すように、（ａ）と同じパルス
巾信号を再生し出力する。
ンジスタＱ１，Ｑ２の出力端からは、（ｈ），（ｉ）に
示すようなパルス信号がそれぞれ出力される。フリップ
フロップ回路６は、差動パルス受信回路５から出力され
るこのようなパルス信号により、セット／リセットさ
れ、（ｊ），（ｋ）に示すように、（ａ）と同じパルス
巾信号を再生し出力する。
【００１９】図６は、外来ノイズの混入により、第１，
第２の各フォトカップラが同時にオンとなった場合で
の、差動パルス受信回路５内の電流経路を示す図であ
る。この状態では、受信抵抗Ｒ１２の両端電圧は、いず
れも、ほぼコモン電圧（０Ｖ）となり同じ電圧となる。
このためにトランジスタＱ１，Ｑ２のいずれともオンと
はならない。
第２の各フォトカップラが同時にオンとなった場合で
の、差動パルス受信回路５内の電流経路を示す図であ
る。この状態では、受信抵抗Ｒ１２の両端電圧は、いず
れも、ほぼコモン電圧（０Ｖ）となり同じ電圧となる。
このためにトランジスタＱ１，Ｑ２のいずれともオンと
はならない。
【００２０】本発明に係わる信号絶縁装置においては、
この様に、差動パルス受信回路において、２つのフォト
カップラを同時にオンとするようなノイズを取り除き、
正規のパルス信号だけをフリップフロップ回路に伝達す
る点に構成上の特徴を有するもので、これにより、外来
ノイズの影響を受けることはないという効果をもたらし
ている。
この様に、差動パルス受信回路において、２つのフォト
カップラを同時にオンとするようなノイズを取り除き、
正規のパルス信号だけをフリップフロップ回路に伝達す
る点に構成上の特徴を有するもので、これにより、外来
ノイズの影響を受けることはないという効果をもたらし
ている。
【００２１】図７は、本発明の他の実施例を示す構成ブ
ロック図である。この実施例においては、差動パルス受
信回路５の受信抵抗Ｒ１２を、第１，第２のフォトカッ
プラのエミッタ間に接続する構成としたものである。図
８は、図７の実施例における各部分の波形を示すタイム
チャートである。受信抵抗Ｒ１２の両端に生ずるパルス
信号、トランジスタＱ１，Ｑ２から出力されるパルス信
号が、いずれも、０Ｖレベルから立ち上がる極性のパル
スとなる点が、図２の実施例と異なるだけで、基本的な
動作は同様である。
ロック図である。この実施例においては、差動パルス受
信回路５の受信抵抗Ｒ１２を、第１，第２のフォトカッ
プラのエミッタ間に接続する構成としたものである。図
８は、図７の実施例における各部分の波形を示すタイム
チャートである。受信抵抗Ｒ１２の両端に生ずるパルス
信号、トランジスタＱ１，Ｑ２から出力されるパルス信
号が、いずれも、０Ｖレベルから立ち上がる極性のパル
スとなる点が、図２の実施例と異なるだけで、基本的な
動作は同様である。
【００２２】図９は、本発明の更に別の実施例を示す構
成ブロック図である。この実施例においては、微分パル
ス出力手段２を、パルス巾信号の立ち上がりによりトリ
ガーされるモノマルチバイブレータＭＭ１と、インバー
タＩＣ１０を介して印加されるパルス巾信号の立ち上が
りによりトリガーされるモノマルチバイブレータＭＭ２
とで構成したものである。また、差動パルス受信回路５
を受信抵抗Ｒ１２に生ずるパルス信号がそれぞれ逆極性
で印加されるコンパレータＣＯＭＰ１，ＣＯＭＰ２で構
成したものである。
成ブロック図である。この実施例においては、微分パル
ス出力手段２を、パルス巾信号の立ち上がりによりトリ
ガーされるモノマルチバイブレータＭＭ１と、インバー
タＩＣ１０を介して印加されるパルス巾信号の立ち上が
りによりトリガーされるモノマルチバイブレータＭＭ２
とで構成したものである。また、差動パルス受信回路５
を受信抵抗Ｒ１２に生ずるパルス信号がそれぞれ逆極性
で印加されるコンパレータＣＯＭＰ１，ＣＯＭＰ２で構
成したものである。
【００２３】図１０は、本発明の信号絶縁装置を用いて
２線式の信号変換器を構成した場合の構成ブロック図で
ある。この信号変換器は、センサからの信号を選択して
取り込むマルチプレクサ１１、選択して取り込んだ信号
をディジタル信号に変換するＡ／Ｄ変換器１２、各種の
演算処理や、マルチプレクサ、Ａ／Ｄ変換器の制御等を
行うマイクロプロセッサ１を有している。
２線式の信号変換器を構成した場合の構成ブロック図で
ある。この信号変換器は、センサからの信号を選択して
取り込むマルチプレクサ１１、選択して取り込んだ信号
をディジタル信号に変換するＡ／Ｄ変換器１２、各種の
演算処理や、マルチプレクサ、Ａ／Ｄ変換器の制御等を
行うマイクロプロセッサ１を有している。
【００２４】マイクロプロセッサ１からは、演算処理結
果がパルス巾信号として出力され、微分コンデンサ２、
第１，第２のフォトカップラ３，４で信号絶縁された
後、差動パルス受信回路５で受信される。フリップフロ
ップ回路６で再生されたパルス巾信号は、パルス巾／電
圧信号変換回路１３で電圧信号に変換され、更に、電圧
／電流信号変換回路１４で電流信号に変換されたあと、
電流制御手段であるトランジスタ（ＦＥＴ）Ｑ０に印加
されている。そして、電流制御手段であるトランジスタ
Ｑ０は、２線伝送路ＬＮを流れる電流を、例えば規格化
された４〜２０ｍＡの範囲内で制御する。
果がパルス巾信号として出力され、微分コンデンサ２、
第１，第２のフォトカップラ３，４で信号絶縁された
後、差動パルス受信回路５で受信される。フリップフロ
ップ回路６で再生されたパルス巾信号は、パルス巾／電
圧信号変換回路１３で電圧信号に変換され、更に、電圧
／電流信号変換回路１４で電流信号に変換されたあと、
電流制御手段であるトランジスタ（ＦＥＴ）Ｑ０に印加
されている。そして、電流制御手段であるトランジスタ
Ｑ０は、２線伝送路ＬＮを流れる電流を、例えば規格化
された４〜２０ｍＡの範囲内で制御する。
【００２５】ＤＣ／ＤＣコンバータ１５は、２線伝送路
ＬＮに挿入したツェナーダイオードＺＤから得られる電
圧を入力し、複数の電圧源Ｖ１，Ｖ２を作りこれを信号
変換器を構成している各回路部分に供給している。ここ
で、第１，第２のフォトカップラ３，４の部分や差動パ
ルス受信回路５での消費電流は非常に少なく、従って、
全体回路を動作させるための電力を、２線伝送路ＬＮに
流れる電流から得ることが可能となっている。
ＬＮに挿入したツェナーダイオードＺＤから得られる電
圧を入力し、複数の電圧源Ｖ１，Ｖ２を作りこれを信号
変換器を構成している各回路部分に供給している。ここ
で、第１，第２のフォトカップラ３，４の部分や差動パ
ルス受信回路５での消費電流は非常に少なく、従って、
全体回路を動作させるための電力を、２線伝送路ＬＮに
流れる電流から得ることが可能となっている。
【００２６】なお、本発明に係わる信号絶縁装置は、こ
の様な信号変換器以外の他の信号絶縁を行う場合にも広
く使用することができる。
の様な信号変換器以外の他の信号絶縁を行う場合にも広
く使用することができる。
【００２７】
【発明の効果】以上詳細に説明したように、本発明は、
２つのフォトカップラを用い、これらを微分パルスによ
り駆動すると共に、異なったタイミングで伝達される差
動パルス信号成分のみを取り出すように構成したもの
で、消費電力を低くすることができる上に、外来ノイズ
の影響を受けず安定した動作を行う信号絶縁装置を実現
することができる。
２つのフォトカップラを用い、これらを微分パルスによ
り駆動すると共に、異なったタイミングで伝達される差
動パルス信号成分のみを取り出すように構成したもの
で、消費電力を低くすることができる上に、外来ノイズ
の影響を受けず安定した動作を行う信号絶縁装置を実現
することができる。
【００２８】本発明を適用した信号絶縁装置の消費電流
は、１０μＡ〜１ｍＡ程度とすることが可能であり、２
線式で信号変換器を構成する場合等に広く適用できる。
は、１０μＡ〜１ｍＡ程度とすることが可能であり、２
線式で信号変換器を構成する場合等に広く適用できる。
【図１】本発明の基本的な構成を示す構成ブロック図で
ある。
ある。
【図２】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図３】図２の装置において各部分での信号波形の一例
を示すタイムチャートである。
を示すタイムチャートである。
【図４】第１のフォトカップラ（ＰＣ１）がオンとなっ
ている状態での、差動パルス受信回路内の電流経路を示
す図である。
ている状態での、差動パルス受信回路内の電流経路を示
す図である。
【図５】第２のフォトカップラ（ＰＣ２）がオンとなっ
ている状態での、差動パルス受信回路内の電流経路を示
す図である。
ている状態での、差動パルス受信回路内の電流経路を示
す図である。
【図６】外来ノイズの混入により、第１，第２の各フォ
トカップラが同時にオンとなった場合での、差動パルス
受信回路内の電流経路を示す図である。
トカップラが同時にオンとなった場合での、差動パルス
受信回路内の電流経路を示す図である。
【図７】本発明の他の実施例を示す構成ブロック図であ
る。
る。
【図８】図７の実施例における各部分の波形を示すタイ
ムチャートである。
ムチャートである。
【図９】本発明の更に別の実施例を示す構成ブロック図
である。
である。
【図１０】本発明の信号絶縁装置を用いて２線式の信号
変換器を構成した場合の構成ブロック図である。
変換器を構成した場合の構成ブロック図である。
１ パルス巾出力手段 ２ 微分パルス出力手段 ３ 第１のフォトカップラ（ＰＣ１） ４ 第２のフォトカップラ（ＰＣ２） ５ 差動パルス受信手段 ６ フリップフロップ回路 Ｑ１，Ｑ２ トランジスタ ＣＯＭＰ１，ＣＯＭＰ２ コンパレータ ＭＭ１，ＭＭ２ モノマルチバイブレータ ＩＣ１０ インバータ
Claims (4)
- 【請求項１】絶縁すべき信号をパルス巾信号とし、フォ
トカップラを用いて信号の絶縁を行うようにした信号絶
縁装置であって、 前記パルス巾信号を受けその立ち上がりエッジと立ち下
がりエッジでそれぞれ微分パルスを出力する微分パルス
出力手段と、 立ち上がりエッジで出力される微分パルスにより駆動さ
れる第１のフォトカップラと、 立ち下がりエッジで出力される微分パルスにより駆動さ
れる第２のフォトカップラと、 第１，第２のフォトカップラから出力される各パルス信
号を受信する共通の受信抵抗を有し、この受信抵抗に発
生する信号に応じてセットパルスとリセットパルスを出
力する差動パルス受信回路と、 この差動パルス受信手段から出力されるパルス信号によ
りセット／リセットされるフリップフロップ回路とを設
け、 フリップフロップ回路から前記パルス巾信号に対応する
パルス巾信号を得ることを特徴とする信号絶縁装置。 - 【請求項２】差動パルス受信回路を、 第１，第２のフォトカップラから出力される各パルス信
号を受信する共通の受信抵抗（Ｒ１２）と、 この受信抵抗の一端にベースが接続され他端にエミッタ
が接続されたトランジスタ（Ｑ１）と、 受信抵抗の他端にベースが接続され一端にエミッタが接
続されたトランジスタ（Ｑ２）とで構成した請求項１の
信号絶縁装置。 - 【請求項３】差動パルス受信回路を、 第１，第２のフォトカップラから出力される各パルス信
号を受信する共通の受信抵抗（Ｒ１２）と、 この受信抵抗の両端に生ずる信号がそれぞれ逆極性で印
加される２つのコンパレータ（ＣＯＭＰ１，ＣＯＭＰ
２）とで構成した請求項１の信号絶縁装置。 - 【請求項４】微分パルス出力手段を、パルス巾信号の立
ち上がりまたは立ち下がりによりトリガーされるモノマ
ルチバイブレータ（ＭＭ１）と、 インバータ（ＩＣ１０）を介して印加されるパルス巾信
号の立ち上がりまたは立ち下がりによりトリガーされる
モノマルチバイブレータ（ＭＭ２）とで構成した請求項
１の信号絶縁装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04077393A JP3077365B2 (ja) | 1992-03-31 | 1992-03-31 | 信号絶縁装置 |
| US08/008,372 US5434694A (en) | 1992-03-31 | 1993-01-25 | Signal isolating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04077393A JP3077365B2 (ja) | 1992-03-31 | 1992-03-31 | 信号絶縁装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112766A true JPH06112766A (ja) | 1994-04-22 |
| JP3077365B2 JP3077365B2 (ja) | 2000-08-14 |
Family
ID=13632651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04077393A Expired - Fee Related JP3077365B2 (ja) | 1992-03-31 | 1992-03-31 | 信号絶縁装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077365B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111413A (ja) * | 2002-09-13 | 2004-04-08 | Hochiki Corp | フォトカプラ回路 |
| JP2010136244A (ja) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | 送信回路およびコンプリメンタリー光配線システム |
| JP2010219642A (ja) * | 2009-03-13 | 2010-09-30 | Toshiba Corp | 光通信用受信回路 |
| JP2014075660A (ja) * | 2012-10-03 | 2014-04-24 | Mitsubishi Electric Corp | 外部条件入力回路 |
-
1992
- 1992-03-31 JP JP04077393A patent/JP3077365B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111413A (ja) * | 2002-09-13 | 2004-04-08 | Hochiki Corp | フォトカプラ回路 |
| JP2010136244A (ja) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | 送信回路およびコンプリメンタリー光配線システム |
| JP2010219642A (ja) * | 2009-03-13 | 2010-09-30 | Toshiba Corp | 光通信用受信回路 |
| JP2014075660A (ja) * | 2012-10-03 | 2014-04-24 | Mitsubishi Electric Corp | 外部条件入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3077365B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434694A (en) | Signal isolating device | |
| US5995252A (en) | Low power digital signal isolator | |
| NO933658L (no) | Elektrisk spenningsomvandler | |
| JP3077365B2 (ja) | 信号絶縁装置 | |
| JP2013225807A (ja) | 信号伝達回路、電源ユニット及び照明装置 | |
| JP3106441B2 (ja) | 信号絶縁装置 | |
| JPH1169781A (ja) | パルス幅変調回路及びそれに用いるコンパレータ | |
| JPS6359197B2 (ja) | ||
| SU1749887A1 (ru) | Управл емый резистор | |
| KR860009553A (ko) | 저전압 디지탈투 아날로그 변환기 | |
| JP2008084272A (ja) | 伝送器システム | |
| JP2006115343A (ja) | 波形形成装置 | |
| SU1241436A1 (ru) | Преобразователь однопол рных сигналов в бипол рные | |
| SU1390741A1 (ru) | Однотактный стабилизированный преобразователь | |
| JPS6143281A (ja) | 電磁ポンプ制御回路 | |
| KR100189774B1 (ko) | 전원전압의 변화에 무관한 펄스변환회로 | |
| JPS6155291B2 (ja) | ||
| KR900001471B1 (ko) | 타이머 기능 부가회로 | |
| JP2001087400A (ja) | 定電流駆動回路 | |
| JPS63109600A (ja) | アイソレ−タ | |
| JPH0229510Y2 (ja) | ||
| JPS605663Y2 (ja) | 映像信号切替器 | |
| CN112787642A (zh) | 一种复用开关器件的控制系统 | |
| JPH06334670A (ja) | フイールドバスのインタフエイス回路 | |
| JP2000163105A (ja) | プログラマブルコントローラの入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |