KR920702094A - D/a 변환기 - Google Patents
D/a 변환기Info
- Publication number
- KR920702094A KR920702094A KR1019910700394A KR910700394A KR920702094A KR 920702094 A KR920702094 A KR 920702094A KR 1019910700394 A KR1019910700394 A KR 1019910700394A KR 910700394 A KR910700394 A KR 910700394A KR 920702094 A KR920702094 A KR 920702094A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input signal
- digital input
- input
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/70—Automatic control for modifying converter range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 D/A 변환기를 나타낸 블럭도, 제2도는 본 발명의 제1실시예에 따른 D/A 변환기의 원리를 설명하는 블럭도, 제3도는 제2도를 상세히 나타낸 D/A 변환기를 설명하는 블럭도.
Claims (17)
- 소정의 비트수를 갖는 디지탈 입력신호에 의존하는 저항을 제공하기 위한 입력저항망 수단; 상기 입력저항망 수단에 연결된 제1입력단과 기준전위를 받기 위해 연결가능한 제2입력단을 구비하며, 상기 제1입력단에서 얻은 신호와 상기 기준 전위를 가산하기 위하고, 상기 디지탈 입력신호에 대응하는 아날로그 신호를 나타내는 가산동작의 상기 결과가 출력되는 출력단을 갖는 가산수단; 상기 가산수단의 상기 제1입력단과 상기 출력단사이에 제공되며, 상기 디지탈 입력신호의 크기를 지시하는 제어신호에 의존하는 귀환 저항을 제공하는 귀한 저항망; 및 상기 디지탈 입력신호로 부터 상기 디지탈 입력신호의 크기를 지시하는 상기 제어신호를 발생하기 위한 귀환 저항망 제어수단으로 이루어진 가중 저항을 사용한 전류 부가형 D/A 변환기.
- 제1항에 있어서, 상기 입력저항망 수단이 상기 디지탈 입력신호의 상기 소정의 비트수 보다 작은수의 저항을 포함하는 D/A 변환기.
- 제2항에 있어서, 상기 입력저항망 수단이 상기 디지탈 입력신호의 가장 중요한 비트로 부터 시작되는 처음시간 동안 나타나는 비트 "I"을 포함하고, 상기 비트 "I" 차후의 비트를 포함하는 상기 디지탈 입력신호의 비트에 따른 상기 저항을 선택하기 위한 수단을 포함하는 D/A 변환기.
- 제1항에 있어서, 상기 귀환 저항망 제어수단이 상기 디지탈 입력신호의 가장 중요한 비트로 부터 순차적으로 얻어진 2진수 0을 근거로 하여 상기 입력신호의 크기를 지시하는 상기 제어신호를 발생하기 위한 수단을 포함하는 D/A 변환기.
- 제1항에 있어서, 상기 귀환 저항망이 저항 및 스위치를 각각 갖는 소정의 수의 직렬회로와 기준저항을 포함하며; 각 상기 직렬회로의 제1단이 상기 가산수단의 상기 제1입력단에 연결되고, 제2단은 상기 가산수단의 상기 출려단에 연결되며, 그리고 상기 기준저항은 상기 가산수단의 상기 제1입력단 및 상기 출력단에 연결되는 D/A 변환기.
- 제5항에 있어서, 각각의 상기 직렬회로가 상기 제어신호를 수신하는 제어단을 포함하며; 그리고 각각의 상기 직렬회로의 상기 저항이 상기 제어신호에 의해 상기 스위치가 ON이 될때 상기 가산수단의 상기 제1입력단에 연결되는 D/A 변환기.
- 제6항에 있어서, 상기 제어신호가 상기 직렬회로와 같은 수의 비트를 가지며; 상기 제어신호의 각 비트가 상기 직렬회로의 대응하는 하나의 제어단에 인가되며; 그리고 상기 제어신호의 모든 비트들 사이의 비트가 상기 디지탈 입력신호의 가장 중요한 비트로 부터 순차적으로 얻어진 0을 근거로 하여 모든 직렬회로들 사이의 직렬회로에 각각 대응하는 상기 스위치를 ON이 되게 하는 비트값으로 설정되는 D/A 변환기.
- 제6항에 있어서, 상기 귀환 저항망 수단이 가장 중요한 비트로 부터 시작되어 상기 디지탈 입력신호의 연속적인 0중의 하나가 입력되는 각시간 동안 상기 스위치를 ON이 되게 하는 비트값을 발생하기 위한 쉬프트 레지스터 수단; 및 상기 디지탈 입력신호의 상기 가장 중요한 비트가 입력된 후에 상기 쉬프트 레지스터 수단에 저장된 상기 비트값으로 상기 직렬회로중의 대응하는 하나의 상기 스위치의 제어단을 공급하기 위한 래치수단을 포함하는 D/A 변환기.
- 제5항에 있어서, 상기 가장 중요한 비트에 대응하는 상기 직렬회로중의 하나의 저항이 상기 기준 저항과 같은 D/A 변환기.
- 제1항에 있어서, 상기 디지탈 입력신호가 직렬로 배열된 상기 비트를 갖는 신호인 D/A 변환기.
- 제1항에 있어서, 상기 입력저항망 수단이 상기 디지탈 입력신호의 가장 중요한 비트로 부터 시작되는 처음시간 동안 나타나는 비트 "1"을 포함하고 상기 비트 "1"차후의 비트를 포함하는 상기 디지탈 입력 신호의 비트를 순차적으로 쉬프트하기 위한 쉬프트 레지스터 수단 및, 상기 쉬프트 레지스터 수단에서의 비트를 상기 입력저항망 수단으로 전송하기 위한 래치수단을 포함하며; 상기 입력저항망 수단이 상기 래치수단으로 부터 전송된 상기 비트를 근거로 하여 선택되는 소정의 수의 저항을 포함하며; 상기 귀환 저항망 제어수단이 저항및 스위치를 갖는 소정의 수의 직렬회로와 기준저항을 포함하며; 각각의 상기 직렬회로의 제1단이 상기 가산수단의 상기 제1입력단에 연결되며; 각각의 상기 직렬회로의 제2단이 각각의 상기 직렬회로의 상기 출력단에 연결되며; 상기 기준저항이 상기 제1입력단과 상기 가산수단의 상기 출력단 사이의 직접 연결되며; 그리고 상기 귀환 저항망제어 수단이 가장 중요한 비트로 부터 시작하여 상기 디지탈 입력신호의 연속적인 0중의 하나가 입력되는 시간동안 상기 스위치를 ON이 되게 하는 비트값을 발생하기 위한 쉬프트 레지스터 수단과, 상기 디지탈 입력신호의 상기 가장 중요한 비트가 입력된 후에 상기 쉬트프 레지스터 수단에 상기 비트값으로 대응하는 상기 직렬회로중의 하나의 상기 스위치의 제어단을 공급하기 위한 래치수단을 포함하는 D/A 변환기.
- 제11항에 있어서, 상기 D/A 변환기가 상기 디지탈 입력신호의 0이 가장 중요한 비트로 부터 시작되어 입력될때 그시간 동안 제1클럭신호를 발생하기 위하고, 상기 디지탈 입력신호의 비트 "1"이 처음으로 나타난 후에 제2클럭신호를 발생하기 위한 타이밍 제어수단을 더 포함하며; 상기 귀환 저항망 제어수단이 상기 쉬프트 레지스터 수단은 상기 제1클럭신호로 동기화되어 동작되며; 그리고 상기 입력저항망의 상기 쉬프트 레지스터 수단이 상기 제2클럭신호로 동기화되어 동작되는 D/A 변환기.
- 제12항에 있어서, 상기 타이밍 제어기 수단이 상기 입력 디지탈 신호와 상기 디지탈 입력신호의 전송시간을 지시하는 클럭펄스로 부터 상기 제1클럭 및 상기 제2클럭신호를 발생하는 D/A 변환기.
- 제1항에 있어서, 상기 가산수단이 연산증폭기를 포함하는 D/A 변환기.
- 소정의 비트수를 갖는 디지탈 입력신호에 의존한 저항을 제공하기 위한 입력저항망 수단; 상기 입력저항망 수단에 연결된 제1입력단과 기준전위를 받기 위해 연결가능한 제2입력단을 가지며, 상기 제1입력단에서 얻어진 신호와 상기 기준전위를 가산하기 위하며, 상기 디지탈 입력신호에 대응하는 아날로그 신호를 나타내는 가산동작의 결과가 출력되는 출력단을 갖는 가산수단; 상기 디지탈 입력신호의 상기 소정의 비트수 보다 적은 수의 저항을 포함하는 입력저항망 수단; 및 상기 디지탈 입력신호의 크기에 의존하는 전압을 각각의 상기 저항의 한단에 인가하기 위한 제어수단을 포함하는 가중저항을 갖는 전류 부가형 D/A 변환기.
- 제15항에 있어서, 상기 제어수단이 상기 디지탈 입력신호의 가장 중요한 비트로 부터 시작되어 순차적으로 얻어진 상기 디지탈 입력신호의 0을 유지하기 위한 제1수단; 및 순차적으로 얻어진 상기 0의 수를 근거로 하여 각각의 상기 저항의 상기 한 단에 인가된 전압을 변화시키기 위한 제2수단을 포함하는 D/A 변환기.
- 제16항에 있어서, 상기 제2수단이 상기 디지탈 입력신호의 가장 중요한 비트로 부터 시작되어 처음시간 동안 나타나는 비트 "1"을 포함하고 상기 비트 "1"차후의 비트를 포함하는 상기 디지탈 입력신호의 비트를 유지하기 위한 쉬프트 레지스터 수단; 및 상기 쉬프트 레지스터 수단에 저장된 비트와 대응하는 상기 입력저항망 수단의 모든 저항으로 부터 저항을 선택하기 위하여, 선택된 저항 각각의 한단에 전압을 인가되는 래치수단을 포함하는 D/A 변환기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-214299 | 1989-08-21 | ||
| JP1214299A JPH0377429A (ja) | 1989-08-21 | 1989-08-21 | ディジタル・アナログ変換器 |
| PCT/JP1990/001055 WO1991003105A1 (fr) | 1989-08-21 | 1990-08-20 | Convertisseur numerique-analogique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920702094A true KR920702094A (ko) | 1992-08-12 |
| KR940007545B1 KR940007545B1 (ko) | 1994-08-19 |
Family
ID=16653436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910700394A KR940007545B1 (ko) | 1989-08-21 | 1990-08-20 | 전류 가산형 d/a 변환기 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5307065A (ko) |
| EP (1) | EP0439623A4 (ko) |
| JP (1) | JPH0377429A (ko) |
| KR (1) | KR940007545B1 (ko) |
| CA (1) | CA2039697C (ko) |
| WO (1) | WO1991003105A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477158B1 (ko) * | 2001-12-18 | 2005-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404143A (en) * | 1991-06-12 | 1995-04-04 | Intellectual Property Development Associates Of Connecticut, Inc. | Network swappers and circuits constructed from same |
| JP3983475B2 (ja) * | 1998-02-26 | 2007-09-26 | 新潟精密株式会社 | デジタル−アナログ変換器 |
| JP2001136068A (ja) | 1999-11-08 | 2001-05-18 | Matsushita Electric Ind Co Ltd | 電流加算型ｄ／ａ変換器 |
| KR100744857B1 (ko) * | 2000-02-14 | 2007-08-01 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 제어가능한 이득을 갖는 전류 대 전압 변환기 및 이를포함하는 신호 처리 회로 |
| US7023370B2 (en) * | 2002-02-28 | 2006-04-04 | Charles Douglas Murphy | Shared parallel digital-to-analog conversion |
| US6633246B1 (en) * | 2002-10-16 | 2003-10-14 | Analog Devices, Inc. | Converter circuit with reduced area switch compensation resistance |
| GB2395383B (en) * | 2002-11-06 | 2004-12-22 | Toumaz Technology Ltd | Vector dot product multipliers and digital to analogue converters |
| US9965251B2 (en) * | 2006-04-03 | 2018-05-08 | Blaise Laurent Mouttet | Crossbar arithmetic and summation processor |
| US9054660B1 (en) * | 2014-01-10 | 2015-06-09 | Analog Devices Global | Amplifying system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2993202A (en) * | 1959-06-22 | 1961-07-18 | Carl A Halonen | Digital to analog converter |
| GB1039342A (en) * | 1963-04-17 | 1966-08-17 | Standard Telephones Cables Ltd | Improvements in or relating to decoding equipment |
| US3924229A (en) * | 1969-01-10 | 1975-12-02 | Ibm | Bipolar digital to analog converter utilizing two reference voltages of the same polarity |
| US3613111A (en) * | 1969-11-03 | 1971-10-12 | Nasa | Wide range analog-to-digital converter with a variable gain amplifier |
| US3656151A (en) * | 1970-03-26 | 1972-04-11 | Magnavox Co | Digital function generation network |
| US3735393A (en) * | 1971-11-22 | 1973-05-22 | Bell Telephone Labor Inc | Self companding pulse code modulation systems |
| BE795423A (fr) * | 1972-04-03 | 1973-05-29 | Ampex | Convertisseur numerique-analogique non lineaire pour circuits d'asservissement |
| JPS54101076A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Digital program voltage generator |
| FR2456426A1 (fr) * | 1979-05-07 | 1980-12-05 | Centre Nat Etd Spatiales | Circuit pour conversion entre numerique et analogique a caracteristique sinusoidale |
| JPS56102118A (en) * | 1980-01-21 | 1981-08-15 | Hitachi Ltd | Digital to analog converting circuit |
| JPS5860821A (ja) * | 1981-10-06 | 1983-04-11 | Hioki Denki Kk | デジタル−アナログ変換出力装置 |
-
1989
- 1989-08-21 JP JP1214299A patent/JPH0377429A/ja active Pending
-
1990
- 1990-08-20 KR KR1019910700394A patent/KR940007545B1/ko not_active IP Right Cessation
- 1990-08-20 US US07/674,332 patent/US5307065A/en not_active Expired - Fee Related
- 1990-08-20 EP EP19900912370 patent/EP0439623A4/en not_active Ceased
- 1990-08-20 CA CA002039697A patent/CA2039697C/en not_active Expired - Fee Related
- 1990-08-20 WO PCT/JP1990/001055 patent/WO1991003105A1/ja not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477158B1 (ko) * | 2001-12-18 | 2005-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1991003105A1 (fr) | 1991-03-07 |
| CA2039697C (en) | 1997-04-15 |
| EP0439623A1 (en) | 1991-08-07 |
| US5307065A (en) | 1994-04-26 |
| KR940007545B1 (ko) | 1994-08-19 |
| CA2039697A1 (en) | 1991-02-22 |
| JPH0377429A (ja) | 1991-04-03 |
| EP0439623A4 (en) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890016551A (ko) | 샘플링 주파수 변환기 | |
| KR920702094A (ko) | D/a 변환기 | |
| KR910003486A (ko) | 비트 순서 전환 장치 | |
| GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
| KR960042088A (ko) | 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치 | |
| KR890011223A (ko) | 상보적인 전압 보간회로 | |
| US4213101A (en) | Pseudo-random binary sequence generator | |
| KR910005586A (ko) | 사다리형 저항회로를 갖는 디지탈/아날로그 변환기 | |
| US5815107A (en) | Current source referenced high speed analog to digitial converter | |
| US3781822A (en) | Data rate-changing and reordering circuits | |
| KR880005603A (ko) | 디지탈 뮤팅 회로 | |
| KR940025188A (ko) | 디지탈-아날로그 변환기 | |
| KR920009091A (ko) | A/d 변환기 | |
| KR930000957A (ko) | 응답 신호 컴팩트 방법 및 장치 | |
| KR890004233A (ko) | 비트순차적분회로 | |
| KR880014737A (ko) | 다중입력 디지탈 필터 | |
| EP0878932A3 (en) | Circuit and method for arbitrarily shifting M-sequence | |
| SU1647902A1 (ru) | Функциональный цифроаналоговый преобразователь | |
| US3987437A (en) | Key switch signal multiplexer circuit | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| RU2103814C1 (ru) | Переключатель управляющих каналов | |
| KR100356813B1 (ko) | 커런트 셀 타입 디지털-아날로그 변환기 | |
| SU1197068A1 (ru) | Управл ема лини задержки | |
| KR920015712A (ko) | 선택적 펄스 발생회로 장치 | |
| KR890013900A (ko) | 디지탈-아날로그 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19970812 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |