JPH11145836A - デジタルアナログ変換器 - Google Patents

Abstract

(57)【要約】 【課題】電源供給源のノイズを抑えたデジタルアナログ
変換器を提供する。 【解決手段】デジタル入力端子１〜３に対応した入力部
を有して複数ビットのデジタル値に応じたアナログ信号
を出力するアナログ出力端子３３を有するＲ−２Ｒ抵抗
ラダー部７１と、このＲ−２Ｒ抵抗ラダー部７１の入力
部の各々に第１のスイッチ８、１０、１２および第２の
スイッチ７、９、１１を介して接続された電圧の異なる
一対の電源供給源１３、１４と、第１のスイッチ８、１
０、１２または第２のスイッチ７、９、１１が切り離さ
れてから第２のスイッチ７、９、１１または第１のスイ
ッチ８、１０、１２が接続されるように制御するスイッ
チ制御手段７０とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置やプ
リント基板上に搭載されるデジタルアナログ変換器に関
するものである。

【０００２】

【従来の技術】近年、デジタル信号処理の半導体装置の
普及と共に、その出力手段として、デジタルアナログ変
換器が利用されるようになってきた。また、特に、低速
のデジタルアナログ変換には、Ｒ−２Ｒ型デジタルアナ
ログ変換器が利用されている。以下に、従来のＲ−２Ｒ
型デジタルアナログ変換器について説明する。図４は、
従来の３ｂｉｔ入力のＲ−２Ｒ型デジタルアナログ変換
器（以降、Ｒ−２Ｒ型Ｄ／Ａ変換器）の回路図であり、
１０１〜１０３はデジタル入力端子、１０４〜１０６は
インバータ、１０７〜１１２は制御信号が値１の時、接
続されるスイッチ、１１３は高電圧側の電源供給源、１
１４は低電圧側の電源供給源、１１５、１１６は抵抗値
Ｒの抵抗、１１７〜１２０は、抵抗値が抵抗１１５、１
１６の抵抗値の倍の抵抗値２Ｒの抵抗、１２１はアナロ
グ出力端子である。

【０００３】次に、従来例のＲ−２Ｒ型Ｄ／Ａ変換器に
ついて、その動作について説明する。デジタル入力端子
１０１〜１０３にデジタル信号が入力される。デジタル
入力端子１０１〜１０３に入力されたデジタル信号は、
それぞれインバータ１０４〜１０６により反転され、入
力されたデジタル信号と共にスイッチ１０７〜１１２を
制御し、スイッチ１０７か１０８のいずれか、スイッチ
１０９か１１０のいずれか、スイッチ１１１か１１２の
いずれかが接続される。スイッチ１０７〜１１２のいず
れかが接続されることにより、電源供給源１１３と電源
供給源１１４が、抵抗１１５〜１２０を介して接続さ
れ、その抵抗分圧された電圧値をアナログ出力端子１２
１より出力することによりデジタルアナログ変換を行
う。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
構成では、スイッチ１０７の制御信号をインバータ１０
４により反転してスイッチ１０８の制御信号にしていた
ため、デジタル入力端子１０１から入力されるデジタル
信号の値が１→０に、また、０→１に変化したときにデ
ジタル信号とデジタル信号をインバータ１０４により反
転した信号の遅延差によりその変化点においてスイッチ
１０７とスイッチ１０８が同時に接続され、高電圧側の
電源供給源１１３と低電圧側の電源供給源１１４の間が
抵抗無しに接続され、電源供給源１１３、１１４の電位
が変化し、そのため電源供給源１１３、１１４のノイズ
になっている。また、これはスイッチ１０９とスイッチ
１１０の組み合わせ、スイッチ１１１とスイッチ１１２
の組み合わせにおいても同様に電源供給源１１３、１１
４のノイズとなる。これらのことにより、Ｒ−２Ｒ型Ｄ
／Ａ変換器の性能を落としていた。

【０００５】この発明は、従来の問題点を解決するもの
で、電源供給源のノイズを抑えたデジタルアナログ変換
器を提供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１記載のデジタル
アナログ変換器は、複数ビットのデジタル値を入力する
複数のデジタル入力端子と、これらのデジタル入力端子
に対応してそれぞれ設けられてデジタル入力端子から入
力されるデジタル値の各ビットが値１のときに接続動作
する第１のスイッチおよび各ビットが値０のときに接続
動作する第２のスイッチと、デジタル入力端子に対応し
た入力部を有しデジタル入力端子に入力された複数ビッ
トのデジタル値に応じたアナログ信号を出力するアナロ
グ出力端子を有するＲ−２Ｒ抵抗ラダー部と、このＲ−
２Ｒ抵抗ラダー部の入力部の各々に第１のスイッチおよ
び第２のスイッチを介して接続された電圧の異なる一対
の電源供給源と、各ビットが値１から値０に変化すると
きに第１のスイッチが切り離されてから第２のスイッチ
が接続されかつ各ビットが値０から値１に変化するとき
に第２のスイッチが切り離されてから第１のスイッチが
接続されるように第１のスイッチおよび第２のスイッチ
を制御するスイッチ制御手段とを備えたものである。

【０００７】請求項１記載のデジタルアナログ変換器に
よれば、スイッチ制御手段を設けることにより、デジタ
ル入力端子から入力信号が変化する過渡状態において同
時に第１のスイッチおよび第２のスイッチが接続されな
いので、高電圧側の電源供給源と低電圧側の電源供給源
が一時的に抵抗なしに接続されることはなくなり、電源
供給源に発生するノイズを防止できる。

【０００８】請求項２記載のデジタルアナログ変換器
は、請求項１において、スイッチ制御手段が、第１のス
イッチおよび第２のスイッチに入力する信号を検出する
検出手段を有し、この検出手段の出力を入力して開放側
となる第１のスイッチまたは第２のスイッチに開放する
信号を出力する手段を有するものである。請求項２記載
のデジタルアナログ変換器によれば、請求項１と同様な
効果がある。

【０００９】請求項３記載のデジタルアナログ変換器
は、請求項１において、スイッチ制御手段が、外部制御
信号を入力して第１のスイッチおよび第２のスイッチの
すべてを開放にするものである。請求項３記載のデジタ
ルアナログ変換器によれば、請求項１と同様な効果があ
る。

【００１０】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。この発明の第１の
実施の形態を図１により説明する。図１は、第１の実施
の形態におけるＲ−２Ｒ型Ｄ／Ａ変換器の回路図であ
る。図１において、１〜３はデジタル入力端子、４〜６
はインバータ、７〜１２は制御信号が値１の時に接続さ
れるスイッチであり、第２のスイッチ７、９、１１はデ
ジタル入力信号が０のときインバータ４〜６で反転され
て接続動作する。１３は高電圧側の電源供給源、１４は
低電圧側の電源供給源、１５〜２０はスイッチ制御手段
７０を構成するＡＮＤ回路、２１〜２６は同じくインバ
ータ、２７、２８ははしご形のＲ−２Ｒ抵抗ラダー部７
１を構成する抵抗値Ｒの抵抗、２９〜３２は同じく、抵
抗値が抵抗２７、２８の抵抗値の倍の抵抗値２Ｒの抵
抗、３３はそのアナログ出力端子である。

【００１１】スイッチ制御手段７０は、各ビットが値１
から値０に変化するときに接続されている第１のスイッ
チ８、１０、１２が切り離されてから第２のスイッチ
７、９、１１が接続され、かつ各ビットが値０から値１
に変化するときに接続されている第２のスイッチ７、
９、１１が切り離されてから第１のスイッチ８、１０、
１２が接続されるように第２のスイッチ７、９、１１お
よび第１のスイッチ８、１０、１２を制御するもので、
第１のスイッチ８、１０、１２および第２のスイッチ
７、９、１１に入力する信号を検出する検出手段を有
し、この検出手段の出力を入力して開放側となる第１の
スイッチ８、１０、１２または第２のスイッチ７、９、
１１に開放する信号を出力する手段を有する。このため
の構成をデジタル入力信号１に入力するデジタル信号お
よびその反転信号をそれぞれ入力するＡＮＤ回路１５、
１６およびその各出力の反転信号を互いの入力端に入力
するインバータ２１，２２とで実現している。デジタル
入力端子２、３に対するスイッチ制御手段もこれと同様
である。

【００１２】次に、第１の実施の形態のＲ−２Ｒ型Ｄ／
Ａ変換器の動作について説明する。デジタル入力端子１
〜３にデジタル信号が入力される。デジタル入力端子１
〜３に入力されたデジタル信号は、それぞれインバータ
４〜６により反転される。デジタル入力端子１〜３に入
力されたデジタル信号とインバータ４〜６により反転さ
れた信号は、ＡＮＤ回路１５〜２０に入力される。ＡＮ
Ｄ回路１５〜２０においてＡＮＤ回路１５は、インバー
タ４の出力信号とＡＮＤ回路１６の出力信号をインバー
タ２２で反転した信号を入力とし、そのＡＮＤ出力を出
力する。ＡＮＤ回路１６は、デジタル入力端子１より入
力された信号とＡＮＤ回路１５の出力信号をインバータ
２１で反転した信号を入力とし、そのＡＮＤ出力を出力
する。ＡＮＤ回路１７〜２０およびインバータ２３〜２
６についても、各々、同様である。ＡＮＤ回路１５〜２
０の出力は、スイッチ７〜１２を制御し、スイッチ７か
８のいずれか、スイッチ９か１０のいずれか、スイッチ
１１か１２のいずれかが接続される。スイッチ７〜１２
のいずれかが接続されることにより、電源供給源１３と
電源供給源１４が、抵抗２７〜３２を介して接続され、
その抵抗分圧された電圧値をアナログ出力端子３３から
出力することによりデジタルアナログ変換を行う。

【００１３】このように構成することにより、スイッチ
７を制御するＡＮＤ回路１５が値１をとり、スイッチ７
を接続しているとき、ＡＮＤ回路１５の出力は、インバ
ータ２１により反転されＡＮＤ回路１６に入力されてい
るため、ＡＮＤ回路１６の出力は、ＡＮＤ回路１５の出
力が、値１を取っている間すなわちスイッチ７が接続さ
れている間は、値０となり、スイッチ８は接続されな
い。同様に、スイッチ８が接続されているときは、スイ
ッチ７は接続されない。また、スイッチ９とスイッチ１
０、ならびにスイッチ１１とスイッチ１２においても、
同様に構成されているため同時に接続されることがな
い。このことにより、電源供給源１３および電源供給源
１４にそれぞれ接続されるスイッチ７〜１２は、一方の
スイッチが開放されてから、他方のスイッチが接続され
るため、同時に接続されることがなく、デジタル入力端
子１〜３に入力される入力信号の値が変化する過渡期に
おいても、電源供給源１３と電源供給源１４が一時的に
抵抗なしで接続されることはなくなり、電源供給源１
３、１４に発生するノイズを防止することができる。

【００１４】この発明の第２の実施の形態を図２および
図３により説明する。図２は、第２の実施の形態におけ
るＲ−２Ｒ型Ｄ／Ａ変換器の回路図である。図２におい
て、３４〜３６はデジタル入力端子、３７〜３９はイン
バータ、４０〜４５は、制御信号が値１の時に接続され
るスイッチ、４６は高電圧側の電源供給源、４７は低電
圧側の電源供給源、４８はスイッチ制御手段７０を構成
する制御信号入力端子、４９〜５４は同じくＡＮＤ回
路、５５、５６はＲ−２Ｒ抵抗ラダー部７１を構成する
抵抗値Ｒの抵抗、５７〜６０は同じく抵抗値が抵抗５
５、５６の抵抗値の倍の抵抗値２Ｒの抵抗、６１はアナ
ログ出力端子である。

【００１５】スイッチ制御手段７０は、外部制御信号を
制御信号入力端子４８から入力して第２のスイッチ４
０、４２、４４および第１のスイッチ４１、４３、４５
のすべてを開放にするものである。図３は、第２の実施
の形態におけるＲ−２Ｒ型Ｄ／Ａ変換器のデジタル入力
端子３４〜３６に入力されるデジタル入力信号ａのタイ
ミングと制御信号入力端子４８に入力する制御信号ｂの
タイミングを示すタイミング図である。

【００１６】つぎに、第２の実施の形態のＲ−２Ｒ型Ｄ
／Ａ変換器の動作について説明する。デジタル入力端子
３４〜３６にデジタル信号がタイミングａのタイミング
で入力される。デジタル入力端子３４〜３６に入力され
たデジタル信号は、それぞれインバータ３７〜３９によ
り反転される。デジタル入力端子３４〜３６より入力さ
れたデジタル信号とインバータ３７〜３９により反転さ
れた信号は、ＡＮＤ回路４９〜５４に入力される。ＡＮ
Ｄ回路４９〜５４は、デジタル入力端子３４〜３６より
入力されたデジタル信号と制御信号入力端子４８より入
力されたタイミングｂの制御信号とのＡＮＤ出力を出力
し、またインバータ３７〜３９により反転された信号と
制御信号入力端子４８より入力されたタイミングｂの制
御信号とのＡＮＤ出力を出力し、これらによりスイッチ
４０〜４５を制御し、スイッチ４０か４１のいずれか、
スイッチ４２か４３のいずれか、スイッチ４４か４５の
いずれかを接続する。スイッチ４０〜４５のいずれかが
接続されることにより、電源供給源４７と電源供給源４
８が、抵抗５５〜６０を介して接続され、その抵抗分圧
された電圧値をアナログ出力端子６１から出力すること
によりデジタルアナログ変換を行う。

【００１７】このように構成することにより、デジタル
入力端子３４〜３６に入力されたデジタル入力信号が変
化する過渡期にタイミングを合わせて、制御信号入力端
子４８からタイミングｂの制御信号が入力されているた
め、ＡＮＤ回路４９〜５４でそれらの信号が論理積さ
れ、スイッチ４０〜４５は、一端全て開放されから、デ
ジタル入力端子３４〜３６より入力された入力信号に対
応してスイッチ４０〜４５を接続することができる。し
たがってデジタル入力端子３４〜３６に入力されたデジ
タル信号が変化する過渡期においても、電源供給源４７
と電源供給源４８が、一時的に抵抗なしで接続されるこ
とはなくなり、電源供給源４７、４８に発生するノイズ
を防止することができる。

【００１８】

【発明の効果】請求項１記載のデジタルアナログ変換器
によれば、スイッチ制御手段を設けることにより、デジ
タル入力端子から入力信号が変化する過渡状態において
同時に第１のスイッチおよび第２のスイッチが接続され
ないので、高電圧側の電源供給源と低電圧側の電源供給
源が一時的に抵抗なしに接続されることはなくなり、電
源供給源に発生するノイズを防止できる。

【００１９】請求項２記載のデジタルアナログ変換器に
よれば、請求項１と同様な効果がある。請求項３記載の
デジタルアナログ変換器によれば、請求項１と同様な効
果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態におけるデジタル
アナログ変換器の回路図である。

【図２】第２の実施の形態におけるデジタルアナログ変
換器の回路図である。

【図３】そのデジタル入力信号および制御信号のタイミ
ング図である。

【図４】従来のデジタルアナログ変換器の回路図であ
る。

【符号の説明】

１〜３ デジタル入力端子 ４〜６ インバータ ７〜１２ スイッチ １３ 高電圧側の電源供給源 １４ 低電圧側の電源供給源 １５〜２０ ＡＮＤ回路 ２１〜２６ インバータ ２７、２８ 抵抗値Ｒの抵抗 ２９〜３２ 抵抗値２Ｒの抵抗 ３３ アナログ出力端子 ３４〜３６ デジタル入力端子 ３７〜３９ インバータ ４０〜４５ スイッチ ４６ 高電圧側の電源供給源 ４７ 低電圧側の電源供給源 ４８ 制御信号入力端子 ４９〜５４ ＡＮＤ回路 ５５、５６ 抵抗値Ｒの抵抗 ５７〜６０ 抵抗値２Ｒの抵抗 ６１ アナログ出力端子 １０１〜１０３ デジタル入力端子 １０４〜１０６ インバータ １０７〜１１２ スイッチ １１３ 高電圧側の電源供給源 １１４ 低電圧側の電源供給源 １１５、１１６ 抵抗値Ｒの抵抗 １１７〜１２０ 抵抗値２Ｒの抵抗 １２１ アナログ出力端子 ａ デジタル入力端子３４〜３６に入力される信号のタ
イミング ｂ 制御信号入力端子４８に入力される信号のタイミン
グ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数ビットのデジタル値を入力する複数
   のデジタル入力端子と、これらのデジタル入力端子に対
   応してそれぞれ設けられて前記デジタル入力端子から入
   力されるデジタル値の各ビットが値１のときに接続動作
   する第１のスイッチおよび前記各ビットが値０のときに
   接続動作する第２のスイッチと、前記デジタル入力端子
   に対応した入力部を有し前記デジタル入力端子に入力さ
   れた前記複数ビットのデジタル値に応じたアナログ信号
   を出力するアナログ出力端子を有するＲ−２Ｒ抵抗ラダ
   ー部と、このＲ−２Ｒ抵抗ラダー部の前記入力部の各々
   に前記第１のスイッチおよび第２のスイッチを介して接
   続された電圧の異なる一対の電源供給源と、前記各ビッ
   トが値１から値０に変化するときに前記第１のスイッチ
   が切り離されてから前記第２のスイッチが接続されかつ
   前記各ビットが値０から値１に変化するときに前記第２
   のスイッチが切り離されてから前記第１のスイッチが接
   続されるように前記第１のスイッチおよび前記第２のス
   イッチを制御するスイッチ制御手段とを備えたデジタル
   アナログ変換器。
2. 【請求項２】 スイッチ制御手段は、第１のスイッチお
   よび第２のスイッチに入力する信号を検出する検出手段
   を有し、この検出手段の出力を入力して開放側となる前
   記第１のスイッチまたは前記第２のスイッチに開放する
   信号を出力する手段を有する請求項１記載のデジタルア
   ナログ変換器。
3. 【請求項３】 スイッチ制御手段は、外部制御信号を入
   力して第１のスイッチおよび第２のスイッチのすべてを
   開放にするものである請求項１記載のデジタルアナログ
   変換器。