JPH0773212B2 - Ａ／ｄコンバ−タ - Google Patents
Ａ／ｄコンバ−タInfo
- Publication number
- JPH0773212B2 JPH0773212B2 JP60039139A JP3913985A JPH0773212B2 JP H0773212 B2 JPH0773212 B2 JP H0773212B2 JP 60039139 A JP60039139 A JP 60039139A JP 3913985 A JP3913985 A JP 3913985A JP H0773212 B2 JPH0773212 B2 JP H0773212B2
- Authority
- JP
- Japan
- Prior art keywords
- reference level
- comparator
- register
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はA/Dコンバータに関する。
従来のA/Dコンバータについて図面を用いて説明する。
第２図には、従来の逐次比較形A/Dコンバータのブロッ
ク図を示す。第２図のA/Dコンバータでは、入力端子３
に外部から印加されるアナログレベル（以下サンプリン
グレベルと云う）をコンパレータ４に入力した後、リフ
ァレンスレベルをコンパレータ４に入力していた。すな
わち、レジスタ１をあらかじめ所定のデータを設定し、
このデータによってサンプリングレベルと比較すべき電
圧を発生するリファレンスレベル発生回路２を制御し、
その出力である第１のリファレンスレベルをコンパレー
タ４に入力していた。この時、コンパレータ４にはサン
プリングレベルが保持されており、第１のリファレンス
レベルとの電圧レベルを比較し、両者が一致しない場合
レジスタ１を更新して第２のリファレンスレベルを発生
していた。上記一連の動作により、第3,第４……とリフ
ァレンスレベルはサンプリングレベルと一致するまで発
生された。こうして、A/D変換が終了するとレジスタ１
にはサンプリングレベルに相当するデジタル値が保持さ
れることとなり、これを内部データバス５に取り込むこ
とにより、サンプリングレベルのデジタル値を読むこと
ができた。
ク図を示す。第２図のA/Dコンバータでは、入力端子３
に外部から印加されるアナログレベル（以下サンプリン
グレベルと云う）をコンパレータ４に入力した後、リフ
ァレンスレベルをコンパレータ４に入力していた。すな
わち、レジスタ１をあらかじめ所定のデータを設定し、
このデータによってサンプリングレベルと比較すべき電
圧を発生するリファレンスレベル発生回路２を制御し、
その出力である第１のリファレンスレベルをコンパレー
タ４に入力していた。この時、コンパレータ４にはサン
プリングレベルが保持されており、第１のリファレンス
レベルとの電圧レベルを比較し、両者が一致しない場合
レジスタ１を更新して第２のリファレンスレベルを発生
していた。上記一連の動作により、第3,第４……とリフ
ァレンスレベルはサンプリングレベルと一致するまで発
生された。こうして、A/D変換が終了するとレジスタ１
にはサンプリングレベルに相当するデジタル値が保持さ
れることとなり、これを内部データバス５に取り込むこ
とにより、サンプリングレベルのデジタル値を読むこと
ができた。
上述した従来のA/Dコンバータでは、リファレンスレベ
ルを外部に出力する手段を有しておらず、A/Dコンバー
タの精度評価時に不便をきたすという欠点があつた。
ルを外部に出力する手段を有しておらず、A/Dコンバー
タの精度評価時に不便をきたすという欠点があつた。
また、内部構成としてのリファレンスレベル発生回路は
A/D変換機能を有しているにもかかわらず、A/Dコンバー
タとして利用することができないといった機能の有効利
用にも欠けていた。
A/D変換機能を有しているにもかかわらず、A/Dコンバー
タとして利用することができないといった機能の有効利
用にも欠けていた。
本発明の目的は、上記欠点を除去し、リファレンスレベ
ルを外部に出力する手段を有するA/Dコンバータを提供
することにある。
ルを外部に出力する手段を有するA/Dコンバータを提供
することにある。
本発明のA/Dコンバータは、レジスタと、このレジスタ
の内容に従って比較すべき電圧を発生するリファレンス
レベル発生回路と、比較される電圧のサンプリングレベ
ルと前記リファレンスレベルとを比較し、一致していな
いときは前記レジスタの内容を更新するコンパレーター
と、前記サンプリングレベルを入出力兼用端子から入力
して前記コンパレータに送りかつ前記リファレンスレベ
ル発生回路からの前記リファレンスレベルを前記コンパ
レータに送る状態または前記リファレンスレベルを前記
入出力兼用端子を介して外部へ送出する状態に回路を切
り換える切り換え回路とを含んで構成される。
の内容に従って比較すべき電圧を発生するリファレンス
レベル発生回路と、比較される電圧のサンプリングレベ
ルと前記リファレンスレベルとを比較し、一致していな
いときは前記レジスタの内容を更新するコンパレーター
と、前記サンプリングレベルを入出力兼用端子から入力
して前記コンパレータに送りかつ前記リファレンスレベ
ル発生回路からの前記リファレンスレベルを前記コンパ
レータに送る状態または前記リファレンスレベルを前記
入出力兼用端子を介して外部へ送出する状態に回路を切
り換える切り換え回路とを含んで構成される。
本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例である逐次比較形A/Dコンバ
ータである。入出力兼用端子17は、サンプリングレベル
を切換え回路11に入力するあるいはリファレンスレベル
を外部に出力する。リファレンスレベル発生回路13は、
レジスタ14の保持するデータに従ってリファレンスレベ
ルを切換え回路11に出力する。レジスタ14は、自身の保
持するデータをリファレンスレベル発生回路13に出力
し、命令により内部データバス15に対して読み出し、書
き込み可能である。制御回路12は、リファレンスレベル
をコンパレータ16に入力するか、入出力兼用端子17に出
力するかを命令により選択し、この選択に応じた信号
（以下選択信号と云う）を信号線21に出力し、かつこの
選択された動作の開始を行なうための信号（以下スター
ト信号と云う）を信号線20に出力する。切換え回路11
は、信号線20と信号線21とに接続され、サンプリングレ
ベルをコンパレータ16に入力するトランスファーゲート
18およびリファレンスレベルをコンパレータ16に入力す
るトランスファーゲート19とを有し、信号線20にインバ
ータ22が接続され、信号線21にインバータ23が接続さ
れ、ナンド回路24にインバータ22の出力と信号線21が接
続され、ナンド回路25にインバータ22およびインバータ
23の出力が接続され、トランスファーゲート18の一方の
ゲートは直接に他のゲートはインバータ26を介してナン
ド回路24に接続され、トランスファーゲート19の一方の
ゲートは直接に他方のゲートはインバータ27を介してナ
ンド回路25に接続されている。コンパレータ16は、切換
え回路11の２つのトランスファーゲート18,19の状態に
従ってサンプリングレベルとリファレンスレベルとを入
力し、これらの電圧レベルの大小比較を行ない、この比
較結果を信号としてレジスタ14に出力する。
ータである。入出力兼用端子17は、サンプリングレベル
を切換え回路11に入力するあるいはリファレンスレベル
を外部に出力する。リファレンスレベル発生回路13は、
レジスタ14の保持するデータに従ってリファレンスレベ
ルを切換え回路11に出力する。レジスタ14は、自身の保
持するデータをリファレンスレベル発生回路13に出力
し、命令により内部データバス15に対して読み出し、書
き込み可能である。制御回路12は、リファレンスレベル
をコンパレータ16に入力するか、入出力兼用端子17に出
力するかを命令により選択し、この選択に応じた信号
（以下選択信号と云う）を信号線21に出力し、かつこの
選択された動作の開始を行なうための信号（以下スター
ト信号と云う）を信号線20に出力する。切換え回路11
は、信号線20と信号線21とに接続され、サンプリングレ
ベルをコンパレータ16に入力するトランスファーゲート
18およびリファレンスレベルをコンパレータ16に入力す
るトランスファーゲート19とを有し、信号線20にインバ
ータ22が接続され、信号線21にインバータ23が接続さ
れ、ナンド回路24にインバータ22の出力と信号線21が接
続され、ナンド回路25にインバータ22およびインバータ
23の出力が接続され、トランスファーゲート18の一方の
ゲートは直接に他のゲートはインバータ26を介してナン
ド回路24に接続され、トランスファーゲート19の一方の
ゲートは直接に他方のゲートはインバータ27を介してナ
ンド回路25に接続されている。コンパレータ16は、切換
え回路11の２つのトランスファーゲート18,19の状態に
従ってサンプリングレベルとリファレンスレベルとを入
力し、これらの電圧レベルの大小比較を行ない、この比
較結果を信号としてレジスタ14に出力する。
次に、この実施例の動作について説明する。
まぜ、A/Dコンバータとしての動作について説明する。
内部データバス15よりA/D変換を行なう命令を制御回路1
2およびレジスタ14に入力する。レジスタ14はA/D変換を
行なうための所定の値をセットする。制御回路12は、サ
ンプリングレベルをコンパレータ16に入力するため選択
信号（Ｌ）を信号線21に、更にスタート信号（Ｌ）を信
号線20に出力する。（Ｌは低レベルの信号をＨは高レベ
ルの信号を示す。）切換え回路11は選択信号（Ｌ）とス
タート信号（Ｌ）を入力し、トランスファーゲート18を
ON（導通）状態、トランスファーゲート19をOFF（遮
断）状態とする。この時、コンパレータ16はサンプリン
グレベルを入出力兼用端子17より取り込む。
内部データバス15よりA/D変換を行なう命令を制御回路1
2およびレジスタ14に入力する。レジスタ14はA/D変換を
行なうための所定の値をセットする。制御回路12は、サ
ンプリングレベルをコンパレータ16に入力するため選択
信号（Ｌ）を信号線21に、更にスタート信号（Ｌ）を信
号線20に出力する。（Ｌは低レベルの信号をＨは高レベ
ルの信号を示す。）切換え回路11は選択信号（Ｌ）とス
タート信号（Ｌ）を入力し、トランスファーゲート18を
ON（導通）状態、トランスファーゲート19をOFF（遮
断）状態とする。この時、コンパレータ16はサンプリン
グレベルを入出力兼用端子17より取り込む。
次に、制御回路12は、リファレンスレベルをコンパレー
タ16に入力するため信号線21に選択信号（Ｈ）を信号線
20にスタート信号（Ｌ）を各々出力する。切換え回路11
は、選択信号（Ｈ）と前記スタート信号（Ｌ）を入力
し、トランスファーゲート18をOFF状態に、トランスフ
ァーゲート19をON状態にする。レジスタ14は、自身が保
持しているデータをリファレンスレベル発生回路13に出
力する。リファレンスレベル発生回路13は、レジスタの
保持するデータに従ってリファレンスレベルを切換え回
路11に出力する。この時、コンパレータ16は、リファレ
ンスレベルを取り込み、このリファレンスレベルとサン
プリングレベルとの電圧レベルの大小比較を行ない、こ
の比較結果を信号としてレジスタ14に出力する。レジス
タ14は、コンパレータ16の出力する信号を取り込み、こ
の信号に基づき自身の保持するデータを所定の動作に従
い更新する。この動作を前記サンプリングレベルと前記
リファレンスレベルが一致する迄続けていく。
タ16に入力するため信号線21に選択信号（Ｈ）を信号線
20にスタート信号（Ｌ）を各々出力する。切換え回路11
は、選択信号（Ｈ）と前記スタート信号（Ｌ）を入力
し、トランスファーゲート18をOFF状態に、トランスフ
ァーゲート19をON状態にする。レジスタ14は、自身が保
持しているデータをリファレンスレベル発生回路13に出
力する。リファレンスレベル発生回路13は、レジスタの
保持するデータに従ってリファレンスレベルを切換え回
路11に出力する。この時、コンパレータ16は、リファレ
ンスレベルを取り込み、このリファレンスレベルとサン
プリングレベルとの電圧レベルの大小比較を行ない、こ
の比較結果を信号としてレジスタ14に出力する。レジス
タ14は、コンパレータ16の出力する信号を取り込み、こ
の信号に基づき自身の保持するデータを所定の動作に従
い更新する。この動作を前記サンプリングレベルと前記
リファレンスレベルが一致する迄続けていく。
上記一連の動作の結果、A/D変換が完了する。この時、
命令によりレジスタ14の保持するデータを、内部データ
バス15に出力することにより、サンプリングレベルをデ
ジタル値に変換した値を、内部データバス15のデータか
ら読み取ることができる。
命令によりレジスタ14の保持するデータを、内部データ
バス15に出力することにより、サンプリングレベルをデ
ジタル値に変換した値を、内部データバス15のデータか
ら読み取ることができる。
次にリファレンスレベルを外部に出力する動作について
説明する。
説明する。
内部データバス15よりリファレンスレベルを外部に出力
する命令を制御回路12に入力する。制御回路12はリファ
レンスレベルを外部に出力するため、スタート信号
（Ｈ）を前記信号線20に出力する。切り換え回路11は、
スタート信号（Ｈ）を入力し、トランスファーゲート18
および前記トランスファーゲート19をともにON状態にす
る。ここで命令により内部データバス15よりレジスタ14
に任意の値を書き込み、レジスタ14は自身が保持してい
るデータバスをリファレンスレベル発生回路13に出力す
る。リファレンスレベル発生回路13は、レジスタ14の保
持するデータに従ってリファレンスレベルを切換え回路
11に出力する。かくして、リファレンスレベルは入出力
兼用端子17より外部に出力されることとなる。
する命令を制御回路12に入力する。制御回路12はリファ
レンスレベルを外部に出力するため、スタート信号
（Ｈ）を前記信号線20に出力する。切り換え回路11は、
スタート信号（Ｈ）を入力し、トランスファーゲート18
および前記トランスファーゲート19をともにON状態にす
る。ここで命令により内部データバス15よりレジスタ14
に任意の値を書き込み、レジスタ14は自身が保持してい
るデータバスをリファレンスレベル発生回路13に出力す
る。リファレンスレベル発生回路13は、レジスタ14の保
持するデータに従ってリファレンスレベルを切換え回路
11に出力する。かくして、リファレンスレベルは入出力
兼用端子17より外部に出力されることとなる。
本発明のA/Dコンバータにおいて、リファレンスレベル
を外部に出力する動作時、任意の値をレジスタに設定
し、リファレンスレベルをサンプリングレベルとしてコ
ンパレータに入力し、引き続きA/D変換を行なえば前記
任意の値とA/D変換後の保持レジスタが保持する値とを
比較することにより、セルフチェックを行なうことがで
きる。
を外部に出力する動作時、任意の値をレジスタに設定
し、リファレンスレベルをサンプリングレベルとしてコ
ンパレータに入力し、引き続きA/D変換を行なえば前記
任意の値とA/D変換後の保持レジスタが保持する値とを
比較することにより、セルフチェックを行なうことがで
きる。
更に、任意の値を保持レジスタに設定する手段を有し、
かつコンパレータの出力する比較結果の信号によらず保
持レジスタが自身のデータを任意の期間維持する手段を
付加することにより、D/Aコンバータとして動作するこ
とが可能である。
かつコンパレータの出力する比較結果の信号によらず保
持レジスタが自身のデータを任意の期間維持する手段を
付加することにより、D/Aコンバータとして動作するこ
とが可能である。
以上詳細に説明したように、本発明によれば本発明のA/
Dコンバータの機能のほか、リファレンスレベルを外部
に出力する機能を合わせて有するA/Dコンバータが得ら
れ、A/D変換機能のセルフチェックができ、またD/A変換
に利用することもできるという大きな効果がある。
Dコンバータの機能のほか、リファレンスレベルを外部
に出力する機能を合わせて有するA/Dコンバータが得ら
れ、A/D変換機能のセルフチェックができ、またD/A変換
に利用することもできるという大きな効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のA/Dコンバータのブロック図である。 1,14……レジスタ、2,13……リファレンスレベル発生回
路、３……入力端子、4,16……コンパレータ、5,15……
内部データバス、11……切り換え回路、12……制御回
路、17……入出力兼用端子、18,19……トランスファー
ゲート。
のA/Dコンバータのブロック図である。 1,14……レジスタ、2,13……リファレンスレベル発生回
路、３……入力端子、4,16……コンパレータ、5,15……
内部データバス、11……切り換え回路、12……制御回
路、17……入出力兼用端子、18,19……トランスファー
ゲート。
Claims (1)
- 【請求項１】A/D変換動作時およびリファレンスレベル
出力時にはリファレンスレベル発生のための所定デジタ
ルデータがデータバスを介して格納されデジタルデータ
出力時には格納されたデータを変換デジタルデータとし
て前記データバスに出力するレジスタと、前記レジスタ
の内容に従って比較すべき電圧の前記リファレンスレベ
ルを発生するリファレンスレベル発生回路と、比較され
る電圧のサンプリングレベルと前記リファレンスレベル
とを比較し一致していないときは前記レジスタの内容を
更新する１入力型のコンパレータと、制御回路からの制
御信号に応じて前記A/D変換動作時には入出力兼用端子
と前記コンパレータの入力端とを接続して前記サンプリ
ングレベルを前記コンパレータの１入力端に送り次に前
記リファレンスレベル発生回路の出力端と前記コンパレ
ータの１入力端を接続して前記リファレンスレベルを前
記コンパレータに送る状態とし、前記リファレンスレベ
ル出力時には前記リファレンスレベル発生回路の出力端
と前記入出力兼用端子とを接続して前記リファレンスレ
ベルを前記入出力兼用端子を介して外部に送出する切り
換え回路とを含むことを特徴とする逐次比較型のA/Dコ
ンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039139A JPH0773212B2 (ja) | 1985-02-28 | 1985-02-28 | Ａ／ｄコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039139A JPH0773212B2 (ja) | 1985-02-28 | 1985-02-28 | Ａ／ｄコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198922A JPS61198922A (ja) | 1986-09-03 |
| JPH0773212B2 true JPH0773212B2 (ja) | 1995-08-02 |
Family
ID=12544773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039139A Expired - Fee Related JPH0773212B2 (ja) | 1985-02-28 | 1985-02-28 | Ａ／ｄコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773212B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159122A (ja) * | 1988-12-12 | 1990-06-19 | Matsushita Electric Ind Co Ltd | アナログ・デジタル信号変換器 |
| JP5278102B2 (ja) * | 2009-03-27 | 2013-09-04 | 株式会社ノーリツ | アナログ信号入力回路の異常検出方法および制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554283B2 (ja) * | 1973-09-17 | 1980-01-29 | ||
| JPS59132225A (ja) * | 1983-01-19 | 1984-07-30 | Fuji Xerox Co Ltd | コンバ−タ |
-
1985
- 1985-02-28 JP JP60039139A patent/JPH0773212B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198922A (ja) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6583745B2 (en) | A/D converter | |
| EP0276794B1 (en) | Data input circuit having latch circuit | |
| JPH0773212B2 (ja) | Ａ／ｄコンバ−タ | |
| JPH07106969A (ja) | アナログ／デジタル変換器 | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JP2715656B2 (ja) | アナログ・デジタル変換器 | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 | |
| JP3001325B2 (ja) | マイクロコンピュータ | |
| JPS61289448A (ja) | バツフア記憶装置 | |
| JPH0837461A (ja) | Ａ／ｄ変換器 | |
| SU970679A1 (ru) | Аналого-цифровой преобразователь | |
| JP2578940B2 (ja) | Ａ／ｄ変換回路 | |
| SU748861A1 (ru) | Цифроаналоговый преобразователь | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPS6155291B2 (ja) | ||
| JP2541444Y2 (ja) | Ａ／ｄコンバータ | |
| SU1613987A1 (ru) | Приемное устройство дл высокочастотной геоэлектроразведки | |
| SU1275750A1 (ru) | Элемент с управл емой проводимостью | |
| SU744587A1 (ru) | Микропрограммный процессор | |
| JP2555628B2 (ja) | データ転送回路 | |
| JPH0230636B2 (ja) | Waiyaado*rimootokontoroorusochi | |
| JPH0531853B2 (ja) | ||
| JPH0661855A (ja) | アナログ／デジタル変換器 | |
| JPS6165625A (ja) | Ａ／ｄ変換ｄ／ａ変換共用ｉｃ | |
| JPS59207731A (ja) | アナログデジタル変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |