SU744587A1 - Микропрограммный процессор - Google Patents

Description

(54) МИКРОПРОГРАММНЫЙ ПРОЦЕССОР

Изобретение относитс  к вычислительной технике и может примен тьс  в цифровьох вычислительных машинах с программным управлением. Известен процессор ЕС 1020, кото дл  подсчета текущего адреса команды использует арифметический блок, где после очередного считывани  из оперативной пам ти полуслова (два байта) происходит увеличение текуще го адреса командной информации на дв а 1 . Текущий адрес хранитс  в адресно регистре или в  чейке местной пам ти . При выборе команды формата полуслова необходимо в арифметическом блоке сделать операцию два-один раз формата слова - два раза, формата три полуслова - три раза. Это приво дит к снижению быстродействи  процессора , так как арифметический бло зан т подсчетом адреса и не может заниматьс  обработкой команды в то врем , когда командна  информаци  уже имеетс  в процессоре. Наиболее близким по технической сущности к предлагаемому  вл етс  микропрограммный процессор (модель 50 система 360 .JBM) , которьй дл  адресации команд содержит блок выработки ajipeca KbMaHflfcr. Этот блок состоит из 24-разр дного регистра адреса команды и 24-разр дного счетчика адреса команды, которые соединены между собой, а также с выходными шинами сумматора, регистром адреса оперативной пам ти и регистром данных оперативной пам тиС2). Командна  информаци  читаетс  из оперативной пам ти по словам (4-е байта) по адресу, определ емому регистром адреса команды, и затем, в счетчике происходит увеличение адреса на число байтов, содержащихс  в текущей команде, методом прибавлени  двойки и (или) четверки к текущему значению счетчика . Затем, в начале следующего цикла обработки команды, происходит передача обновленного адреса из счетчика в регистр адреса оперативной пам ти и в регистр адреса команды . Недостаток данной схемы заключаетс  в том, что дл  подсчета адреса команды используетс  много оборудовани  (24-разр дный счетчик команд и 24-разр дный регистр хранени  адреса) ..

Цель изобретени  - сокращение оборудовани , микропрограммного процессора путем исключени  счетчй:ка команд и регистра адреса командбез потери быстродействи .

Эта цель достигаетс  тем, что микропрограммныйпроцессор, содержаий регистр ко утации, первый адресный вход которо-го соединен с выходом блока местной пам ти, информационный Вход  вл етс  входом устройства, второй адресныйв ход соединен с выхоом арифметического блока, а выход с первыми входами блока местной пам ти , регистра команд,арифметического блс.са и с выходом устройства,выход блока и с выходом устройства, выход регистра команд соединен с первым входом блока микропрограммного управлени , выход которого соединен с управл ющими входами регистра коммутации , регистра команд, арифметического блока и блока местной пам ти , содержит блок формировани  остатка , причем первый вход блока формировани  остатка соединен с выходом регистра коммутации, второй вход - с выходом регистра команд, а управл мций вход - с выходом блока микропрограммного управлени , а выход - со вторыми входами блока микропрограммного управлени  и арифметического блока.

Причем блок формировани  остаткаодержит регистр остатка,дешифратор, вухразр дный сумматор, группыЪлементов И, элементы И, ИЛИ, причем входы двух младших разр дов регистра остатка соединены с выходами первого и второго элемента ИЛИ соответственно , первые входы которых соединены с выходами элементов И первой и второй групп .соответственно,, а вторые входы - с выходами элементов И третьей и четвертой групп соответственно, первые входы элементов И первой и второй групп и вход установки нул  . старшего разр да регистра остатка соединен с соответствующим выходом блока микропрограммного управлени , вторые входы элементов И первой и второй групп соединены с выходами соответствующих разр дов регистра коммутации, первые входы элементов И третьей и четвертой групп соединены с входом элемента И и с .соответствук цим выходом блока KtoKponporpaMMHOfo управлени , а вторые входы-с первым и вторым выхоами двухразр дного сумматора соотетственно , выход переноса которого сбе инен со вторым входом элемента И, выход которого соединен со вхром установки единицы старшего разр да регистра остатка, первый и втоой входы двухразр дного сумматоа соединены с единичными выходами

двух младших разр дов регистра остатка соответственно, а третий вход - с выходом регистра команд, все выходы регистра остатка соединены с соответствующими входами дешифратора, выходы которого соедидинены со вторыми входами блока микропрограммного управлени  и арифметического блока.

На фиг. 1 изображена блок-схема MHKpont orpaMMHoro процессора; на фиг. 2 - функциональна  схема блока формировани  остатка.

Микропрограммный процессор состоит из блока 1 микропрограммного уп- равлени , шин 2 входа из оперативной пам ти, регистра 3 коммутации, регистра 4 команд, блока 5 местной пам ти, блока 6 формировани  остатка, шин 7 выдачи в оперативную пам ть и арифметического блока 8.

Выборка и отработка команд выполн етс  под управлением микропрограмм, которые хран тс  в блоке 1 микропрограммного управлени ,который осуществл ет адресацию,выборку микрокоманд и выдачу сигналов управлени  во все узлы процессора.

Командна  информаци  из оперативной пам ти выбира:етс  двойным словами (8 байтов) и по шинам 2 принимаетс  на регистр 3 коммутации. Из регистра 3 коммутации очередна , команда помещаетс  в регистр 4 команды, а остаток командной информации - в фиксированные  чейки 5 местной пам ти.

Код команды из регистра 4 команы поступает в блок 1 микропрограм-. много, упрс влени  и однозначно указывает начало микропрограммы текуей команды.

Команды располагаютс  в оперативной пам ти с границы nohyc.rfoBa. Выбранна  командна  информаци  может быть длиной в четыре, три, два или одно полуслово. Если адресаци  оперативной пам ти выполн етс  с точностью до байта, то три последние разр да адреса указывают количество байтов выбранной командной информации, а два старших разр да из этих трех - количество полуслов.

Очередна  отрабатьшаема  команда может быть длиной в одно, или три полуслова. Формат (длина) команды определ етс  соответствующими разр дами кода операции.

В зависимости от величины выбранной командной -информации и формата текущей команды в блоке б формировани  остатка устанавливаетс  код, который определ ет величину остатка.

Claims (2)

1. После выполнени  текущей .команды и выхода на очередную, блок 1 № кропрограммного управлени  анализирует состо ние, блока б формировани  остатка, и если остаток есп то очередна  команда или начало ее читаетс  из блока 5 местной пам ти через регистр 3 коммутации помещаетс  в регистр 4 команд, Если в остатке часть команды ил остаток нулевой, то происходит чте ние командной информации из оперативной пам ти.. Адрес командной информации хранитс  в фиксированной  чейке блока местной пам ти. При чтении командной информации адрес читаетс  .из блока 5 местной пам ти и через регистр 3 коммутации по шинам 7 выдаетс  в оперативную пам ть. Парал лёльно он поступает в арифметическ блок 8, где увеличиваетс  на велич двойного слова и через регистр 3 коммутации оп ть записываетс  в блок 5 местной пам ти. Т. е. во врем  чтени  командной информации происходит подготовка адреса дл  следующего чтени . Таким образом, в процессе выполнени  программы, в фиксированно  чейке 5 местной пам ти хранитс  продвинутый адрес, определ кщий командную информацию с точностью д двойного слова, и командна  информ выбираетс  из оперативной пам ти двойными словами. Дл  получени  адреса следующей команды при выполнении некоторых команд переходов и прерываний, про винутый- адрес корректируетс , на ве личину -остатка. Коррекци  выполн етс  в арифметйческом блоке 8 и заключаетс  в вычитании константы их текущего ад реса командной информации. Констан та определ ет количество полуслов командной информации, наход щейс  в остатке, и формируетс  в арифметическом блоке 8 по значени м потенциалов остатка,поступающим из блока б формировани  остатка. На фит. 2 представлен блок б формировани  остатка, который состоит из регистра 9 остатка, дешифратора 10, двухразр дного сумматора 11, первой группы элементов К. 1 второй группы элементов И 13, элемента И 14, элементов ИЛИ iS. Величина остатка задаетс  кодом трехразр дного регистра 9: 000 - остаток длиной четыре пол слова (П04) ; Х01 - остаток длиной три полусл ва (ПОЗ); Х10 - остатрк длиной два полусл ва (пб2); XII - остаток длиной одно полуслова (ПО1) ; 100 - остаток отсутствует (ПОО) X - разр д может принимать любое значение. Формат команд определ етс  двум разр дами кода операции: 01 - команда длиной полуслова; 10- команда длиной слово; 11- команда длиной три полуслоВо врем  начальной выборки коандной информации (по пуску или выполнению, перехода) значение двух младших раЬр эдов регистра 9 остатка устанавливаетс  по управл ющему сигналу 16, .приход щему из блока 1 микропрограммного управлени , и значению разр дов адреса команды, определ ющих количество. выбранных полуслов, и поступающих из регистра 3 коммутации по шинам 17 и 18 через элементы 12 И, ,15 ИЛИ. Старший разр д регистра 9 остатка по сигналу 16 устанавливаетс  в нуль, В дальнейшем при пе)еходе на отработку очередной команды, регистр 9 остатка переключаетс  по управл Еоцему сигналу 19, поступающему из блока 1 микропрограммного управлени  . Переключение заключаетс  в еложенин предыдущего значени  кода двух младших разр дов регистра 9 остатка с Двухразр дным кодом, определ ющим формат команды и поступающим с регистра 4 команд, по шине 20, ; на двухразр дном сумматоре 11. Двухраэ- р дный код суммы через элементы 13 И и 15 ИЛИ заноситс  в два младших разр да регистра 9 остатка. Если в процессе сложени  возникает перенос из старшего разр да, то через эЛемент 14 И старший разр д регистра 9 остатка устанавливаетс  в единицу. Выходы регистра 9 остатка поступают на вход дешифратора 10, гл,е происходит дешифраци  кода в потенциалы , определ ющие величину Ьстатка ПОО, ПО1, ПО2, ПОЗ и RO4. Эти потенциалы поступают в блок 1 микропрограммного управлени  и арифметический блок 8. Размещение текущего адреса ikoMaHды в  чейке местной пам ти, счет . адреса в пpeдeлaxJ двойных слов в арифметическом блоке и применение блока формировани  остатка позвол ет отказатьс  от использовани  счетчика команд и регистра адреса команд, что приводит к уменьшению оборудовани  процессора. Формула изобретени  1, Микропрограммный процессор, содержащий регистр коммутации, первый, адресный вход которого соединен с выходом блока местной пам ти, информационный вход  вл етс  входом устройства, второй адресный вход соединен с выходом арифметического блока, а выход - с первыми входами блока местной пам ти, регистра команд , арифметического блока и с /

   выходом устройства, выход регистра команд соединен с первым входом блока микропрограммного управлени , выход которого соединен с управл ющими входами регистра коммутации, регистра кома}щ, арифметичёскбго блокаИ блока местной пам ти, о тличающийс  тем, что, с целью сокращени  оборудовани , он содержит блок формировани  остатка, причем первый вход блока формирЬвани  остатка соединен с выходом регистра коммутации, второй вход с выходом регистра команд, а управл ющий вход - с выходом блока мглкропрограммного управлени , а выход со вторыми входами блока микропрограммного управлени  и арифметического блока,
2. 2. Процессор ,.по п. 1, о т л ичающийс   тем, что блок формировани  остатка содержит регистр остатка, дешифратор, двухразр дный сумматор, группы элементов И, элементы И и ИЛИ, причем входыдвух млалптих разр дов регистра остатка соединены с выходами первого и второго элемента ИЛИ соответственно, первые входы которых соединены с выходами элементов И первой и второй групп собтветственно, а вторые входы - с выходами элементов И третьей и четвертой групп соответственно, первые входы элементов И первой и второй Групп и вход установки нул  ртаршего разр да регистра остатка

   соединен с соответствующим выходом блока микропрограммнЬго управлени , вторые входы элементов И первый и втоЕюй групп соединены с выходами соответствующих разр дов регистра коммутации, первые входы элементов И третьей и четвертой груп соединены с первым вхсдом элемента И и с соответствующим выходом блока микропрограммного управлени , а вторые входы - с первым и вторым выходами двухразр дного сумматора соответственно, выход переноса которого соединен со вторым входом элемента И, выход которого соединен со входом установки единицы старшего разр да регистра остатка, первый и второй входы двухразр дного сумматора соединены с единичными выходами двух мпадшйх разр дов регистра остатка соответственно , а третий вход - с выходом регистра команд, все выходы регистр остатка соединены с соответствующими входами дешифратора, выходы которого соединены со вторыми входами блока микропрограммного управлени  и арифметического блока.

   Источники информации, прин тые во внимание при экспертизе

   .. Дроздов Е. А. и др. Электронные вычислительные машины единой системы.1976, с. 259 - 261, рис, 7.

   2, Хассон С. Микропрограммное упрг1вление, Мир , 1974, с. 162 п, 61,6, рис. ,8,1 8,6 (прототип)

   Фиг. 2