JPH03218114A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH03218114A JPH03218114A JP2012654A JP1265490A JPH03218114A JP H03218114 A JPH03218114 A JP H03218114A JP 2012654 A JP2012654 A JP 2012654A JP 1265490 A JP1265490 A JP 1265490A JP H03218114 A JPH03218114 A JP H03218114A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- signal
- sampling
- circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 abstract description 37
- 230000006870 function Effects 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 3
- 230000004044 response Effects 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一定時間、保持される信号のノイズ除去回路
に関する。
に関する。
一定時間、保持される情報信号、たとえば中央演算処理
装置（ ＣＰＵ）のアドレス信号やデータ信号の中に雑
音が混入すると、ＣＰＵが誤動作することはよく知られ
ている。そこで、本願出願人は、特願昭６３−９４６１
１号により、保持された情報信号を時分割的に複数回サ
ンプリングして、サンプリングした情報信号のレベルが
一致する個数の多い方の信号を真の情報信号とすること
により雑音の混入した情報信号を除去する回路を提案し
ている。
装置（ ＣＰＵ）のアドレス信号やデータ信号の中に雑
音が混入すると、ＣＰＵが誤動作することはよく知られ
ている。そこで、本願出願人は、特願昭６３−９４６１
１号により、保持された情報信号を時分割的に複数回サ
ンプリングして、サンプリングした情報信号のレベルが
一致する個数の多い方の信号を真の情報信号とすること
により雑音の混入した情報信号を除去する回路を提案し
ている。
この雑音除去回路の向路構成を第５図に示し、各信号の
信号波形を第６図に示す。
信号波形を第６図に示す。
アドレスバスまたはデータパス上の８ビット信号は、ｎ
個のラッチ回路Ｌ．〜Ｌ．により、サンプリングクロッ
クにより同期して異なる時点で保持される．ラッチ回路
Ｌ ＋ ” Ｌ ｚによりサンプリングされた信号は多
数決回路Ｍに入力され、一致する個数の多い方の信号が
出力される。
個のラッチ回路Ｌ．〜Ｌ．により、サンプリングクロッ
クにより同期して異なる時点で保持される．ラッチ回路
Ｌ ＋ ” Ｌ ｚによりサンプリングされた信号は多
数決回路Ｍに入力され、一致する個数の多い方の信号が
出力される。
しかしながら、従来この種のノイズ除去回路においては
、サンプリングクロツクに同期して雑音が混入する場合
、その除去性能が落ちるという点において、なお改良の
余地があった。
、サンプリングクロツクに同期して雑音が混入する場合
、その除去性能が落ちるという点において、なお改良の
余地があった。
そこで、本発明の目的は、このような不具合を解消し、
雑音除去性能が高く、雑音環境の異なる場合でも汎用的
に使用できるノイズ除去回路を提供することにある。
雑音除去性能が高く、雑音環境の異なる場合でも汎用的
に使用できるノイズ除去回路を提供することにある。
このような目的を達成するために、本発明は、一定時間
保持される情報信号を複数回にわたり時分割的にサンプ
リングを行って、サンプリングした信号の中の一致個数
の最も多い信号を、ノイズ除去後の情報信号として出力
するノイズ除去回路において、前記サンプリングした信
号の一致の度合に基き当該サンプリングした信号の中に
ノイズ影響を受けた信号があることを検知するノイズ検
知手段と、該ノイズ検知手段の検知に応じて、前記サン
プリングの周期または／Ｊ５よび個数を可変設定する制
御手段とを具えたことを特徴とする．〔作 用Ｊ 本発明は、サンプリング信号の中にノイズ影響がある信
号があるときには、全てのサンプリング信号が一致しな
いことに着目し、サンプリング信号に対するノイズ影響
を検知したときには、サンプリング周期または／および
個数を可変設定する．このため、サンプリング信号の中
の一部の信号の周期にノイズの発生周期が同期してしま
う場合でも、次回のサンプリングにはサンプリング信号
の中にノイズが混じることはなく、以って、ノイズ除去
性能を向上させることができる．〔実施例〕 以下、図面を参照して本発明実施例を詳細に説明する． 第１図は本発明第１実施例の回路構成を示す。
保持される情報信号を複数回にわたり時分割的にサンプ
リングを行って、サンプリングした信号の中の一致個数
の最も多い信号を、ノイズ除去後の情報信号として出力
するノイズ除去回路において、前記サンプリングした信
号の一致の度合に基き当該サンプリングした信号の中に
ノイズ影響を受けた信号があることを検知するノイズ検
知手段と、該ノイズ検知手段の検知に応じて、前記サン
プリングの周期または／Ｊ５よび個数を可変設定する制
御手段とを具えたことを特徴とする．〔作 用Ｊ 本発明は、サンプリング信号の中にノイズ影響がある信
号があるときには、全てのサンプリング信号が一致しな
いことに着目し、サンプリング信号に対するノイズ影響
を検知したときには、サンプリング周期または／および
個数を可変設定する．このため、サンプリング信号の中
の一部の信号の周期にノイズの発生周期が同期してしま
う場合でも、次回のサンプリングにはサンプリング信号
の中にノイズが混じることはなく、以って、ノイズ除去
性能を向上させることができる．〔実施例〕 以下、図面を参照して本発明実施例を詳細に説明する． 第１図は本発明第１実施例の回路構成を示す。
第１図において、ノイズ除去対象の信号線がシフトレジ
スタ１１０に接続され、シフトレジスタを構成する各ラ
ッチ回路の保持信号が多数決回路１２０に入力される．
本例において、シフトレジスタは３個の信号をサンプリ
ングする． デコーダ（信号解読器）ｌ３０は上記サンプリング信号
のレベル状態を解読し、サンプリング信号の中の信号レ
ベルの組み合わせが下記の組み合わせになったときに、
雑音の有無を示す判定信号を出力する． すなわち、３個のサンプリング信号の組み合わせが、ビ
ット“０，０．１”および“０，１．０”“１，０．０
” ， ”０，１．１ ” ， ”１，０．１″
“１，１．０”のとき雑音の有りの判定信号はレベルオ
ンとなり、その他の信号の組み合わせのとき、すなわち
、“１，１．１”および“０， ０． ０”のときは雑
音無しの判定信号はレベルオフとなる．本実施例では雑
音が発生すると、信号のレベルの組み合わせ状態が変化
するので、そのデコーダ１３０によりサンプリング信号
のレベル変化を検出することにより雑音の発生を検出す
る．したがって、デコーダ１３０がノイズ検知手段とし
て動作する． 雑音有りの判定信号がトグル回路１５０に入力する毎に
トグル回路１５０は第１クロツク発生器１４１および第
２クロック発生器１４２を交互に切換える。トグル回路
１５０が制御手段として動作する．第２クロック発生器
１４２は第１クロック発生器１４１よりも信号発生周期
を長く設定してあり、共にノイズ除去対象の信号の１周
期の間に３個のクロック信号を発生する． このような回路の動作を第２図のタイミングチャートを
参照しながら説明する．なお、内容の理解を容易とする
ため、ノイズ除去の対象の信号を１ビット（オン／オフ
）の信号とする．第２図の波形Ａ（レベルオン）の信号
をノイズ除去回路に入力すると、まず第１クロツク発生
器１４１の第１クロック信号により、第２図のタイミン
グＴ，，Ｔ．，Ｔ．で入力信号がサンプリングされ、そ
のサンプリング信号が３人力多数決回路１２０に入力さ
れる。多数決回路１２０では信号レベルの多数決による
決定を行って、次の周期で波形Ｆのオンのパルス信号を
出力する。
スタ１１０に接続され、シフトレジスタを構成する各ラ
ッチ回路の保持信号が多数決回路１２０に入力される．
本例において、シフトレジスタは３個の信号をサンプリ
ングする． デコーダ（信号解読器）ｌ３０は上記サンプリング信号
のレベル状態を解読し、サンプリング信号の中の信号レ
ベルの組み合わせが下記の組み合わせになったときに、
雑音の有無を示す判定信号を出力する． すなわち、３個のサンプリング信号の組み合わせが、ビ
ット“０，０．１”および“０，１．０”“１，０．０
” ， ”０，１．１ ” ， ”１，０．１″
“１，１．０”のとき雑音の有りの判定信号はレベルオ
ンとなり、その他の信号の組み合わせのとき、すなわち
、“１，１．１”および“０， ０． ０”のときは雑
音無しの判定信号はレベルオフとなる．本実施例では雑
音が発生すると、信号のレベルの組み合わせ状態が変化
するので、そのデコーダ１３０によりサンプリング信号
のレベル変化を検出することにより雑音の発生を検出す
る．したがって、デコーダ１３０がノイズ検知手段とし
て動作する． 雑音有りの判定信号がトグル回路１５０に入力する毎に
トグル回路１５０は第１クロツク発生器１４１および第
２クロック発生器１４２を交互に切換える。トグル回路
１５０が制御手段として動作する．第２クロック発生器
１４２は第１クロック発生器１４１よりも信号発生周期
を長く設定してあり、共にノイズ除去対象の信号の１周
期の間に３個のクロック信号を発生する． このような回路の動作を第２図のタイミングチャートを
参照しながら説明する．なお、内容の理解を容易とする
ため、ノイズ除去の対象の信号を１ビット（オン／オフ
）の信号とする．第２図の波形Ａ（レベルオン）の信号
をノイズ除去回路に入力すると、まず第１クロツク発生
器１４１の第１クロック信号により、第２図のタイミン
グＴ，，Ｔ．，Ｔ．で入力信号がサンプリングされ、そ
のサンプリング信号が３人力多数決回路１２０に入力さ
れる。多数決回路１２０では信号レベルの多数決による
決定を行って、次の周期で波形Ｆのオンのパルス信号を
出力する。
タイミングＴ３で入力信号に雑音が混入し、サンプリン
グ信号がレベル“オフ“となった場合、サンプリング信
号の組み合わせは“１，１，０”となるので、デコーダ
１３０により雑音の混入が検出され、オンの雑音有りの
判定信号がトグル回路１５０に出力される。
グ信号がレベル“オフ“となった場合、サンプリング信
号の組み合わせは“１，１，０”となるので、デコーダ
１３０により雑音の混入が検出され、オンの雑音有りの
判定信号がトグル回路１５０に出力される。
この結果、第２クロック発生器１４２が能動状態となり
、次の周期のシフトレジスタ１１０のサンプリングは第
２クロックにより行なわれる．このため、次の周期で第
２図の波形Ａのような同一位置に雑音が混入した信号を
ノイズ除去回路に入力した場合でも、サンプリングのタ
イミングが第１クロックとは異なるので、多数決回路に
入力されるサンプリング信号はノイズ影響を受けない信
号となる。
、次の周期のシフトレジスタ１１０のサンプリングは第
２クロックにより行なわれる．このため、次の周期で第
２図の波形Ａのような同一位置に雑音が混入した信号を
ノイズ除去回路に入力した場合でも、サンプリングのタ
イミングが第１クロックとは異なるので、多数決回路に
入力されるサンプリング信号はノイズ影響を受けない信
号となる。
また、第２クロック信号を用いて、サンプリングを行い
、サンプリング信号に雑音の混入がデコーダ１３０によ
り検出された場合は、上述と同様の手順でサンプリング
クロックが第２クロックから第１クロックに切換えられ
る。
、サンプリング信号に雑音の混入がデコーダ１３０によ
り検出された場合は、上述と同様の手順でサンプリング
クロックが第２クロックから第１クロックに切換えられ
る。
本実施例の他に次の応用例が挙げられる．ｌ）本実施例
は、サンプリングの個数を３個とする例を示しているが
サンプリング個数が多数、たとえば５個とする場合、ク
ロック発生器の個数を増やし、信号の多数決の結果に応
じて、所望のクロック発生器を選択する。
は、サンプリングの個数を３個とする例を示しているが
サンプリング個数が多数、たとえば５個とする場合、ク
ロック発生器の個数を増やし、信号の多数決の結果に応
じて、所望のクロック発生器を選択する。
例えば、一致するサンプリング信号の個数の比率が４：
１，３：２にそれぞれ対応させて，クロック発生器をデ
コーダ１３０により択一的に選択してもよい。
１，３：２にそれぞれ対応させて，クロック発生器をデ
コーダ１３０により択一的に選択してもよい。
また、比率が３：２のときのみクロック発生器を切換え
てもよいことは勿論である。
てもよいことは勿論である。
２）本実施例では雑音の検出毎にクロック発生回路を切
換えているが、一定回数、連続的に雑音発生を計数した
ときクロック発生回路を切換えるようにしてもよい。こ
の場合は、上記一定回数を計数したときにカウントアッ
プ信号を発生し、初期値に戻るカウンタによりデコーダ
１３０の雑音有り信号を計数し、雑音無し信号により上
記カウンタをリセットする。またカウンタのカウントア
ップ信号をトグル回路１５０に入力することにより上述
の機能を達成することができる。
換えているが、一定回数、連続的に雑音発生を計数した
ときクロック発生回路を切換えるようにしてもよい。こ
の場合は、上記一定回数を計数したときにカウントアッ
プ信号を発生し、初期値に戻るカウンタによりデコーダ
１３０の雑音有り信号を計数し、雑音無し信号により上
記カウンタをリセットする。またカウンタのカウントア
ップ信号をトグル回路１５０に入力することにより上述
の機能を達成することができる。
３）本実施例では雑音の混入を検知できるので、デコー
ダ１３０の雑音有り信号により、警報ランプを点灯させ
てもよい。
ダ１３０の雑音有り信号により、警報ランプを点灯させ
てもよい。
第１実施例はサンプリング信号に雑音が混入したことを
検出したときは、サンプリング周期を可変設定するよう
にした例であるが、第２実施例は、雑音の検出に応じて
、サンプリング個数を可変設定するようにした例である
。
検出したときは、サンプリング周期を可変設定するよう
にした例であるが、第２実施例は、雑音の検出に応じて
、サンプリング個数を可変設定するようにした例である
。
この機能を実現するための回路構成を第３図に示す。
第３図に示す回路はサンプリング個数を５個と３個とに
切換え使用する例であり、多数決回路，雑音検出用デコ
ーダ，クロツク発生器に、それぞれサンプリング個数と
対応する回路を用意している。また、サンプリング回路
の信号のラッチ回路は５個用意し、切換え用論理回路２
４３により、サンプリング個数に応じて、所定のラッチ
回路が能動状態となる。
切換え使用する例であり、多数決回路，雑音検出用デコ
ーダ，クロツク発生器に、それぞれサンプリング個数と
対応する回路を用意している。また、サンプリング回路
の信号のラッチ回路は５個用意し、切換え用論理回路２
４３により、サンプリング個数に応じて、所定のラッチ
回路が能動状態となる。
このような回路構成において、初期状態としてはサンプ
リング個数は“３”に設定され、第１〜第３ラッチ回路
２１１〜２１３が第２クロック発生器２４２の第２クロ
ック信号によりサンプリングを行う．サンプリングされ
た信号は、３人力多数決回路２２２により、ノイズ除去
が行なわれる。
リング個数は“３”に設定され、第１〜第３ラッチ回路
２１１〜２１３が第２クロック発生器２４２の第２クロ
ック信号によりサンプリングを行う．サンプリングされ
た信号は、３人力多数決回路２２２により、ノイズ除去
が行なわれる。
サンプリング信号の中にノイズが混入していることが第
２デコーダ２３２により検出されると、切換え用論理回
路２４３は、サンプリング個数を“５”とするための切
換え信号をサンプリング部２１０，多数決判定部２２０
，雑音検知部２３０，制御部２４０内のクロック発生器
に送信する． この結果、第４図に示すように、第２クロック信号の発
生時に入力信号にノイズが混入していても、その発生タ
イミングと第１クロック信号の発生周期が異なるので、
サンプリング信号にノイズが混じる確率が低下する。
２デコーダ２３２により検出されると、切換え用論理回
路２４３は、サンプリング個数を“５”とするための切
換え信号をサンプリング部２１０，多数決判定部２２０
，雑音検知部２３０，制御部２４０内のクロック発生器
に送信する． この結果、第４図に示すように、第２クロック信号の発
生時に入力信号にノイズが混入していても、その発生タ
イミングと第１クロック信号の発生周期が異なるので、
サンプリング信号にノイズが混じる確率が低下する。
〔発明の効果Ｊ
以上、説明したように、本発明においてはノイズの発生
タイミングに対する学習機能を有するので、ノイズの発
生タイミングをかわすようにノイズ除去対象の信号のサ
ンプリングが行なわれる。
タイミングに対する学習機能を有するので、ノイズの発
生タイミングをかわすようにノイズ除去対象の信号のサ
ンプリングが行なわれる。
このため、サンプリング信号の一致の多数決判定におい
て、多数部の個数、小数部の個数が近接する場合におい
てはその差が広がり、より確実にノイズを除去できるよ
うになる。
て、多数部の個数、小数部の個数が近接する場合におい
てはその差が広がり、より確実にノイズを除去できるよ
うになる。
また、ノイズの発生する環境が異なる場所でノイズ除去
回路を汎用的に使用することが可能となるという効果も
得られる。
回路を汎用的に使用することが可能となるという効果も
得られる。
第１図は本発明第１実施例の回路構成を示すブロック図
、 第２図は本発明第１実施例の信号発生タイミングを示す
タイミングチャート、 第３図は本発明第２実施例の回路構成を示すブロック図
、 第４図は本発明第２実施例の信号発生タイミングを示す
タイミングチャート、 第５図は従来例の回路構成を示すブロック図、第６図は
従来例の信号茜生タイミングを示すタイミングチャート
である。
、 第２図は本発明第１実施例の信号発生タイミングを示す
タイミングチャート、 第３図は本発明第２実施例の回路構成を示すブロック図
、 第４図は本発明第２実施例の信号発生タイミングを示す
タイミングチャート、 第５図は従来例の回路構成を示すブロック図、第６図は
従来例の信号茜生タイミングを示すタイミングチャート
である。
Claims (1)
- 【特許請求の範囲】 一定時間保持される情報信号を複数回にわたり時分割的
にサンプリングを行って、サンプリングした信号の中の
一致個数の最も多い信号を、ノイズ除去後の情報信号と
して出力するノイズ除去回路において、 前記サンプリングした信号の一致の度合に基き当該サン
プリングした信号の中にノイズ影響を受けた信号がある
ことを検知するノイズ検知手段と、 該ノイズ検知手段の検知に応じて、前記サンプリングの
周期または／および個数を可変設定する制御手段とを具
えたことを特徴とするノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012654A JP2707778B2 (ja) | 1990-01-24 | 1990-01-24 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012654A JP2707778B2 (ja) | 1990-01-24 | 1990-01-24 | ノイズ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03218114A true JPH03218114A (ja) | 1991-09-25 |
| JP2707778B2 JP2707778B2 (ja) | 1998-02-04 |
Family
ID=11811350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012654A Expired - Lifetime JP2707778B2 (ja) | 1990-01-24 | 1990-01-24 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707778B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012150643A (ja) * | 2011-01-19 | 2012-08-09 | Yokogawa Denshikiki Co Ltd | 信号処理装置 |
| JP2012165209A (ja) * | 2011-02-07 | 2012-08-30 | Tokyo Metropolitan Univ | フリップフロップ装置 |
| WO2013008666A1 (ja) * | 2011-07-08 | 2013-01-17 | オリンパスメディカルシステムズ株式会社 | 撮像装置 |
| WO2019102785A1 (ja) * | 2017-11-24 | 2019-05-31 | オムロン株式会社 | デジタルノイズフィルタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029015A (ja) * | 1983-07-27 | 1985-02-14 | Matsushita Electric Ind Co Ltd | デジタル積分回路 |
| JPS60125014A (ja) * | 1983-12-08 | 1985-07-04 | メカトロン・システムズ・インコ−ポレ−テツド | 交流電気信号中に存在するノイズを消去する方法および装置 |
| JPS61214842A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu General Ltd | 文字多重放送におけるデ−タサンプリング変換回路 |
-
1990
- 1990-01-24 JP JP2012654A patent/JP2707778B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029015A (ja) * | 1983-07-27 | 1985-02-14 | Matsushita Electric Ind Co Ltd | デジタル積分回路 |
| JPS60125014A (ja) * | 1983-12-08 | 1985-07-04 | メカトロン・システムズ・インコ−ポレ−テツド | 交流電気信号中に存在するノイズを消去する方法および装置 |
| JPS61214842A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu General Ltd | 文字多重放送におけるデ−タサンプリング変換回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012150643A (ja) * | 2011-01-19 | 2012-08-09 | Yokogawa Denshikiki Co Ltd | 信号処理装置 |
| JP2012165209A (ja) * | 2011-02-07 | 2012-08-30 | Tokyo Metropolitan Univ | フリップフロップ装置 |
| WO2013008666A1 (ja) * | 2011-07-08 | 2013-01-17 | オリンパスメディカルシステムズ株式会社 | 撮像装置 |
| WO2019102785A1 (ja) * | 2017-11-24 | 2019-05-31 | オムロン株式会社 | デジタルノイズフィルタ |
| JP2019097075A (ja) * | 2017-11-24 | 2019-06-20 | オムロン株式会社 | デジタルノイズフィルタ |
| CN111066247A (zh) * | 2017-11-24 | 2020-04-24 | 欧姆龙株式会社 | 数字噪声滤波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707778B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03218114A (ja) | ノイズ除去回路 | |
| US5701299A (en) | Method of and apparatus for switching multi-slot time division signals | |
| JP2006333148A (ja) | タッチセンサ回路 | |
| JPH0212299A (ja) | 音場効果自動制御装置 | |
| JPH04280507A (ja) | ディジタルノイズ消去方式 | |
| JP3538163B2 (ja) | 非同期パルス信号取り込み回路 | |
| JPH08307405A (ja) | フレーム同期検出装置 | |
| SU1234973A1 (ru) | Устройство дл декодировани кода Манчестера | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| SU1415230A2 (ru) | Устройство дл обнаружени границ слов | |
| JP2871253B2 (ja) | スキュー補正機能をもつタイミング発生器 | |
| JP2000188526A (ja) | データラッチ回路 | |
| KR20000009469A (ko) | 타이머 회로 | |
| SU1621155A1 (ru) | Устройство дл подавлени дребезга контактов @ выключателей | |
| KR100273246B1 (ko) | 스테이트머신에러수정장치 | |
| JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
| JPH04354220A (ja) | スタートビット検出回路 | |
| JPH06274378A (ja) | Ｃｐｕの暴走検知方法 | |
| JPH01280914A (ja) | 多閾値入力回路 | |
| JPS5935222A (ja) | 切替回路 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPH06180987A (ja) | デコーダ回路 | |
| JPH0575562A (ja) | ポインタ処理装置 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH10104018A (ja) | ロータリエンコーダのチャタリング防止装置およびチャタリング防止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |