JP2012150643A

JP2012150643A - 信号処理装置

Info

Publication number: JP2012150643A
Application number: JP2011008701A
Authority: JP
Inventors: Takashi Niinuma; 崇新沼
Original assignee: Yokogawa Denshikiki Co Ltd
Current assignee: Yokogawa Denshikiki Co Ltd
Priority date: 2011-01-19
Filing date: 2011-01-19
Publication date: 2012-08-09
Anticipated expiration: 2031-01-19
Also published as: JP5620284B2

Abstract

【課題】従来よりもノイズに妨害されることなく入力信号から値を読み取る。
【解決手段】信号処理装置Ａは、外部からデジタル信号ｄｓを受信する入力端子１と、異なる複数のサンプリング周期を合わせてデジタル信号ｄｓの値を読み取る入力信号読み取り部５とを具備する。
【選択図】図１

Description

本発明は、信号処理装置に関する。

ＣＰＵ（Central Processing Unit）やＦＰＧＡ（Field Programmable Gate Array）などによって構成されるマイクロコンピュータデバイスは、スイッチなどの単純な入力装置から入力されるデジタル信号を所定のサンプリング周期で読み取り、読み取った値が所定回数連続して同じ値である場合に、当該値を有効値であると判断する。例えば、読み取った値が５回連続して同じ値である場合に有効値と判断する処理であれば、「０」が５回連続して入力された場合に、読み取った値「０」を有効値と判断する。

しかしながら、上記従来技術では、デジタル信号のサンプリング周期が一定であるので、このサンプリング周期と同じ周期またはその倍数の周期のノイズが入り込んだ場合に、読み取り間違いが頻発する可能性が高い。また、一定周期のノイズが長期にわたって入り込む可能性の高い環境では、常にデジタル信号から正しい値を読み取ることができない可能性がある。特に、昨今では、マイクロコンピュータデバイスの低電圧化が進んでいるので、従来よりもノイズの影響を受け易くなっている。

本発明は、上述した事情に鑑みてなされたものであり、従来よりもノイズに妨害されることなく入力信号から値を読み取ることを目的とする。

上記目的を達成するために、本発明では、信号処理装置に係る第１の解決手段として、外部から入力信号を受信する入力端子と、異なる複数のサンプリング周期を合わせて前記入力信号の値を読み取る読み取り手段とを具備するという手段を採用する。

本発明では、信号処理装置に係る第２の解決手段として、上記第１の解決手段において前記入力端子は、前記入力信号としてデジタル信号を受信し、前記読み取り手段において読み取られた値（読み取り値）が第１の所定回数連続して同じ値であった場合には、当該読み取り値が有効値であると判断し、当該読み取り値が前記第１の所定回数連続して同じ値でなかった場合には、当該読み取り値が前記第１の所定回数の内第２の所定回数同じ値であれば、当該読み取り値が有効値であると判断する有効値判断部を具備するという手段を採用する。

本発明では、信号処理装置に係る第３の解決手段として、上記第１または第２の解決手段において、前記複数のサンプリング周期は、異なる素数に対応した時間であるという手段を採用する。

本発明によれば、複数のサンプリング周期を合わせて入力信号の値を読み取ることで、一定周期のノイズが入り込む環境であったとしても、当該ノイズの周期と異なるサンプリング周期での読み取りでは、ノイズの影響を受けていない正しい値を読み取ることができるので、従来の１つのサンプリング周期で読み取る場合よりもノイズに妨害されることなく入力信号から正しい値を読み取ることができる。

本発明の実施形態に係る信号処理装置Ａの機能ブロック図である。本発明の実施形態に係る信号処理装置Ａの動作を示すフローチャートである。本発明の実施形態に係る信号処理装置Ａの読み取り結果の一例を示す図である。

以下、図面を参照して、本発明の実施形態について説明する。
本実施形態に係る信号処理装置Ａは、スイッチなどの単純な入力装置Ｂから入力されるデジタル信号（入力信号）ｄｓの値を読み取り、読み取った値に基づいて所定処理を実行するものあり、図１に示すように、入力端子１、発振回路２、第１の読み取りタイミング生成部３、第２の読み取りタイミング生成部４、入力信号読み取り部５及び有効値判断部６を備える。なお、発振回路２、第１の読み取りタイミング生成部３、第２の読み取りタイミング生成部４及び入力信号読み取り部５は、本実施形態における読み取り手段を構成する。

入力端子１は、外部装置である入力装置Ｂに接続する接続端子であり、入力装置Ｂから入力信号としてデジタル信号ｄｓを受信し、当該デジタル信号ｄｓを入力信号読み取り部５に出力する。
発振回路２は、水晶振動子やセラミック振動子などの振動子を有し、当該振動子の周期的な振動に基づいて基準クロック信号ｂｓを生成して、第１の読み取りタイミング生成部３及び第２の読み取りタイミング生成部４に出力する。ここで、基準クロック信号ｂｓの周期は、後述の第１の読み取りタイミング信号ｔｓ１及び第２の読み取りタイミング信号ｔｓ２に比べて十分低い値（例えば１／１０００）に設定されている。

第１の読み取りタイミング生成部３は、基準クロック信号ｂｓを被計測クロックとするカウンタを有し、当該カウンタで基準クロック信号ｂｓの周期をカウントすることにより基準クロック信号ｂｓを第１の分周比で分周し、これによって第１のサンプリング周期を有する第１の読み取りタイミング信号ｔｓ１を生成し、入力信号読み取り部５に出力する。

第２の読み取りタイミング生成部４は、基準クロック信号ｂｓを被計測クロックとするカウンタを有し、当該カウンタで基準クロック信号ｂｓの周期をカウントすることにより基準クロック信号ｂｓを第２の分周比で分周し、これによって第２のサンプリング周期を有する第２の読み取りタイミング信号ｔｓ２を生成し、入力信号読み取り部５に出力する。

入力信号読み取り部５は、第１の読み取りタイミング生成部３から入力された第１の読み取りタイミング信号ｔｓ１により示される第１のサンプリング周期で、入力端子１から入力されたデジタル信号ｄｓの値を読み取り、読み取った値（読み取り値）を有効値判断部６に出力する。

また、入力信号読み取り部５は、第２の読み取りタイミング生成部４から入力された第２の読み取りタイミング信号ｔｓ２により示される第２のサンプリング周期で、入力端子１から入力されたデジタル信号ｄｓの値を読み取り、読み取り値を有効値判断部６に出力する。

有効値判断部６は、入力信号読み取り部５から入力される読み取り値に基づいて有効値を判断する。有効値判断部６は、半導体デバイス等のハードウェアのみによって処理を実行する回路であってもよいし、またＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）から構成され、上記ＲＯＭに記憶された演算プログラムに基づいて処理を実行するソフトウェアを用いた回路であってもよい。なお、有効値判断部６が実行する処理については、以下の信号処理装置Ａの動作説明の中で詳細に説明する。

次に、上記構成の本実施形態に係る信号処理装置Ａの動作について図２を参照して説明する。
信号処理装置Ａにおいて、発振回路２は、信号処理装置Ａの起動開始時から常に、基準クロック信号ｂｓを生成し、第１の読み取りタイミング生成部３及び第２の読み取りタイミング生成部４に出力する。そして、第１の読み取りタイミング生成部３は、基準クロック信号ｂｓを基準に第１の読み取りタイミング信号ｔｓ１を生成し、入力信号読み取り部５に出力する。また、第２の読み取りタイミング生成部４は、発振回路２から入力される基準クロック信号ｂｓを基準に第２の読み取りタイミング信号ｔｓ２を生成、入力信号読み取り部５に出力する。

入力信号読み取り部５は、第１の読み取りタイミング信号ｔｓ１によって示される第１のサンプリング周期と第２の読み取りタイミング信号ｔｓ２によって示される第２のサンプリング周期とのいずれかの読み取りタイミングになったか否か判定し（ステップＳ１）、ステップＳ１において『ＮＯ』と判定した場合、すなわち読み取りタイミングになっていない場合には、読み取りタイミングになるまで待機する。また、入力信号読み取り部５は、ステップＳ１において『ＹＥＳ』と判定した場合には、入力装置Ｂから入力端子１を介して入力されたデジタル信号ｄｓの値を読み取り、読み取り値を有効値判断部６に出力する（ステップＳ２）。

例えば、図３に示すように、第１のサンプリング周期を１７ｍ秒とするとともに、第２のサンプリング周期を２９ｍ秒とする。このように、２種類のサンプリング周期によりデジタル信号ｄｓの値を読み取ることで、読み取りタイミングに不規則性を持たせることができる。第１のサンプリング周期及び第２のサンプリング周期のいずれか一方の周期と同じ、半分または倍数の周期を有するノイズが入り込んだとしても、ノイズの周期と異なるサンプリング周期の読み取りでは、ノイズの影響を受けていない正しい値を読み取ることができる。

また、図３に示すように、第１のサンプリング周期を１７ｍ秒とするとともに、第２のサンプリング周期を２９ｍ秒とした場合、すなわち、それぞれのサンプリング周期を、異なる素数に対応した時間にした場合には、第１のサンプリング周期及び第２のサンプリング周期の両方の読み取りが、一定周期のノイズにより読み取り間違いが発生する可能性が低減される。

例えば、図３に示すように、第１のサンプリング周期の倍数の周期のノイズｎ１が信号処理装置Ａに入り込んだ場合には、デジタル信号ｄｓの「１」の読み取りに３回成功し、「０」の読み取りに３回成功する。また、図３に示すように、第２のサンプリング周期の半分の周期のノイズｎ２が信号処理装置Ａに入り込んだ場合には、デジタル信号ｄｓの「１」の読み取りに３回成功し、「０」の読み取りに３回成功する。

しかし、第１のサンプリング周期を１０ｍ秒とするとともに、第２のサンプリング周期を５ｍ秒とした場合には、周期が５ｍ秒のノイズによって常に第１のサンプリング周期及び第２のサンプリング周期の両方の読み取りタイミングで読み取りが発生する。つまり、第１のサンプリング周期及び第２のサンプリング周期のいずれか一方の周期が、他方の周期の倍数になるような場合には、一定周期のノイズにより読み取り間違いが発生する可能性が上がる。このことから、信号処理装置Ａは、第１のサンプリング周期及び第２のサンプリング周期を異なる素数に対応した時間にすることで、一定周期のノイズによる読み取り間違いを低減する。

図２に戻り、有効値判断部６は、入力信号読み取り部５から入力される読み取り値に基づいて有効値を判断する（ステップＳ３）。つまり、有効値判断部６は、入力信号読み取り部５における第１のサンプリング周期及び第２のサンプリング周期の読み取り値が第１の所定回数連続して同じ値であった場合には、当該読み取り値が有効値であると判断し、当該読み取り値が第１の所定回数連続して同じ値でなかった場合には、当該読み取り値が第１の所定回数の内第２の所定回数同じ値であれば、当該読み取り値が有効値であると判断する。

例えば、有効値判断部６は、図３に示すように読み取り値「１」が５回（第１の所定回数）連続して同じ値であった場合に、当該読み取り値「１」が有効値であると判断し、その後読み取り値「０」が５回連続して同じ値であった場合に、当該読み取り値「０」が有効値であると判断する。

また、有効値判断部６は、図３に示すように、ノイズｎ１やノイズｎ２が入り込むことにより読み取り値「１」が５回連続して同じ値でなかった場合に、５回の内３回（第２の所定回数）同じ値「１」であれば、当該読み取り値「１」が有効値であると判断し、その後読み取り値「０」が５回連続して同じ値でなかった場合に、５回の内３回同じ値「０」であれば、当該読み取り値「０」が有効値であると判断する。
信号処理装置Ａは、このように判断した有効値に基づいて所定処理を実行する。

以上のように、本実施形態は、複数のサンプリング周期を合わせてデジタル信号ｄｓの値を読み取ることで、一定周期のノイズが入り込む環境であったとしても、当該ノイズの周期と異なるサンプリング周期での読み取りでは、ノイズの影響を受けていない正しい値を読み取ることができるので、従来の１つのサンプリング周期で読み取る場合よりもノイズに妨害されることなくデジタル信号ｄｓから正しい値を読み取ることができる。

また、本実施形態は、読み取り値が第１の所定回数連続して同じ値でなかった場合には、当該読み取り値が第１の所定回数の内第２の所定回数同じ値であれば、当該読み取り値が有効値であると判断するので、一定周期ノイズが長期にわたって入り込むことで第１の所定回数連続して読み取り値が同じ値にならずに、有効値の更新が停止してしまうことを回避できる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形が考えられる。
（１）上記実施形態は、２種類の第１のサンプリング周期及び第２のサンプリング周期を基準にデジタル信号ｄｓの値を読み取ったが、サンプリング周期は２種類に限定されずに、３種類以上のサンプリング周期を合わせてデジタル信号の値を読み取るようにしてもよい。

（２）上記実施形態は、入力装置Ｂから入力されたデジタル信号ｄｓの値を複数種類のサンプリング周期を基準に読み取ったが本発明はこれに限定されない。例えば、入力装置Ｂから入力されたデジタル信号ｄｓの値を複数種類のサンプリング周期を基準に読み取るようにしてもよい。これにより、アナログ信号の読み取りにおけるノイズが原因の読み取り間違いを低減することができる。

Ａ…信号処理装置、１…入力端子、２…発振回路、３…第１の読み取りタイミング生成部、４…第２の読み取りタイミング生成部、５…入力信号読み取り部、６…有効値判断部、ｄｓ…デジタル信号、ｂｓ…基準クロック信号、ｔｓ１…第１の読み取りタイミング信号、ｔｓ２…第２の読み取りタイミング信号、

Claims

外部から入力信号を受信する入力端子と、
異なる複数のサンプリング周期を合わせて前記入力信号の値を読み取る読み取り手段とを具備することを特徴とする信号処理装置。
前記入力端子は、前記入力信号としてデジタル信号を受信し、
前記読み取り手段において読み取られた値（読み取り値）が第１の所定回数連続して同じ値であった場合には、当該読み取り値が有効値であると判断し、当該読み取り値が前記第１の所定回数連続して同じ値でなかった場合には、当該読み取り値が前記第１の所定回数の内第２の所定回数同じ値であれば、当該読み取り値が有効値であると判断する有効値判断部を具備することを特徴とする請求項１に記載の信号処理装置。
前記複数のサンプリング周期は、異なる素数に対応した時間であることを特徴とする請求項１または２に記載の信号処理装置。