TW201907666A - 偵測系統、感測器與微電腦 - Google Patents

偵測系統、感測器與微電腦 Download PDF

Info

Publication number
TW201907666A
TW201907666A TW107115869A TW107115869A TW201907666A TW 201907666 A TW201907666 A TW 201907666A TW 107115869 A TW107115869 A TW 107115869A TW 107115869 A TW107115869 A TW 107115869A TW 201907666 A TW201907666 A TW 201907666A
Authority
TW
Taiwan
Prior art keywords
signal
output
microcomputer
clock signal
sensor
Prior art date
Application number
TW107115869A
Other languages
English (en)
Inventor
芋川直
岡田紀雄
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201907666A publication Critical patent/TW201907666A/zh

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems
    • G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D21/00—Measuring or testing not otherwise provided for
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C17/00—Arrangements for transmitting signals characterised by the use of a wireless electrical link
    • G08C17/02—Arrangements for transmitting signals characterised by the use of a wireless electrical link using a radio link
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1285—Synchronous circular sampling, i.e. using undersampling of periodic input signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本發明旨在基於自微電腦輸入的時脈信號而校正感測器之時脈信號的頻率。一種偵測系統包含一感測器及一微電腦。該感測器係配置為能夠輸出取樣資料，該取樣資料係藉由在基於時脈信號而取樣的類比信號上執行類比/數位轉換所產生。該微電腦產生一時脈信號並將該時脈信號輸出至該感測器、且自該感測器讀出該取樣資料。該感測器基於該時脈信號而校正該時脈信號的頻率。

Description

偵測系統、感測器與微電腦
本發明係關於偵測系統、感測器與微電腦。
近年來，自各種感測器取得資料、並對所取得的資料進行處理的偵測系統已受到應用。已被提出的一範例為處理從複數感測器取得的資料的感測器系統(日本之未經審查的專利公開案第2015-228171號)。
在此系統中，在控制器、第一感測器、及第二感測器之間執行資料通訊。在此範例中，控制器之第一輸入端與第一感測器之輸入/輸出端係彼此相連接。控制器之第二輸入端與第二感測器之輸入/輸出端係彼此相連接。第一感測器之輸入/輸出端與第二感測器之輸入/輸出端係彼此相連接。第二感測器接收第一感測器信號、並輸出第二感測器信號以響應被輸入的第一感測器信號，該第二感測器信號包含第二同步信號及基於串列的第二同步信號的第二感測器資料。因此，在此系統中，來自至少二或更多感測器的資料輸出變成在一個週期中所取得之該等感測器的資料輸出，且此可藉由簡易的感測器系統及簡易的感測器而達成。
然而，在前述構造中，雖然可使資料從感測器輸出的時序與彼此同步，但取樣資料的時序可能不相同。在此情況下，在感測器將指示偵測結果的類比信號轉換為數位信號之後，感測器將資料輸出。在此情況下，依據時脈信號而執行類比/數位轉換，該時脈信號係作為取樣時序的參考。因此，為了以高準確度使在複數感測器取樣資料的時序同步，必須維持用於各別感測器的時脈信號之頻率的準確度。然而，感測器之各者通常並不包含具有高準確度的晶體振盪電路等，因為此會導致功率消耗增加及成本增加。因此，通常使用諸如環式振盪器的簡單振盪電路。然而，在簡單振盪電路中存在頻率易於變動的問題。
透過說明書的敘述及附圖，其他問題及新穎特徵會係清楚明白的。
依據一實施例，一種偵測系統包含：一感測器，其係配置為能夠輸出取樣資料，該取樣資料係藉由在一類比信號上執行類比/數位轉換而產生，該類比信號係基於第一時脈信號而加以取樣；以及一微電腦，其係配置以產生第二時脈信號並將該第二時脈信號輸出至該感測器、且自該感測器讀出該取樣資料，其中該感測器基於該第二時脈信號而校正該第一時脈信號的頻率。
依據一實施例，一感測器係配置為能夠輸出取樣資料，該取樣資料係藉由在一類比信號上執行類比/數位轉換而產生，該類比信號係基於第一時脈信號而加以取樣，其中該第一時脈信號的頻率係基於由微電腦所產生的第二時脈信號而加以校正，並且藉由微電腦將該取樣資料讀出。
依據一實施例，一微電腦係配置以產生第二時脈信號並將該第二時脈信號輸出至一感測器，該感測器係配置為能夠輸出取樣資料，該取樣資料係藉由在一類比信號上執行類比/數位轉換而產生，該類比信號係基於第一時脈信號而加以取樣，該微電腦係進一步配置為能夠自該感測器讀出該取樣資料，其中該第一時脈信號的頻率係基於該第二時脈信號而藉由該感測器加以校正。
依據一實施例，可能基於來自該微電腦的時脈信號輸入而校正該感測器的時脈信號的頻率。
本揭示內容之特定實施例將參照圖式而於下文中說明。在圖式中，相同的元件係以相同的參考符號表示，且為了清楚說明，必要時將避免反覆描述。 第一實施例
在下文中，將參照圖式以說明本揭示內容之實施例。圖1為概要顯示依據第一實施例的偵測系統100的基本構造的圖式。圖2為概要顯示依據第一實施例的偵測系統100的構造的圖式。
偵測系統100包含感測器1及微電腦2。感測器1及微電腦2可與彼此進行資料通訊。可藉由有線通訊或無線通訊以執行感測器1與微電腦2之間的資料通訊。感測器1係配置為能夠偵測：例如，諸如壓力量或加速度量之物理量、並將偵測結果儲存於內部記憶體。微電腦2係以如下方式配置：能夠自感測器1讀出指示偵測結果的資料、並控制感測器1的操作。
首先，將說明感測器1。感測器1包含通訊單元11、偵測器12、振盪器13、類比/數位(A/D)轉換器14、記憶體15、以及頻率校正器16。通訊單元11、振盪器13、類比/數位(A/D)轉換器14、記憶體15、以及頻率校正器16組成信號處理器1A，該信號處理器1A為在來自偵測器12的類比信號上執行A/D轉換的A/D轉換單元。
通訊單元11(此單元亦被稱為第一輸入/輸出介面)為用於執行與微電腦2的資料通訊的輸入/輸出設備。
偵測器12偵測諸如壓力量或加速度量的預定物理量、並將偵測結果輸出為類比信號AS。
振盪器13藉由振盪操作而產生時脈信號CLK1、並將所產生之信號輸出至A/D轉換器14。在此實施例中，振盪器13具有相對簡單的構造、且係由例如環式振盪器所形成。在此情況下，振盪器13具有以下特性：振盪頻率易於因隨時間變化及環境變化而變動。因此，為了將時脈信號CLK1的頻率維持於預定數值，振盪器13係配置為能夠依據由頻率校正器16所輸入的控制信號CON而調整時脈信號CLK1的頻率。
A/D轉換器14基於自振盪器13接收的時脈信號CLK1而在所取樣的類比信號AS上執行類比/數位轉換(A/D轉換)、並將轉換之後的數位信號輸出為取樣資料SD。
記憶體15包含儲存由A/D轉換器14所相繼輸出的取樣資料SD的功能。依據來自微電腦2的資料讀取要求REQ，記憶體15將儲存於其中的取樣資料SD經由通訊單元11而輸出至微電腦2。記憶體15可為例如FIFO(先進先出記憶體)。
頻率校正器16接收自微電腦2經由通訊單元11而輸入的時脈信號CLK2、並將基於時脈信號CLK2的控制信號CON輸出至振盪器13。振盪器13基於控制信號CON而校正時脈信號CLK1的頻率、並輸出時脈信號CLK1。校正時脈信號CLK1的頻率之操作細節將於之後說明。
接著，將說明微電腦2。如上所述，微電腦2係配置為能夠讀取來自感測器1的取樣資料SD。微電腦2包含通訊單元21及時脈信號產生器22。微電腦2更包含CPU及記憶體，但並未將其顯示於圖式中。
通訊單元21(此單元亦被稱為第二輸入/輸出介面)為用以執行與感測器1的資料通訊的輸入/輸出設備。
時脈信號產生器22包含例如振盪電路、且基於振盪操作而輸出時脈信號CLK2，該時脈信號CLK2係用於微電腦2中所設置之元件的處理。時脈信號CLK2亦與例如讀取要求REQ一同經由通訊單元21被輸出至感測器1。如上所述，經輸入至感測器1的時脈信號CLK2係用於頻率校正器16中的校正處理。
圖3顯示操作時序的一範例。感測器1在時間T1時取樣由偵測器12輸出的信號(類比信號AS)、藉由A/D轉換器14將該信號轉換為數位信號(取樣資料SD)、然後將經轉換之信號儲存於記憶體15中。藉由相似方式，感測器1在時間T2時取樣由偵測器12輸出的信號(類比信號AS)、藉由A/D轉換器14將該信號轉換為數位信號(取樣資料SD)、然後將經轉換之信號儲存於記憶體15中。接著，在微電腦2的模式於時間T3由休眠模式變換為主動模式之後，微電腦2將時脈信號CLK2及讀取要求REQ輸出至感測器1。一旦接收讀取要求REQ，感測器1立即將儲存於記憶體15中的時間T1及T2時的取樣資料SD經由通訊單元11而輸出至微電腦。在時間T4時，微電腦2進入休眠模式。藉由相似方式，當微電腦2於時間T8進入主動模式時，將時間T5、T6、及T7時的取樣資料SD由感測器1輸出。
在此實施例中，時脈信號產生器22包含振盪電路，該振盪電路能夠以高準確度穩定時脈信號CLK2的頻率(例如，以高準確度調整的晶體振盪電路或晶載(on-chip)振盪電路)，且時脈信號產生器22係以如下方式所配置：其具有比振盪器13之頻率穩定度高的頻率穩定度。
再者，微電腦2具有以下功能：基於時脈信號CLK2而將自感測器1相繼讀出的複數段取樣資料SD以時間序列排列、並對該等資料加以分析。
接著，將說明用以校正時脈信號CLK1的處理。圖4為更加詳盡顯示依據第一實施例的感測器1的構造的圖式。如圖4所示，頻率校正器16包含分頻器161、頻率/電壓轉換器162、頻率/電壓轉換器163、比較器164、差動放大器165、電壓保持單元(電壓保持電路)166、以及開關167。
時脈信號CLK2係經由通訊單元11而自微電腦2輸入至分頻器161。分頻器161將時脈信號CLK2的頻率除以預定比率n。亦即，當時脈信號CLK2的頻率以f表示時，分頻器161輸出具有f/n之頻率的經分頻之信號CLKD。
頻率/電壓轉換器162(此轉換器亦被稱為第一頻率/電壓轉換器)將由振盪器13輸出的時脈信號CLK1轉換為電壓信號V1(此信號亦被稱為第一信號)。圖5顯示頻率/電壓轉換器162之構造的一範例。時脈信號CLKIN(此信號對應於CLK1)被輸入至時序控制電路33。時序控制電路33基於時脈信號CLKIN而產生充電信號CHR及放電信號DCHR。以如下方式設置開關34：其容許定電流電路32與電容器36之間的電傳導、且藉由充電信號CHR以將開關34控制為導通或不導通。以如下方式設置開關35：其可連接電容器36與接地電位、且藉由放電信號DCHR以將開關35控制為導通或不導通。因此，依據時脈信號CLKIN，藉由來自定電流電路32的電流輸出而將電荷充於電容器36中、以及將儲存於電容器36中的電荷放電，藉以將依據時脈信號CLKIN之頻率的電壓VOUT(此信號對應於電壓信號V1)輸出。
頻率/電壓轉換器163(此轉換器亦被稱為第二頻率/電壓轉換器)將經分頻信號CLKD的頻率轉換為電壓信號V2(此信號亦被稱為第二信號)。頻率/電壓轉換器163係以相似於圖5所示之頻率/電壓轉換器162所配置的方式而配置。
比較器164將電壓信號V2與預定電壓Vth作比較、並將信號Vc(其為比較結果)輸出至電壓保持電路166及開關167以作為開關信號。
將電壓信號V1輸入至差動放大器165的一輸入，而將電壓信號V2輸入至差動放大器165的另一輸入。例如，在此實施例中，將電壓信號V2輸入至差動放大器165的反相輸入，而將電壓信號V1輸入至差動放大器165的非反相輸入。接著差動放大器165輸出一輸出電壓Vd，該輸出電壓Vd指示電壓信號V1與電壓信號V2之間的差分電壓。
電壓保持電路166依據信號Vc而保持差動放大器165的輸出電壓Vd。圖6顯示電壓保持電路之構造的一範例。藉由信號Vc以將開關42控制為導通或不導通。當開關42係在ON狀態時，輸出電壓Vd被施加於電容器43。當開關42係在OFF狀態時，將輸出電壓Vd的電壓數值保持於電容器43中。藉由使用操作性放大器41的電壓隨耦電路而將經保持的電壓數值輸出為電壓Vh。
開關167連接振盪器13之控制端、差動放大器165之輸出端之一者、及依據信號Vc的電壓保持電路166之輸出端。圖7顯示振盪器13之構造的一範例。振盪器13係由環式振盪器所構成，其中n (n為正奇數)個反向電路INV_1至INV_n係以環形連接。電源供應電壓係由電壓控制器供應至反向電路之各者。藉由控制信號CON以控制由電壓控制電路31所供應的電壓數值，其造成各反向電路的延遲量改變，藉以控制自振盪器13輸出的時脈信號CLK1的頻率。
如上所述，微電腦2的時脈信號產生器22並非與感測器1同步操作。因此，時脈信號CLK1的頻率變動，而不受制於時脈信號CLK2。此外，如上所述，時脈信號CLK1的頻率傾向於相對容易變動。因此，為了保證微電腦2之資料的時間序列處理的準確度，需基於時脈信號CLK2而將時脈信號CLK1的頻率維持於預定數值。當從微電腦2接收的時脈信號CLK2的振盪頻率無法預先由感測器1得知時，可將用於通訊的時脈之頻率資訊由微電腦2傳送至感測器1。可在適當時序執行頻率資訊之傳送。
在以下敘述中，將說明校正時脈信號CLK1的頻率之操作。 [1. 當時脈信號CLK2被輸入至感測器1時]
當時脈信號CLK2被輸入至感測器1時，頻率/電壓轉換器163輸出電壓信號V2，該電壓信號V2指示經分頻信號CLKD的頻率。
將輸入至比較器164的預定電壓Vth設定為一數值，其使得：在時脈信號CLK2被輸入時，電壓信號V2變為大於電壓Vth。因此，在此情況下，比較器164輸出例如HIGH以作為信號Vc。
當信號Vc為HIGH時，開關167使振盪器13之控制端與差動放大器165之輸出端連接。再者，在差動放大器165中，將指示時脈信號CLK1的頻率的電壓信號V1與指示經分頻信號CLKD的頻率的電壓信號V2作比較、並將作為該兩者間之差分電壓的輸出電壓Vd輸出以作為控制信號CON。
振盪器13依據控制信號CON的數值而提高或降低欲輸出之時脈信號CLK1的頻率，因此可使時脈信號CLK1的頻率與經分頻信號CLKD的頻率一致。 [2. 當時脈信號CLK2停止輸入至感測器1時]
當時脈信號CLK2停止輸入至感測器1時，指示經分頻信號CLKD的頻率的電壓信號V2變為例如「0」。
因此，電壓信號V2變為小於電壓Vth。於是，比較器164輸出例如LOW以作為信號Vc。
當信號Vc為LOW時，電壓保持電路166保持由差動放大器165所輸出的控制信號CON(亦即，輸出電壓Vd)。
開關167使振盪器13之控制端與電壓保持電路166之輸出端連接。因此，由電壓保持電路166所保持之具有定電壓Vh的控制信號CON被輸入至振盪器13。於是，使振盪器13中校正時脈信號CLK1的頻率之操作中斷。 [3. 當時脈信號CLK2再次被輸入至感測器1時]
在此情況下，如上所述，使振盪器13中校正時脈信號CLK1的頻率之操作重啟。
接著，將說明校正時脈信號CLK1之操作的範例。 [範例1：當感測器1意外進入休眠模式時]
感測器1可能進入休眠模式俾例如抑制功率消耗。在此情況下，為了使微電腦2自感測器1讀出資料，啟動感測器1並校正時脈信號CLK1。
圖8為顯示在感測器1意外進入休眠模式時的恢復操作的圖式。 步驟S11
感測器1意外進入休眠模式。 步驟S12
微電腦2將欲讀取儲存於記憶體15中的資料之讀取要求REQ傳送至感測器1。 步驟S13
微電腦2判定是否已存在來自感測器1之對於讀取要求的回應。 步驟S14
當沒有來自感測器1之對於讀取命令的回應時，微電腦2將啟動命令傳送至感測器1。 步驟S15
自從微電腦2傳送啟動命令，在經過預定時段之後，該處理回到步驟S12。 步驟S16
當存在來自感測器1之對於讀取命令的回應時，微電腦2將時脈信號CLK2傳送至感測器1。感測器1參照時脈信號CLK2並執行校正時脈信號CLK1之操作。因此，將時脈信號CLK1之頻率校正為期望數值。 步驟S17
微電腦2自感測器1讀出預定的取樣資料SD。 [範例2：當微電腦2意外進入休眠模式時]
微電腦2可能進入休眠模式俾例如抑制功率消耗。在此情況下，當微電腦2自休眠模式恢復時，需校正時脈信號CLK1。
圖9為顯示在微電腦2意外進入休眠模式時的恢復操作的圖式。 步驟S21
微電腦(MCU)2意外進入休眠模式。 步驟S22
微電腦(MCU)2自休眠模式恢復。 步驟S23
微電腦2將讀取要求REQ傳送至感測器1並輸出時脈信號CLK2。感測器1參照時脈信號CLK2並執行校正時脈信號CLK1之操作。因此，將時脈信號CLK1的頻率校正為期望數值。 步驟S24
微電腦2自感測器1讀出預定的取樣資料SD。
如上所討論，依據此構造，即使當來自感測器1的振盪器13的時脈信號CLK1的頻率係變動的，可基於由微電腦2所供應的時脈信號CLK2而將時脈信號CLK1的頻率校正為適當數值。
再者，當微電腦2自具有相似於感測器1構造之構造的複數感測器讀出資料時，為了使各感測器的資料取樣同步，各感測器之時脈信號CLK1的各頻率需為相同的。另一方面，在此構造中，微電腦2將時脈信號CLK2輸出至感測器之各者，且感測器之各者能夠校正各時脈信號CLK1。因此，可輕易校正各感測器之時脈信號CLK1。
再者，微電腦2可藉由輸出例如必要的信號至感測器1而設定取樣頻率及時脈信號CLK1的頻率。例如，微電腦2設定感測器1中的取樣頻率及時脈信號CLK1的頻率，因此感測器1得以設定時脈信號CLK2的分頻比率。顯然地，微電腦2可設定感測器1中的時脈信號CLK2的分頻比率本身。 第二實施例
將說明依據第二實施例的偵測系統100。圖10為概要顯示依據第二實施例的偵測系統200之構造的圖式。偵測系統200具有將依據第一實施例之偵測系統100之微電腦2替換為微電腦3的構造。偵測系統200係配置為用於以下者的系統：基於用以計算取樣到資料的時間的資訊、以及微電腦3從感測器1接收到的資訊，而計算資料的取樣時間。再者，偵測系統200的操作時序係相似於圖3所示的操作時序。
除了微電腦2中所包含的元件，微電腦3還包含一操作單元(操作電路)23。操作電路23可由邏輯電路所組成。再者，可藉由以CPU(未顯示)執行的程式而實現操作電路23。
在此實施例中，記憶體15儲存由A/D轉換器14所輸出的取樣資料SD、並依據來自微電腦3的要求REQ而經由通訊單元11將下列各者輸出：欲輸出之取樣資料SD、以及串列資料SER，該串列資料SER為指示在取樣資料SD重置之後取樣到資料的時序的資訊。
在圖10中，舉例而言，重置之後的第一取樣資料係以SD1表示、重置之後的第一串列資料係以SER1表示、重置之後的第二取樣資料係以SD2表示、重置之後的第二串列資料係以SER2表示、…、重置之後的第i取樣資料係以SDi表示、以及重置之後的第i串列資料係以SERi表示。
接著，將說明用以計算微電腦3之取樣時間的操作。在啟動偵測系統200之時序、或在一期望時序時，微電腦3可將感測器1之記憶體15的串列資料SER重置。
具體言之，微電腦3輸出重置信號RS。將重置信號RS輸入至記憶體15，且將串列資料SER重置為「0」。之後，每當記憶體15接收取樣資料，其使串列資料SER增量、並將串列資料SER加入取樣資料SD。
當微電腦3接收取樣資料SD及串列資料SER時，操作電路23參照串列資料SER並計算取樣到相應的取樣資料SD的時間。在下文中，將說明計算方法。
如下列的表示式[1]所示，微電腦3將由取樣週期Ps乘以指示取樣次數之串列資料SER的數值N而得的數值加至參考時間Tref，藉以計算取樣時間Ts。參考時間Tref為微電腦3將重置信號RS輸出至感測器1的時間。操作電路23將例如重置信號RS被輸出的時間儲存為參考時間Tref，藉而在必要時得以參照該參考時間Tref。 Ts=Tref+N·Ps [1]
再者，亦可能更加準確地計算取樣時間。例如，存在一延遲時間，其為實際上取樣資料之時序與微電腦3計算取樣時間之時序之間的信號傳輸及信號處理所需。A/D轉換器14中的A/D轉換處理所導致的延遲時間係以TD1表示。此處的A/D轉換處理所導致的延遲時間意指由時脈信號CLK1的上升邊緣或下降邊緣至A/D轉換開始所需的時間。再者，時間同步所需的延遲時間係以TD2表示。時間同步所需的延遲時間TD2為由微電腦3輸出重置信號RS之時間至透過記憶體15的串列資料SER重置完成之時間所需的時間。在此情況下，可藉由下列的表示式[2]計算取樣時間Ts。 Ts=Tref+N·Ps+TD1+TD2 [2]
雖然已在此假設延遲時間TD1及延遲時間TD2，但顯然可視情況加入由另一因素所造成的延遲時間。
再者，關於用於計算之取樣週期及延遲時間的資訊可被儲存於例如微電腦3中所設置的記憶體(未顯示)中。再者，可透過將指示取樣週期的信號由微電腦3的記憶體供應至感測器1，以在感測器1中設定取樣週期。
如上所述，依據此構造，除了校正感測器1之時脈信號CLK1的頻率，微電腦3還能夠基於串列資料SER而計算取樣資料SD的取樣時間。因此可正確地取得取樣資料SD的時間序列。
再者，依據此構造，每當在感測器1中執行取樣時，使串列資料SER增量。因此，當微電腦3自感測器1接收的取樣資料遺漏時，此亦造成串列資料SER的數值遺漏。因此，可輕易偵測沒能取得的取樣資料的存在。在此情況下，例如，微電腦3可再次要求感測器1輸出沒能取得的取樣資料。
當微電腦3自具有相似於感測器1構造之構造的複數感測器讀出資料時，為了將各感測器中同時取樣的取樣資料與微電腦3中的另一者彼此關聯，微電腦3需參照各感測器之取樣資料的取樣時間。另一方面，依據此構造，如上所述，可計算各感測器之取樣資料的取樣時間，藉而可輕易將複數感測器中同時取樣的取樣資料與彼此關聯。
依據此構造，為了計算微電腦3中的取樣時間，將串列資料SER由感測器1輸出至微電腦3。因此，例如，不需要設置輸出指示感測器1中之時間的資料的部件，且指示取樣時間本身的時間資料不需要由感測器1傳輸至微電腦3。因此，此構造在以下方面係有利的：可減小感測器的尺寸、並改善由感測器輸出至微電腦的資料的壓縮率。 第三實施例
將說明依據第三實施例的偵測系統300。圖11為概要顯示依據第三實施例的偵測系統300之構造的圖式。偵測系統300包含複數感測器。偵測系統300包含微電腦2、第一感測器4、及第二感測器5。在此範例中，感測器4及5具有相似於偵測系統100之感測器1構造的構造。微電腦2係相似於偵測系統100之微電腦2。
圖12顯示操作時序之範例。第一感測器4在時間T9及時間T10時將取樣資料SD儲存於記憶體中。第二感測器5在時間T11時將取樣資料儲存於記憶體中。接著，在微電腦2於時間T12由休眠模式進入主動模式之後，將時脈信號CLK2及讀取要求REQ輸出至第一感測器4。一旦接收讀取要求REQ，第一感測器4立即將時間T9及時間T10時的取樣資料SD輸出至微電腦2。再者，將時脈信號CLK2及讀取要求REQ輸出至第二感測器5。一旦接收讀取要求REQ，第二感測器5立即將時間T11時的取樣資料SD輸出至微電腦2。接著，微電腦2在時間T13時進入休眠模式。
偵測系統300為例如用以取得和處理生物資訊的系統。例如，感測器4為脈波感測器，其偵測生物脈波、並將偵測結果輸出為取樣資料SD4。例如，感測器5為心電圖感測器，其偵測生物體的心電圖、並將偵測結果輸出為取樣資料SD5。基於取樣資料SD4及取樣資料SD5，微電腦2透過心電圖之峰值與脈波之峰值之間的相位差而估計脈波的傳播速度。
因此，為了確保脈波的傳播速度之估計準確度，由感測器所取樣的資料的時間準確度變得至關重要。另一方面，依據此構造，可藉由相似於偵測系統100中之方式的方式校正感測器4及5的時脈頻率，藉而可提高取樣資料的處理準確度。
在此實施例中，可將微電腦2替換為依據第二實施例的微電腦3。在此情況下，可計算從複數感測器接收的取樣資料之取樣時間，藉而可更確實地且更準確地比較複數段的時間序列資料。 第四實施例
將說明依據第四實施例的偵測系統400。圖13為概要顯示依據第四實施例的偵測系統400之構造的圖式。偵測系統400包含複數偵測器12_0至12_n (n為等於或大於1的整數)、信號處理器6A、及微電腦2。由於微電腦2相似於第一實施例所述之微電腦2，故其說明將被省略。
偵測器12_0至12_n可全部具有相同型式、或可包含不同型式的偵測器。將由偵測器12_0至12_n所輸出的類比信號AS0至ASn輸入至信號處理器6A。
信號處理器6A包含通訊單元11、振盪器13、A/D轉換器14、記憶體15、頻率校正器16、以及多工器17。在此範例中，將通訊單元11、振盪器13、A/D轉換器14、記憶體15、頻率校正器16、以及多工器17組成A/D轉換單元，俾在類比信號AS0至ASn上執行A/D轉換，該等類比信號AS0至ASn係由偵測器12_0至12_n所輸出的信號。由於通訊單元11、振盪器13、A/D轉換器14、記憶體15、頻率校正器16相似於第一實施例的該等元件，故其說明將被省略。
多工器17係配置以接收由偵測器12_0至12_n所輸出的類比信號AS0至ASn、並將類比信號AS0至ASn之任一者輸出至A/D轉換器14。在此情況下，多工器17可接收例如時脈信號CLK1、並基於時脈信號CLK1而在類比信號AS0至ASn之間切換欲輸出之信號。
多工器17可包含欲輸入至多工器17之信號的取樣及保持功能。在此情況下，多工器17能夠輸出藉由取樣類比信號AS0至ASn所取得的信號而同時視情況將其切換。再者，可在例如偵測器12_0至12_n之各者與多工器17之間設置由類比開關及電容器所組成的取樣及保持電路。在此情況下，可同時打開/關掉類比開關，因此對於由偵測器12_0至12_n所輸出的類比信號AS0至ASn之取樣時序，各偵測器不會產生時間差。可例如基於時脈信號CLK1而判定取樣類比信號AS0至ASn的時序。
由於偵測系統400的其他操作相似於依據第一實施例的偵測系統100的該等操作，故其說明將被省略。
在此範例中，偵測器12_0至12_n及信號處理器6A係與彼此實體上分開的。然而，應理解，偵測器12_0至12_n及信號處理器6A整體組成感測器6，該感測器6係對應於依據前述實施例的感測器。換言之，可將偵測器設置為信號處理器的外部元件。藉由將偵測器與信號處理器實體上分開，可在複數偵測器之間選擇偵測器、或可依據應用而將一偵測器替換為另一者，因此可改善偵測系統之構造的靈活性。
雖然已將來自偵測器12_0至12_n的類比信號AS0至ASn描述為將其輸入至圖13中的多工器17，但可設置複數A/D轉換器以取代多工器17。圖14為概要顯示偵測系統401之構造的圖式，該偵測系統401為依據第四實施例的偵測系統400的修改範例。如圖14所示，偵測系統401所包含的構造中，將偵測系統400之信號處理器6A替換為信號處理器7A。信號處理器7A所包含的構造中，將信號處理器6A的A/D轉換器14及多工器17替換為A/D轉換器14_0至14_n。
A/D轉換器14_0至14_n各別取樣類比信號AS0至ASn、將類比信號AS0至ASn轉換成數位信號(取樣資料SD0至SDn)、並且接著將數位信號(取樣資料SD0至SDn)輸出至記憶體15。在此情況下，A/D轉換器14_0至14_n之其中僅一者基於由振盪器13所供應的時脈信號CLK1而選擇性地輸出取樣資料。接著，依據時脈信號CLK1而切換輸出取樣資料的A/D轉換器，因此記憶體15得以選擇性地接收由A/D轉換器14_0至14_n所輸出的取樣資料SD0至SDn之其中一者、並相繼地儲存所接收的取樣資料。
由於偵測系統401的其他操作相似於依據第一實施例的偵測系統100的該等操作，故其說明將被省略。
在此情況下，同樣地，偵測器12_0至12_n係與信號處理器7A實體上分開。然而，應理解，偵測器12_0至12_n及信號處理器7A整體組成感測器7，該感測器7係對應於依據前述實施例的感測器。換言之，可將偵測器設置為信號處理器的外部元件。藉由將偵測器與信號處理器實體上分開，可在複數偵測器之間選擇偵測器、或可將一偵測器替換為另一者，因此可改善偵測系統之構造的靈活性。
根據前述討論，依據此構造，即使在設置複數偵測器時，可相似於第一實施例而將取樣資料由信號處理器輸出至微電腦，以回應來自微電腦的要求。
雖然已在上文將偵測系統400描述為依據第一實施例的偵測系統100的修改範例，但此僅為一範例。顯然地，亦可在依據第二實施例的偵測系統200的感測器中設置複數偵測器及多工器。在第二實施例中，已說明微電腦3之操作電路23利用表示式[2]以考量延遲時間TD1及TD2而計算取樣時間Ts的範例。另一方面，依據此構造，切換欲由多工器輸出之信號所需的時間、或多工器本身中存在的信號延遲等等可被進一步加入作為延遲時間，俾計算取樣時間Ts。
再者，顯然地，亦可在依據第二實施例的偵測系統200的感測器中設置複數偵測器及複數A/D轉換器。
再者，顯然地，可視情況將依據第三實施例的偵測系統300的感測器替換為此實施例中所述之複數偵測器及信號處理器。 第五實施例
將說明依據第五實施例的偵測系統500。圖15為概要顯示依據第五實施例的偵測系統500之構造的圖式。偵測系統500為依據第四實施例的偵測系統400的修改範例，且藉由設置於信號處理器6A之外的振盪器50，將振盪器13所參照的參考時脈CLKR供應至振盪器13。由於偵測系統500的其他構造相似於偵測系統400的該等構造，故其說明將被省略。
依據此構造，振盪器13能夠輸出時脈信號CLK1，其中該時脈信號CLK1的頻率係基於參考時脈CLKR而視情況藉由控制信號CON以如下方式調整：其頻率係與微電腦中的時脈信號CLK2的頻率同步。
在此範例中，偵測器12_0至12_n及信號處理器6A係與彼此實體上分開的。然而，應理解，相似於偵測系統400，偵測器12_0至12_n及信號處理器6A整體組成感測器6，該感測器6係對應於依據前述實施例的感測器。換言之，可將偵測器設置為信號處理器的外部元件。藉由將偵測器與信號處理器實體上分開，可在複數偵測器之間選擇偵測器、或可依據應用而將一偵測器替換為另一者，因此可改善偵測系統之構造的靈活性。
雖然已將偵測系統500描述為依據第四實施例的偵測系統400的修改範例，但此僅為一範例。亦即，亦可將振盪器50設置於依據第四實施例的偵測系統400以外的偵測系統中。 第六實施例
將說明依據第六實施例的偵測系統600。圖16為概要顯示依據第六實施例的偵測系統600之構造的圖式。偵測系統600所包含的構造中，將依據第四實施例的偵測系統400之信號處理器6A替換為微控制單元(MCU)8A，該微控制單元(MCU)8A為信號處理器的一種態樣。由於偵測系統600的其他構造相似於偵測系統400的該等構造，故其說明將被省略。
偵測系統600透過由CPU所執行的計算，以達到偵測系統400之頻率校正器16的頻率校正功能。因此，如圖16所示，在偵測系統600的MCU 8A中，偵測系統400之信號處理器6A的通訊單元11及頻率校正器16係被移除的，而相對地設置了匯流排61及CPU 62。由於振盪器13、A/D轉換器14、記憶體15、以及多工器17相似於偵測系統400的該等元件，故其說明將被省略。
匯流排61係以如下方式配置：可在振盪器13、A/D轉換器14、記憶體15、與CPU 62之間交換位址資訊及資料。
CPU 62係配置為能夠基於由振盪器13輸出的時脈信號CLK1及由微電腦2輸出的時脈信號CLK2，而經由匯流排61將控制信號CON輸出至振盪器13，俾以如下方式控制振盪器13：時脈信號CLK1的頻率係與時脈信號CLK2的頻率同步。
在此範例中，CPU 62能夠接收由振盪器13輸出的時脈信號CLK1及由微電腦2輸出的時脈信號CLK2。接著，CPU 62將時脈信號CLK1與時脈信號CLK2作比較、偵測該等時脈信號的頻率之間的偏差、並基於偵測結果而輸出控制信號CON。振盪器13依據所接收的控制信號CON而視情況調整時脈信號CLK1的頻率。
在此範例中，偵測器12_0至12_n及信號處理器8A係與彼此實體上分開的。然而，應理解，偵測器12_0至12_n及信號處理器8A整體組成感測器8，該感測器8係對應於依據前述實施例的感測器。換言之，可將偵測器設置為信號處理器的外部元件。藉由將偵測器與信號處理器實體上分開，可在複數偵測器之間選擇偵測器、或可依據應用而將一偵測器替換為另一者，因此可改善偵測系統之構造的靈活性。
接著，將說明偵測系統600的修改範例。圖17為概要顯示偵測系統601之構造的圖式，該偵測系統601為依據第六實施例的偵測系統600的修改範例。偵測系統601所包含的構造中，將偵測系統600之MCU 8A替換為MCU 9A，該MCU 9A為信號處理器的一種形式。
除了MCU 8A中所設置的元件，MCU 9A更包含通訊單元71、直接記憶體存取控制器(DMAC)72、唯讀記憶體(ROM)73、以及定時器74。
通訊單元71係連接至匯流排61、且包含相似於上述之通訊單元11功能的功能。
DMAC 72可執行由CPU所執行的資料傳輸、且能夠取代CPU 62而執行例如由記憶體15至通訊單元71的資料傳輸。因此可降低由CPU 62所執行的資料傳輸之負載。由DMAC所實現的資料傳輸並不限於此範例。
ROM 73儲存例如定義CPU 62中之處理的程式、以及用於處理的參數，且必要時CPU 62能夠自ROM 73讀出程式或參數。
定時器74經由匯流排61而接收由振盪器13輸出的時脈信號CLK1。再者，定時器74經由通訊單元71及匯流排61而接收由微電腦2輸出的時脈信號CLK2。定時器74能夠藉由定時器功能而偵測時脈信號CLK1與CLK2的脈寬及頻率。因此，定時器74偵測時脈信號CLK1之頻率相對於時脈信號CLK2之頻率的偏差。CPU 62經由匯流排61而接收資料DET，該資料DET指示由定時器74所偵測的時脈信號CLK1之頻率的偏差，且CPU 62依據資料DET而將控制信號CON輸出至振盪器13，藉而可使時脈信號CLK1之頻率相對於時脈信號CLK2之頻率而同步。
由於偵測系統601的其他構造及操作相似於偵測系統400的該等構造及操作，故其說明將被省略。
在此範例中，偵測器12_0至12_n及信號處理器9A係與彼此實體上分開的。然而，應理解，偵測器12_0至12_n及信號處理器9A整體組成感測器9，該感測器9係對應於依據前述實施例的感測器。換言之，可將偵測器設置為信號處理器的外部元件。藉由將偵測器與信號處理器實體上分開，可在複數偵測器之間選擇偵測器、或可依據應用而將一偵測器替換為另一者，因此可改善偵測系統之構造的靈活性。
依據此構造，取代由電路所組成的頻率校正器16，而運用由CPU或微電腦進行的計算處理，因此，相似於第一至第五實施例，可使時脈信號CLK1之頻率相對於時脈信號CLK2之頻率而同步。
相似於第四實施例，顯然在此實施例中同樣地，切換欲由多工器輸出之信號所需的時間、或多工器本身中存在的信號延遲等等可被進一步加入作為延遲時間，俾計算取樣時間Ts。再者，相似於第五實施例，可藉由設置於信號處理器之外的振盪器，將振盪器13所參照的參考時脈CLKR供應至振盪器13。
再者，相似於偵測系統401，顯然地，亦可將對應於偵測器12_0至12_n的A/D轉換器14_0至14_n設置於MCUs 8A及9A中，以取代A/D轉換器14及多工器17。 其他實施例
應注意，本揭示內容並不限於上述實施例，而可在不偏離本揭示內容之精神的情形下視情況加以變化。雖然已將感測器描述為其在第一至第三實施例中包含偵測器及信號處理器，但偵測系統之構造並不限於此範例。相似於第四至第六實施例，顯然地，偵測器及信號處理器可與彼此實體上分開。換言之，可將偵測器設置為信號處理器的外部元件。藉由將偵測器與信號處理器實體上分開，可在複數偵測器之間選擇偵測器、或可依據應用而將一偵測器替換為另一者，因此可改善偵測系統之構造的靈活性。
前述實施例中，當在感測器或信號處理器與微電腦之間傳送和接收諸如資料、時脈信號、及要求之資訊時，可藉由有線通訊或無線通訊以執行此資訊傳送和接收。
雖然已在第二實施例中描述串列資料SER，然而可不將串列資料SER加入感測器輸出的所有取樣資料SD。可在每當取樣資料SD被輸出達預定次數時，將串列資料SER加入取樣資料SD。例如，每當取樣資料SD被輸出十次時，可將相比於先前的資料輸出而增量「10」的串列資料SER加入。接著，微電腦3將整數倍的取樣週期加入所計算的取樣時間，因此能夠計算未將串列資料SER加入的輸出資料之取樣時間。
前述說明中，在第二實施例中，不僅說明依據第一實施例的時脈信號CLK1之頻率校正，且亦說明基於串列資料SER的資料之取樣時間的計算。然而，第二實施例中所述之基於串列資料SER而計算取樣時間的構造，並未預先假定依據第一實施例而校正時脈信號CLK1之頻率的構造的存在。亦即，缺少依據第一實施例而校正時脈信號CLK1之頻率的構造，並不會抑制包含依據第二實施例而計算取樣時間的構造之偵測系統的成效。
雖然已基於實施例而詳細說明本案發明人所揭示之內容，但顯然地，本揭示內容並不限於已在上文說明的實施例，而可在不偏離本揭示內容之精神的情況下以各種方式加以變化。
雖然已在第一實施例中參照圖4而說明頻率校正器的構造，但此僅為一範例。只要可將相似控制信號輸出至振盪器，則可視情況運用另一構造。
所屬技術領域中具通常知識者可將第一與第二實施例結合為所期望者。
雖然已在上文說明實施例，然而可將前述之偵測系統、感測器、微電腦、及校正偵測系統的方法加以說明如下。
(補充說明1) 一種偵測系統，其包含：一感測器，其係配置為能夠輸出取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣；以及一微電腦，其係配置以產生第二時脈信號並將該第二時脈信號輸出至該感測器、且自該感測器讀出該取樣資料，其中該感測器基於該第二時脈信號而校正該第一時脈信號的頻率。
(補充說明2) 依據補充說明1之偵測系統，其中該感測器包含：一第一輸入/輸出單元(一第一輸入/輸出介面)，其係配置以執行與該微電腦的資料通訊；一偵測器，其係配置以將偵測的結果輸出為該類比信號；一振盪器，其係配置以輸出該第一時脈信號，該第一時脈信號的頻率已基於所供應之控制信號而加以校正；一頻率校正器，其係配置以基於該第二時脈信號而輸出該控制信號，該第二時脈信號係經由該第一輸入/輸出介面而從該微電腦接收；一類比/數位轉換器，其係配置以基於該第一時脈信號而對該類比信號進行取樣、在所取樣的該類比信號上執行類比/數位轉換、並輸出該取樣資料；以及一記憶體，其係配置以儲存該取樣資料，以及該微電腦包含：一時脈信號產生器，其係配置以產生該第二時脈信號；以及一第二輸入/輸出單元(一第二輸入/輸出介面)，其係配置以執行與該感測器的資料通訊。
(補充說明3) 依據補充說明2之偵測系統，其中當該微電腦自該記憶體讀出該取樣資料時，該微電腦輸出該第二時脈信號。
(補充說明4) 依據補充說明2之偵測系統，其中該頻率校正器包含：一分頻器，其係配置以將該第二時脈信號的頻率分頻；一第一頻率/電壓轉換器，其係配置以輸出第一信號，該第一信號指示該第一時脈信號的頻率；一第二頻率/電壓轉換器，其係配置以輸出第二信號，該第二信號指示經該分頻器分頻之信號的頻率；一差動放大器，其係配置以輸出指示該第一信號與該第二信號之間的差分電壓的信號；一比較器，其係配置以將該第二信號與具有預定數值的信號作比較、並輸出指示比較的結果的開關信號；一電壓保持電路，其係配置以依據該開關信號而保持由該差動放大器輸出的該信號的電壓；一開關，其係配置以依據該開關信號而連接該差動放大器的輸出、及該電壓保持電路之輸出其中一者、與該振盪器，該振盪器係連接至該差動放大器的該輸出，其使得由該差動放大器輸出的該信號的電壓被輸入至該振盪器以作為該控制信號，以及該振盪器係連接至該電壓保持電路的該輸出，其使得由該電壓保持電路所保持的該電壓被輸入至該振盪器以作為該控制信號。
(補充說明5) 依據補充說明4之偵測系統，其中當該第二時脈信號從該微電腦輸入時，該開關使該振盪器與該差動放大器的該輸出相連接，以及當該第二時脈信號未從該微電腦輸入時，該開關使該振盪器與該電壓保持電路的該輸出相連接。
(補充說明6) 依據補充說明2之偵測系統，其中該微電腦能夠將一重置信號輸出至該感測器，依據來自該微電腦的讀取要求，該記憶體將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示接收該重置信號之後該資料之取樣的次數，並且該微電腦更包含一操作電路，該操作電路係配置以基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
(補充說明7) 依據補充說明6之偵測系統，其中該操作電路將所接收的該串列資料之數值乘以該取樣週期而得的數值加至該參考時間，俾計算該取樣時間。
(補充說明8) 依據補充說明7之偵測系統，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係由該操作電路輸出該重置信號時至該串列資料被重置時的時間。
(補充說明9) 依據補充說明7之偵測系統，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係基於該第一時脈信號而將該類比信號轉換為該取樣資料所需的時間。
(補充說明10) 依據補充說明6之偵測系統，其中每當該微電腦要求讀取時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明11) 依據補充說明6之偵測系統，其中每當該微電腦要求讀取達預定次數時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明12) 依據補充說明6之偵測系統，其包含複數感測器，其中該偵測系統基於經計算之該取樣時間，將由該複數感測器所同時取樣的取樣資料彼此互相關聯起來。
(補充說明13) 一種感測器，其係配置為能夠輸出取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣，其中該感測器基於由一微電腦所產生的第二時脈信號而校正該第一時脈信號的頻率，以及藉由該微電腦將該取樣資料讀出。
(補充說明14) 依據補充說明13之感測器，其包含：一第一輸入/輸出介面，其係配置以執行與該微電腦的資料通訊；一偵測器，其係配置以將偵測的結果輸出為該類比信號；一振盪器，其係配置以輸出該第一時脈信號，該第一時脈信號的頻率已基於所供應之控制信號而加以校正；一頻率校正器，其係配置以基於該第二時脈信號而輸出該控制信號，該第二時脈信號係經由該第一輸入/輸出介面而從該微電腦接收；一類比/數位轉換器，其係配置以基於該第一時脈信號而對該類比信號進行取樣、在所取樣的該類比信號上執行類比/數位轉換、並輸出該取樣資料；以及一記憶體，其係配置以儲存該取樣資料。
(補充說明15) 依據補充說明14之感測器，其中該微電腦包含：一時脈信號產生器，其係配置以產生該第二時脈信號；以及一第二輸入/輸出介面，其係配置以執行與該感測器的資料通訊。
(補充說明16) 依據補充說明14之感測器，其中當該微電腦自該記憶體讀出該取樣資料時，該微電腦輸出該第二時脈信號。
(補充說明17) 依據補充說明14之感測器，其中該頻率校正器包含：一分頻器，其係配置以將該第二時脈信號的頻率分頻；一第一頻率/電壓轉換器，其係配置以輸出第一信號，該第一信號指示該第一時脈信號的頻率；一第二頻率/電壓轉換器，其係配置以輸出第二信號，該第二信號指示經該分頻器分頻之信號的頻率；一差動放大器，其係配置以輸出指示該第一信號與該第二信號之間的差分電壓的信號；一比較器，其係配置以將該第二信號與具有預定數值的信號作比較、並輸出指示比較的結果的開關信號；一電壓保持電路，其係配置以依據該開關信號而保持由該差動放大器輸出的該信號的電壓；以及一開關，其係配置以依據該開關信號而連接該差動放大器的輸出、及該電壓保持電路之輸出其中一者、與該振盪器，其中該振盪器係連接至該差動放大器的該輸出，其使得由該差動放大器輸出的該信號的電壓被輸入至該振盪器以作為該控制信號，以及該振盪器係連接至該電壓保持電路的該輸出，其使得由該電壓保持電路所保持的該電壓被輸入至該振盪器以作為該控制信號。
(補充說明18) 依據補充說明17之感測器，其中當該第二時脈信號從該微電腦輸入時，該開關使該振盪器與該差動放大器的該輸出相連接，以及當該第二時脈信號未從該微電腦輸入時，該開關使該振盪器與該電壓保持電路的該輸出相連接。
(補充說明19) 依據補充說明14之感測器，其中該微電腦能夠將一重置信號輸出至該感測器，依據來自該微電腦的讀取要求，該記憶體將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示在接收該重置信號之後該資料之取樣的次數，以及該微電腦更包含一操作電路，該操作電路係配置以基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
(補充說明20) 依據補充說明19之感測器，其中該操作電路將所接收的該串列資料之數值乘以該取樣週期而得的數值加至該參考時間，俾計算該取樣時間。
(補充說明21) 依據補充說明20之感測器，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係由該操作電路輸出該重置信號時至該串列資料被重置時的時間。
(補充說明22) 依據補充說明20之感測器，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係基於該第一時脈信號而將該類比信號轉換為該取樣資料所需的時間。
(補充說明23) 依據補充說明19之感測器，其中每當該微電腦要求讀取時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明24) 依據補充說明19之感測器，其中每當該微電腦要求讀取達預定次數時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明25) 依據補充說明19之感測器，其中該偵測系統基於經計算之該取樣時間，將由複數感測器所同時取樣的取樣資料彼此互相關聯起來。
(補充說明26) 一種微電腦，其係配置以產生第二時脈信號並將該第二時脈信號輸出至一感測器，該感測器係配置為能夠輸出取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣，該微電腦係進一步配置為能夠自該感測器讀出該取樣資料，其中該第一時脈信號的頻率係基於該第二時脈信號而藉由該感測器加以校正。
(補充說明27) 依據補充說明26之微電腦，其包含：一時脈信號產生器，其係配置以產生該第二時脈信號；以及一第二輸入/輸出介面，其係配置以執行與該感測器的資料通訊。
(補充說明28) 依據補充說明26之微電腦，其中該感測器包含：一第一輸入/輸出介面，其係配置以執行與該微電腦的資料通訊；一偵測器，其係配置以將偵測的結果輸出為該類比信號；一振盪器，其係配置以輸出該第一時脈信號，該第一時脈信號的頻率已基於所供應之控制信號而加以校正；一頻率校正器，其係配置以基於該第二時脈信號而輸出該控制信號，該第二時脈信號係經由該第一輸入/輸出介面而從該微電腦接收；一類比/數位轉換器，其係配置以基於該第一時脈信號而對該類比信號進行取樣、在所取樣的該類比信號上執行類比/數位轉換、並輸出該取樣資料；以及一記憶體，其係配置以儲存該取樣資料。
(補充說明29) 依據補充說明28之微電腦，其中當該微電腦自該記憶體讀出該取樣資料時，該微電腦輸出該第二時脈信號。
(補充說明30) 依據補充說明28之微電腦，其中該頻率校正器包含：一分頻器，其係配置以將該第二時脈信號的頻率分頻；一第一頻率/電壓轉換器，其係配置以輸出第一信號，該第一信號指示該第一時脈信號的頻率；一第二頻率/電壓轉換器，其係配置以輸出第二信號，該第二信號指示經該分頻器分頻之信號的頻率；一差動放大器，其係配置以輸出指示該第一信號與該第二信號之間的差分電壓的信號；一比較器，其係配置以將該第二信號與具有預定數值的信號作比較、並輸出指示比較的結果的開關信號；一電壓保持電路，其係配置以依據該開關信號而保持由該差動放大器輸出的該信號的電壓；以及一開關，其係配置以依據該開關信號而連接該差動放大器的輸出、及該電壓保持電路之輸出其中一者、與該振盪器，其中該振盪器係連接至該差動放大器的該輸出，其使得由該差動放大器輸出的該信號的電壓被輸入至該振盪器以作為該控制信號，並且該振盪器係連接至該電壓保持電路的該輸出，其使得由該電壓保持電路所保持的該電壓被輸入至該振盪器以作為該控制信號。
(補充說明31) 依據補充說明30之微電腦，其中當該第二時脈信號從該微電腦輸入時，該開關使該振盪器與該差動放大器的該輸出相連接，以及當該第二時脈信號未從該微電腦輸入時，該開關使該振盪器與該電壓保持電路的該輸出相連接。
(補充說明32) 依據補充說明28之微電腦，其中該微電腦能夠將一重置信號輸出至該感測器，依據來自該微電腦的讀取要求，該記憶體將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示接收該重置信號之後該資料之取樣的次數，以及該微電腦更包含一操作電路，該操作電路係配置以基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
(補充說明33) 依據補充說明32之微電腦，其中該操作電路將所接收的該串列資料之數值乘以該取樣週期而得的數值加至該參考時間，俾計算該取樣時間。
(補充說明34) 依據補充說明33之微電腦，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係由該操作電路輸出該重置信號時至該串列資料被重置時的時間。
(補充說明35) 依據補充說明33之微電腦，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係基於該第一時脈信號而將該類比信號轉換為該取樣資料所需的時間。
(補充說明36) 依據補充說明32之微電腦，其中每當該微電腦要求讀取時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明37) 依據補充說明32之微電腦，其中每當該微電腦要求讀取達預定次數時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明38) 依據補充說明32之微電腦，其包含複數感測器，其中該微電腦基於經計算之該取樣時間，將由該複數感測器所同時取樣的取樣資料彼此互相關聯起來。
(補充說明39) 依據補充說明28之微電腦，其中當該微電腦自該感測器讀出該取樣資料時，該微電腦輸出該第二時脈信號。
(補充說明40) 依據補充說明28之微電腦，其中該微電腦能將一重置信號輸出至該感測器，依據來自該微電腦的讀取要求，該感測器將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示在接收該重置信號之後該資料之取樣的次數，以及該微電腦更包含一操作電路，該操作電路係配置以基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
(補充說明41) 一種校正偵測系統的方法，其包含：產生一第二時脈信號；將該第二時脈信號自一微電腦輸出至一感測器，該微電腦自該感測器將取樣資料讀出，且該感測器係配置為能夠輸出該取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣，並使該感測器基於該第二時脈信號而校正該第一時脈信號的頻率。
(補充說明42) 依據補充說明41之校正偵測系統的方法，其中該感測器包含：一第一輸入/輸出介面，其係配置以執行與該微電腦的資料通訊；一偵測器，其係配置以將偵測的結果輸出為該類比信號；一振盪器，其係配置以輸出該第一時脈信號，該第一時脈信號的頻率已基於所供應之控制信號而加以校正；一頻率校正器，其係配置以基於該第二時脈信號而輸出該控制信號，該第二時脈信號係經由該第一輸入/輸出介面而從該微電腦接收；一類比/數位轉換器，其係配置以基於該第一時脈信號而對該類比信號進行取樣、在所取樣的該類比信號上執行類比/數位轉換、並輸出該取樣資料；以及一記憶體，其係配置以儲存該取樣資料，其中該微電腦包含：一時脈信號產生器，其係配置以產生該第二時脈信號；以及一第二輸入/輸出介面，其係配置以執行與該感測器的資料通訊。
(補充說明43) 依據補充說明42之校正偵測系統的方法，其包含當該微電腦自該記憶體讀出該取樣資料時，使該微電腦輸出該第二時脈信號。
(補充說明44) 依據補充說明42之校正偵測系統的方法，其中該頻率校正器包含：一分頻器，其係配置以將該第二時脈信號的頻率分頻；一第一頻率/電壓轉換器，其係配置以輸出第一信號，該第一信號指示該第一時脈信號的頻率；一第二頻率/電壓轉換器，其係配置以輸出第二信號，該第二信號指示經該分頻器分頻之信號的頻率；一差動放大器，其係配置以輸出指示該第一信號與該第二信號之間的差分電壓的信號；一比較器，其係配置以將該第二信號與具有預定數值的信號作比較、並輸出指示比較的結果的開關信號；一電壓保持電路，其係配置以依據該開關信號而保持由該差動放大器輸出的該信號的電壓；以及一開關，其係配置以依據該開關信號而連接該差動放大器的輸出、及該電壓保持電路之輸出其中一者、與該振盪器，其中該振盪器係連接至該差動放大器的該輸出，其使得由該差動放大器輸出的該信號的電壓被輸入至該振盪器以作為該控制信號，並且該振盪器係連接至該電壓保持電路的該輸出，其使得由該電壓保持電路所保持的該電壓被輸入至該振盪器以作為該控制信號。
(補充說明45) 依據補充說明44之校正偵測系統的方法，其包含：當該第二時脈信號從該微電腦輸入時，該開關使該振盪器與該差動放大器的該輸出相連接，以及當該第二時脈信號未從該微電腦輸入時，該開關使該振盪器與該電壓保持電路的該輸出相連接。
(補充說明46) 依據補充說明44之校正偵測系統的方法，其中該微電腦能夠將一重置信號輸出至該感測器，依據來自該微電腦的讀取要求，該方法使該記憶體將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示在接收該重置信號之後該資料之取樣的次數，且該方法使該微電腦基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
(補充說明47) 依據補充說明46之校正偵測系統的方法，其包含將所接收的該串列資料之數值乘以該取樣週期而得的數值加至該參考時間，俾計算該取樣時間。
(補充說明48) 依據補充說明47之校正偵測系統的方法，其包含進一步將延遲時間加入俾計算該取樣時間，該延遲時間係由該重置信號被輸出時至該串列資料被重置時的時間。
(補充說明49) 依據補充說明47之校正偵測系統的方法，其包含進一步將延遲時間加入俾計算該取樣時間，該延遲時間係基於該第一時脈信號而將該類比信號轉換為該取樣資料所需的時間。
(補充說明50) 依據補充說明46之校正偵測系統的方法，其中每當該微電腦要求讀取時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明51) 依據補充說明46之校正偵測系統的方法，其中每當該微電腦要求讀取達預定次數時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
(補充說明52) 依據補充說明46之校正偵測系統的方法，其中設置複數感測器，並且基於經計算之該取樣時間，將由該複數感測器所同時取樣的取樣資料彼此互相關聯起來。
雖然已藉由若干實施例說明本發明，但熟習本項技藝者將會明白：在隨附之申請專利範圍的精神及範疇內，可藉由許多修改以實行本發明，且本發明並不限於上述之範例。
此外，申請專利範圍的範疇並非由上述實施例所限制。
再者，應注意，即使之後在申請期間進行修正，申請人之意圖為包含所有的申請專利範圍之技術特徵的均等物。
1‧‧‧感測器
100‧‧‧偵測系統
11‧‧‧通訊單元
12‧‧‧偵測器
13‧‧‧振盪器
14‧‧‧類比/數位(A/D)轉換器
15‧‧‧記憶體
16‧‧‧頻率校正器
161‧‧‧分頻器
162‧‧‧頻率/電壓轉換器
163‧‧‧頻率/電壓轉換器
164‧‧‧比較器
165‧‧‧差動放大器
166‧‧‧電壓保持單元(電壓保持電路)
167‧‧‧開關
17‧‧‧多工器
1A‧‧‧信號處理器
2‧‧‧微電腦
200‧‧‧偵測系統
21‧‧‧通訊單元
22‧‧‧時脈信號產生器
23‧‧‧操作單元(操作電路)
3‧‧‧微電腦
300‧‧‧偵測系統
31‧‧‧電壓控制電路
32‧‧‧定電流電路
33‧‧‧時序控制電路
34‧‧‧開關
35‧‧‧開關
36‧‧‧電容器
4‧‧‧第一感測器
400‧‧‧偵測系統
401‧‧‧偵測系統
41‧‧‧操作性放大器
42‧‧‧開關
43‧‧‧電容器
5‧‧‧第二感測器
50‧‧‧振盪器
500‧‧‧偵測系統
6‧‧‧感測器
600‧‧‧偵測系統
601‧‧‧偵測系統
61‧‧‧匯流排
62‧‧‧CPU
6A‧‧‧信號處理器
7‧‧‧感測器
71‧‧‧通訊單元
72‧‧‧直接記憶體存取控制器(DMAC)
73‧‧‧唯讀記憶體(ROM)
74‧‧‧定時器
7A‧‧‧信號處理器
8‧‧‧感測器
8A‧‧‧微控制單元(MCU)
9‧‧‧感測器
9A‧‧‧微控制單元(MCU)
CHR‧‧‧充電信號
DCHR‧‧‧放電信號
CLK1‧‧‧時脈信號
CLK2‧‧‧時脈信號
CLKD‧‧‧經分頻之信號
CLKIN‧‧‧時脈信號
S11‧‧‧步驟
S12‧‧‧步驟
S13‧‧‧步驟
S14‧‧‧步驟
S15‧‧‧步驟
S16‧‧‧步驟
S17‧‧‧步驟
S21‧‧‧步驟
S22‧‧‧步驟
S23‧‧‧步驟
S24‧‧‧步驟
SD‧‧‧取樣資料
SER‧‧‧串列資料
T1‧‧‧時間
T2‧‧‧時間
T2‧‧‧時間
T3‧‧‧時間
T4‧‧‧時間
T5‧‧‧時間
T6‧‧‧時間
T7‧‧‧時間
T8‧‧‧時間
T9‧‧‧時間
T10‧‧‧時間
T11‧‧‧時間
T12‧‧‧時間
T13‧‧‧時間
TD1‧‧‧延遲時間
TD2‧‧‧延遲時間
V1‧‧‧電壓信號
V2‧‧‧電壓信號
REQ‧‧‧讀取要求
以上及其他實施態樣、優點和特徵由隨後之某些實施例的實施方式及附圖當可更加明白，其中：
圖1為概要顯示依據第一實施例的偵測系統的基本構造的圖式；
圖2為概要顯示依據第一實施例的偵測系統的構造的圖式；
圖3為顯示依據第一實施例的偵測系統的操作時序的圖式；
圖4為更加詳盡顯示依據第一實施例的感測器的構造的圖式；
圖5為顯示頻率/電壓轉換器之構造的圖式；
圖6為顯示電壓保持電路之構造的圖式；
圖7為顯示振盪器之構造的圖式；
圖8為顯示在感測器意外進入休眠模式時的恢復操作的圖式；
圖9為顯示在微電腦意外進入休眠模式時的恢復操作的圖式；
圖10為概要顯示依據第二實施例的偵測系統之構造的圖式；
圖11為概要顯示依據第三實施例的偵測系統之構造的圖式；
圖12為顯示依據第三實施例的偵測系統的操作時序的圖式；
圖13為概要顯示依據第四實施例的偵測系統之構造的圖式；
圖14為概要顯示依據第四實施例的偵測系統之修改範例之構造的圖式；
圖15為概要顯示依據第五實施例的偵測系統之構造的圖式；
圖16為概要顯示依據第六實施例的偵測系統之構造的圖式；
圖17為概要顯示依據第六實施例的偵測系統之修改範例之構造的圖式。

Claims (20)

  1. 一種偵測系統，其包含： 一感測器，其係配置為能夠輸出取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣；以及 一微電腦，其係配置以產生第二時脈信號並將該第二時脈信號輸出至該感測器、且自該感測器讀出該取樣資料， 其中該感測器基於該第二時脈信號而校正該第一時脈信號的頻率。
  2. 如申請專利範圍第1項之偵測系統，其中 該感測器包含： 一第一輸入/輸出介面，其係配置以執行與該微電腦的資料通訊； 一偵測器，其係配置以將偵測的結果輸出為該類比信號； 一振盪器，其係配置以輸出該第一時脈信號，該第一時脈信號的頻率已基於所供應之控制信號而加以校正； 一頻率校正器，其係配置以基於該第二時脈信號而輸出該控制信號，該第二時脈信號係經由該第一輸入/輸出介面而從該微電腦接收； 一類比/數位轉換器，其係配置以基於該第一時脈信號而對該類比信號進行取樣、在所取樣的該類比信號上執行類比/數位轉換、並輸出該取樣資料；以及 一記憶體，其係配置以儲存該取樣資料，以及 該微電腦包含： 一時脈信號產生器，其係配置以產生該第二時脈信號；以及 一第二輸入/輸出介面，其係配置以執行與該感測器的資料通訊。
  3. 如申請專利範圍第2項之偵測系統，其中當該微電腦自該記憶體讀出該取樣資料時，該微電腦輸出該第二時脈信號。
  4. 如申請專利範圍第2項之偵測系統，其中 該頻率校正器包含： 一分頻器，其係配置以將該第二時脈信號的頻率分頻； 一第一頻率/電壓轉換器，其係配置以輸出第一信號，該第一信號指示該第一時脈信號的頻率； 一第二頻率/電壓轉換器，其係配置以輸出第二信號，該第二信號指示經該分頻器分頻之信號的頻率； 一差動放大器，其係配置以輸出指示該第一信號與該第二信號之間的差分電壓的信號； 一比較器，其係配置以將該第二信號與具有預定數值的信號作比較、並輸出指示比較的結果的開關信號； 一電壓保持電路，其係配置以依據該開關信號而保持由該差動放大器輸出的該信號的電壓；以及 一開關，其係配置以依據該開關信號而連接該差動放大器的輸出、及該電壓保持電路之輸出其中一者、與該振盪器， 該振盪器係連接至該差動放大器的該輸出，其使得由該差動放大器輸出的該信號的電壓被輸入至該振盪器以作為該控制信號，以及 該振盪器係連接至該電壓保持電路的該輸出，其使得由該電壓保持電路所保持的該電壓被輸入至該振盪器以作為該控制信號。
  5. 如申請專利範圍第4項之偵測系統，其中 當該第二時脈信號從該微電腦輸入時，該開關使該振盪器與該差動放大器的該輸出相連接，以及 當該第二時脈信號未從該微電腦輸入時，該開關使該振盪器與該電壓保持電路的該輸出相連接。
  6. 如申請專利範圍第2項之偵測系統，其中 該微電腦能夠將一重置信號輸出至該感測器， 依據來自該微電腦的讀取要求，該記憶體將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示在接收該重置信號之後該資料之取樣的次數，以及 該微電腦更包含一操作電路，該操作電路係配置以基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
  7. 如申請專利範圍第6項之偵測系統，其中該操作電路將所接收的該串列資料之數值乘以該取樣週期而得的數值加至該參考時間，俾計算該取樣時間。
  8. 如申請專利範圍第7項之偵測系統，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係由該操作電路輸出該重置信號時至該串列資料被重置時的時間。
  9. 如申請專利範圍第7項之偵測系統，其中該操作電路進一步將延遲時間加入俾計算該取樣時間，該延遲時間係基於該第一時脈信號而將該類比信號轉換為該取樣資料所需的時間。
  10. 如申請專利範圍第6項之偵測系統，其中每當該微電腦要求讀取時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
  11. 如申請專利範圍第6項之偵測系統，其中每當該微電腦要求讀取達預定次數時，該串列資料與相對應之取樣資料一同被輸出至該微電腦。
  12. 如申請專利範圍第6項之偵測系統，其包含複數感測器，其中該偵測系統基於經計算之該取樣時間，將由該複數感測器所同時取樣的取樣資料彼此互相關聯起來。
  13. 一種感測器，其係配置為能夠輸出取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣，其中 該感測器基於由一微電腦所產生的第二時脈信號而校正該第一時脈信號的頻率，以及 藉由該微電腦將該取樣資料讀出。
  14. 如申請專利範圍第13項之感測器，其包含： 一第一輸入/輸出介面，其係配置以執行與該微電腦的資料通訊； 一偵測器，其係配置以將偵測的結果輸出為該類比信號； 一振盪器，其係配置以輸出該第一時脈信號，該第一時脈信號的頻率已基於所供應之控制信號而加以校正； 一頻率校正器，其係配置以基於該第二時脈信號而輸出該控制信號，該第二時脈信號係經由該第一輸入/輸出介面而從該微電腦接收； 一類比/數位轉換器，其係配置以基於該第一時脈信號而對該類比信號進行取樣、在所取樣的該類比信號上執行類比/數位轉換、並輸出該取樣資料；以及 一記憶體，其係配置以儲存該取樣資料。
  15. 如申請專利範圍第14項之感測器，其中 該頻率校正器包含： 一分頻器，其係配置以將該第二時脈信號的頻率分頻； 一第一頻率/電壓轉換器，其係配置以輸出第一信號，該第一信號指示該第一時脈信號的頻率； 一第二頻率/電壓轉換器，其係配置以輸出第二信號，該第二信號指示經該分頻器分頻之信號的頻率； 一差動放大器，其係配置以輸出指示該第一信號與該第二信號之間的差分電壓的信號； 一比較器，其係配置以將該第二信號與具有預定數值的信號作比較、並輸出指示比較的結果的開關信號； 一電壓保持電路，其係配置以依據該開關信號而保持由該差動放大器輸出的該信號的電壓；以及 一開關，其係配置以依據該開關信號而連接該差動放大器的輸出、及該電壓保持電路之輸出其中一者、與該振盪器， 其中 該振盪器係連接至該差動放大器的該輸出，其使得由該差動放大器輸出的該信號的電壓被輸入至該振盪器以作為該控制信號，以及 該振盪器係連接至該電壓保持電路的該輸出，其使得由該電壓保持電路所保持的該電壓被輸入至該振盪器以作為該控制信號。
  16. 如申請專利範圍第15項之感測器，其中 當該第二時脈信號從該微電腦輸入時，該開關使該振盪器與該差動放大器的該輸出相連接，以及 當該第二時脈信號未從該微電腦輸入時，該開關使該振盪器與該電壓保持電路的該輸出相連接。
  17. 一種微電腦，其係配置以產生第二時脈信號並將該第二時脈信號輸出至一感測器，該感測器係配置為能夠輸出取樣資料，該取樣資料係藉由在指示偵測結果的一類比信號上執行類比/數位轉換而產生的數位信號，該類比信號係基於第一時脈信號而加以取樣，該微電腦係進一步配置為能夠自該感測器讀出該取樣資料， 其中該第一時脈信號的頻率係基於該第二時脈信號而藉由該感測器加以校正。
  18. 如申請專利範圍第17項之微電腦，其包含： 一時脈信號產生器，其係配置以產生該第二時脈信號；以及 一第二輸入/輸出介面，其係配置以執行與該感測器的資料通訊。
  19. 如申請專利範圍第18項之微電腦，其中當該微電腦自該感測器讀出該取樣資料時，該微電腦輸出該第二時脈信號。
  20. 如申請專利範圍第18項之微電腦，其中 該微電腦能將一重置信號輸出至該感測器， 依據來自該微電腦的讀取要求，該感測器將串列資料與相對應之取樣資料一同輸出至該微電腦，該串列資料指示在接收該重置信號之後該資料之取樣的次數，以及 該微電腦更包含一操作電路，該操作電路係配置以基於輸出該重置信號時的參考時間、該感測器中的取樣週期、及所接收的該串列資料，而計算所接收之該取樣資料的取樣時間。
TW107115869A 2017-05-25 2018-05-10 偵測系統、感測器與微電腦 TW201907666A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017103835 2017-05-25
JP2017-103835 2017-05-25
JP2017177551A JP2018200666A (ja) 2017-05-25 2017-09-15 検出システム、センサ及びマイクロコンピュータ
JP2017-177551 2017-09-15

Publications (1)

Publication Number Publication Date
TW201907666A true TW201907666A (zh) 2019-02-16

Family

ID=64667290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115869A TW201907666A (zh) 2017-05-25 2018-05-10 偵測系統、感測器與微電腦

Country Status (4)

Country Link
JP (1) JP2018200666A (zh)
KR (1) KR20180129662A (zh)
CN (1) CN109067493A (zh)
TW (1) TW201907666A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917218B (zh) * 2019-04-30 2024-10-01 深圳开立生物医疗科技股份有限公司 电器设备的上下电测试系统、方法及电器设备
CN110780189B (zh) * 2019-09-23 2021-12-21 福州瑞芯微电子股份有限公司 一种基于fpga的sdio接口测试设备与方法
TWI726821B (zh) 2020-10-06 2021-05-01 國立臺灣科技大學 具有多通道的腦機介面裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149174A1 (de) * 2001-10-04 2003-04-17 Heidenhain Gmbh Dr Johannes Verfahren und Vorrichtung zur Positionsbestimmung
US6639529B1 (en) * 2002-05-14 2003-10-28 Mitutoyo Corporation System and method for delay calibration in position encoders
EP2677346A1 (en) * 2012-06-19 2013-12-25 Sercel Digital seismic sensor and acquisition device adapted to be connected together via a two-conductor line.
JP6436616B2 (ja) * 2013-06-12 2018-12-12 キヤノン株式会社 計測装置、計測方法、および処理装置
US10180340B2 (en) * 2014-10-09 2019-01-15 Invensense, Inc. System and method for MEMS sensor system synchronization

Also Published As

Publication number Publication date
JP2018200666A (ja) 2018-12-20
KR20180129662A (ko) 2018-12-05
CN109067493A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
TW201907666A (zh) 偵測系統、感測器與微電腦
JP5561010B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US8922287B2 (en) Amplitude loop control for oscillators
US7336748B2 (en) DDS circuit with arbitrary frequency control clock
TWI535213B (zh) 時脈資料回復電路與方法
KR101036922B1 (ko) 쿼드러쳐 위상 보정회로
EP3416291A2 (en) Detection system, sensor and microcomputer
US7961018B2 (en) Semiconductor device including delay locked loop having periodically activated replica path
KR970004350A (ko) 시간계수회로, 표본화회로, 스큐조정회로 및 논리판정회로
KR20150007522A (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
TWI533000B (zh) ㄧ種用於時脈抖動及電源供應雜訊分析的方法、裝置及系統
CN115616294A (zh) 一种基于延迟锁相环路的电容检测方法及电容检测电路
US9455724B2 (en) Readout system
KR101510777B1 (ko) 주파수 측정 회로 및 이를 구비하는 반도체 장치
CN116483161A (zh) 芯片内部时钟源调节方法、装置、设备及存储介质
WO2008047682A1 (fr) Dispositif et procede d'etalonnage et equipement d'essai
CN111722520B (zh) 一种时间数字转换器、相位差的检测方法
KR101643497B1 (ko) 시간 저장기를 이용한 체배 지연 동기루프 회로 및 주파수 합성 방법
KR101989696B1 (ko) 감소된 정적 위상 오프셋을 갖는 지연 고정 루프 장치 및 그 동작 방법
JPH11214987A (ja) Ｐｌｌ装置
US6721377B1 (en) Method and circuit configuration for resynchronizing a clock signal
US11184729B2 (en) Synchronization of multiple audio processing chains
US11695399B2 (en) Digital timer delay line with sub-sample accuracy
KR20130129782A (ko) 입력버퍼
US20230396214A1 (en) Rc oscillator with compensation delay