TWI533000B - ㄧ種用於時脈抖動及電源供應雜訊分析的方法、裝置及系統 - Google Patents

Description

一種用於時脈抖動及電源供應雜訊分析的方法、裝置及系統

所揭示內容一般係關於資料處理裝置，尤其係關於偵測並分析雜訊特徵(signatures)的一種方法、一種裝置和/或一種系統。

信號處理的應用廣泛且持續增加。信號處理應用之範例包括由行動裝置傳輸並接收訊息、語音辨識和用於計時中央處理單元(CPU)及圖形處理單元(GPU)之內部操作的時脈信號。

信號可能由多種頻率組成。構成信號之一部分的最低頻率為信號之基本頻率(base frequency)。信號的組成亦可能包括不必要之雜訊。信號中存在雜訊可能降低應用中的信號效能。雜訊信號可能傳輸錯誤或不完整的資訊。雜訊可能具有可視為特徵的特定特性。舉例來說，雜訊之特性可描繪為低頻或高頻。低頻雜訊可能係在比信號之基本頻率更低的頻率出現的雜訊。高頻雜訊則可能係除了低頻雜訊以外的所有雜訊。偵測並分析雜訊特徵可使得判定、消除和/或降低雜訊源成為可能。

所揭示係偵測並分析雜訊特徵的一種方法、一種裝置和/或一種系統。

在一個態樣中，揭示偵測並分析雜訊特徵的一種方法。在這個態樣中，該方法包含由雜訊分析器接收第一信號。此外，該方法可涉及依據該第一信號經由該雜訊分析器產生第二信號，並經由基本延遲在時間上將該第二信號位移基本延遲時間。在一個態樣中，該方法可進一步涉及經由比較器將該在時間上位移的第二信號之實際測量與第三理論信號之理論測量相較，其中該第三理論信號係若第一信號無高頻雜訊和低頻雜訊兩者則將會從第一信號產生的第二信號之型式(version)。

在另一態樣中，揭示偵測並分析雜訊特徵的一種系統。在這個態樣中，該系統包含一信號產生器，其配置成接收第一信號並依據該第一信號產生第二信號。在一個態樣中，該系統可更包含一基本延遲單元(element)，其配置成在時間上將該第二信號位移第一時間延遲；複數個細密(fine)延遲單元，其配置成進一步在時間上將第二信號位移至少一個細密時間延遲；以及一比較器，其配置成將該在時間上位移的第二信號之實際測量與第三理論信號之理論測量相較，其中該第三理論信號係若第一信號無高頻雜訊和低頻雜訊兩者則將會從第一信號產生的第二信號之型式。

在另一態樣中，揭示偵測並分析雜訊特徵的一種雜訊分析器。在一個態樣中，該雜訊分析器可包含一信號產生器，其配置成接收第一信號並依據該第一信號產生第二信號。在一個態樣中，該雜訊分析器可更包含一基本延遲單元，其配置成在時間上將該第二信號位移第一時間延遲；以及一比較器，其配置成將該在時間上位移的第二信號之實際測量與第三理論信號之理論測量相較，其中該第三理論信號係若第一信號無高頻雜訊和低頻雜訊兩者則將會從第一信號產生的第二信號之型式。

文中所揭示的方法和系統可為了達成各種態樣而以任何方法實行，並可以非暫時性機器可讀取媒體之形式執行，其體現當由機器執行時使得該機器執行文中所揭示操作任一者的一組指令。其他特徵從所附圖式和以下實施方式應可顯而易見。

102‧‧‧信號；無雜訊信號；時脈信號

104‧‧‧高頻雜訊

106‧‧‧低頻雜訊

108‧‧‧位置

110‧‧‧信號及雜訊

120‧‧‧雜訊分析器

202‧‧‧基本延遲

204‧‧‧細密延遲

210‧‧‧測量

404-418、404、406、408、410、412、414、416、418‧‧‧測量

422‧‧‧方向箭頭

425‧‧‧波形D1之放大細部

432‧‧‧測量框

450‧‧‧細密延遲單元；細密延遲

520、530‧‧‧抖動

605‧‧‧長基本延遲

610‧‧‧短基本延遲

720、725、730‧‧‧抖動

805‧‧‧長基本延遲

810‧‧‧短基本延遲

902‧‧‧輸入信號

904、930、935、950‧‧‧細密延 遲單元

905‧‧‧信號產生器

910‧‧‧微調控制器

912‧‧‧基本延遲單元

960‧‧‧比較器

962‧‧‧取樣器

1010-1060、1010、1030、1040、1050、1060‧‧‧操作

1104‧‧‧時脈

1106‧‧‧電源供應器

1110‧‧‧輸入暫存器

1120‧‧‧邏輯元件

1130‧‧‧輸出暫存器

1210、1220、1230、1240‧‧‧操作

s‧‧‧波形；初始信號

mts‧‧‧波形；間位信號

D1-D8‧‧‧波形；間位信號mts之各種經延遲的型式；經延遲的信號

H5、H10、H15、H20、H30‧‧‧中途點

P5-P40、P5、P10、P15、P18、P20、P25、P30、P32‧‧‧時段

T5、T10、T15、T18、T20、 T22、T25、T28、T30、T32、T35、T40、T45、T50‧‧‧時間位置；時間點

本發明之具體實施例藉由範例而非所附圖式之圖示中的限制而進行例示，其中同樣的指稱指示類似的元件，且其中：根據一個或多個具體實施例，第一圖係雜訊分析器之區塊圖。

根據一個或多個具體實施例，第二圖係例示無雜訊類比信號的波形，並顯示雜訊分析器可沿著該波形取得該信號之測量的各點。

根據一個或多個具體實施例，第三A圖係例示相較於無雜訊類比信號之高頻雜訊的波形。

根據一個或多個具體實施例，第三B圖係例示相較於無雜 訊類比信號之低頻雜訊的波形。

根據一個或多個具體實施例，第三C圖係例示信號和高頻雜訊之組合的波形。

根據一個或多個具體實施例，第三D圖係例示信號和低頻雜訊之組合的波形。

根據一個或多個具體實施例，第三E圖係例示具有低頻和高頻雜訊的信號之組合的波形，並顯示雜訊分析器可取得測量之位置。

根據一個或多個具體實施例，第四A圖係例示可代表無雜訊數位時脈信號之方波的波形。

根據一個或多個具體實施例，第四B圖係例示從第四A圖之方波所產生信號的波形。

根據一個或多個具體實施例，第四C圖係例示位移基本延遲的第四B圖之信號的波形，以及雜訊分析器可取得測量之位置。

根據一個或多個具體實施例，第四D圖係一系列波形：波形「s」可代表初始信號；波形「mts」可代表間位信號(metasignal)，其可從初始信號中所含有的資訊形成；以及波形D1至D8可代表mts之經延遲的型式。

根據一個或多個具體實施例，第四E圖係來自第四D圖的D1波形之一部分之放大細部。

根據一個或多個具體實施例，第四F圖係雜訊分析器可取得測量之位置的放大細部。

根據一個或多個具體實施例，第五A圖係例示可代表無雜訊數位時脈信號之方波的波形。

根據一個或多個具體實施例，第五B圖係例示含有可代表含有高頻抖動之時脈信號的高頻雜訊之方波的波形。

根據一個或多個具體實施例，第五C圖係例示代表從第五B圖之波形所產生信號之方波的波形。

根據一個或多個具體實施例，第五D圖係例示位移基本延遲的第五C圖之方波的波形，且亦顯示可取自該波形的測量之數值。

第五E圖係例示雜訊分析器可如何在基本延遲和一系列細密延遲之後取得測量的一系列波形。

根據一個或多個具體實施例，第六A圖係例示可代表無雜訊數位時脈信號之方波的波形。

根據一個或多個具體實施例，第六B圖係例示代表從第六A圖之波形所產生信號之方波的波形。

根據一個或多個具體實施例，第六C圖係例示已位移可代表高頻供應雜訊之延遲的第六B圖之各部分波形的波形，且亦透過虛線顯示若無雜訊存在則可能已被該波形占用的位置。

根據一個或多個具體實施例，第六D圖係例示已位移可代表高頻供應雜訊之延遲的第六B圖之各部分波形的波形，且亦顯示可取自該波形的測量之數值。

根據一個或多個具體實施例，第七A圖係例示可代表無雜訊數位時脈信號之方波的波形。

根據一個或多個具體實施例，第七B圖係例示含有可代表含有低頻抖動之時脈信號的低頻雜訊之方波的波形。

根據一個或多個具體實施例，第七C圖係例示代表從第七B圖之波形所產生信號之方波的波形。

根據一個或多個具體實施例，第七D圖係例示位移基本延遲的第七C圖之方波的波形，且亦顯示可取自該波形的測量之數值。

根據一個或多個具體實施例，第八A圖係例示可代表無雜訊數位時脈信號之方波的波形。

根據一個或多個具體實施例，第八B圖係例示代表從第八A圖之波形所產生信號之方波的波形。

根據一個或多個具體實施例，第八C圖係例示已位移可代表低頻供應雜訊之延遲的第八B圖之各部分波形的波形，且亦透過虛線顯示若無雜訊存在則可能已被該波形占用的位置。

根據一個或多個具體實施例，第八D圖係例示已位移可代表低頻供應雜訊之延遲的第八B圖之各部分波形的波形，且亦顯示可取自 該波形的測量之數值。

根據一個或多個具體實施例，第九圖係雜訊分析器之區塊圖。

根據一個或多個具體實施例，第十圖係顯示雜訊分析器可使用的程序之流程圖。

根據一個或多個具體實施例，第十一圖係例示連接到時脈邏輯元件的雜訊分析器之區塊圖。

根據一個或多個具體實施例，第十二圖係雜訊分析器之程序流程圖。

本發明具體實施例之其他特徵從所附圖式和以下實施方式應可顯而易見。

如以下所描述的範例具體實施例可用於提供分析信號內之雜訊的一種方法、一種系統和/或一種裝置。該等範例具體實施例可偵測並分析信號內所含有的雜訊之獨特特性，其中該等獨特特性用於判定特定類型雜訊之特徵。該等範例具體實施例可藉由取得信號和/或可使用該信號中所含有的資訊產生的間位信號和/或雜訊和/或該前述之多種和/或理論型式之測量而偵測該等前述特性。用語「測量(measurement)」如於文中所使用可與用語「取樣(sample)」同義。

根據一個或多個具體實施例，第一圖例示包含一雜訊分析器120的系統之區塊圖。在這個或其他具體實施例中，在雜訊分析器120所接收到的信號102可能無雜訊，其中雜訊構成電信號之不要的特性。信號102可能係類比或數位信號。信號102可以波形代表，其波形包含一種或多種頻率，其中該波形之最低頻率係基本頻率。低頻雜訊106包含可在比信號102之基本頻率更低的頻率出現的雜訊。高頻雜訊104可能係在比低頻雜訊106之頻率更高的頻率出現的雜訊。低頻雜訊106和/或高頻雜訊104可在位置108與信號102結合。位置108可能係實體位置、時間位置或兩者之組合。前述低頻雜訊106和/或高頻雜訊104可能係非故意產生並與信號102結合，和/或故意產生並與信號102結合。在一個或多個具體實施例中，信 號102可能係雜訊分析器120所接收到的實際信號，和/或可由雜訊分析器120產生以代表無雜訊信號的理論信號。

在一個或多個具體實施例中，信號102和/或信號及雜訊110可由雜訊分析器120即時接收、在一個或多個延遲之後接收，和/或由另一裝置或系統記錄，隨後由雜訊分析器120存取。雜訊分析器120隨後可對將信號及雜訊110與無雜訊信號102相較的信號及雜訊110執行操作，雜訊分析器120所執行的該等操作可將信號及雜訊110與無雜訊信號102相較，以判定信號及雜訊110內所含有的雜訊之獨特特性。該等前述獨特特性可用於判定信號及雜訊110內所含有的雜訊源。

在一個或多個具體實施例中，雜訊分析器120所執行的操作可包含依據信號及雜訊110產生第一新信號；在時間上位移該第一新信號以產生信號102；依據信號102產生第二新信號；測量該在時間上位移的第一新信號；測量該第二新信號；以及將該等前述測量相較以判定信號及雜訊110中所含有的雜訊之獨特特性。在一個或多個具體實施例中，雜訊分析器120亦可在時間上位移第二新信號。

在一個範例中，信號102可能係運算系統之時脈信號。該運算系統可含有記憶體、時脈和處理器(該處理器可能係CPU、GPU、特定應用積體電路(ASIC)、現場可程式閘陣列(FPGA)、類比系統或執行運算操作之其他裝置)。時脈信號102可以方波代表，其中該方波具有週期性重複確切週期(periods)可表示為1的高數值，以及週期性重複確切週期可表示為0的低數值。時脈信號102之循環(cycle)可包含與單一低週期結合的一單一高週期。時脈信號102之高數值可以一(1)代表，而低數值可以零(0)代表。時脈信號102可用於同步化運算系統內的操作。在一個範例中，時脈信號102之週期可能遭受隨機變化。在比時脈循環之時段(time period)更短的時段中發生的隨機變化可能係高頻雜訊104，而持續比單一時脈循環更長的隨機變化可能係低頻雜訊106。前述影響時脈信號102的低頻雜訊和/或高頻雜訊可能係低頻抖動和/或高頻抖動。

在一個範例中，運算系統內的處理器之處理速度可能受到電源供應器之位準影響。舉例來說，若運算系統之電源供應器供應比所設計 功率位準更高的功率位準，則處理器可操作在比其設計速度更快的速度，且完成操作的速率比設計速率更快。相反地，若電源供應器所供應的功率比所設計的功率位準更低，則處理器可以比其設計速度更慢的速度進行操作，並以比設計速率更慢的速率完成操作。電源供應器中的隨機變化可能係電源供應雜訊。持續時段比時脈循環更短的電源供應雜訊可能係高頻雜訊104。持續時段比時脈循環更長或與其相等的電源供應雜訊可能係低頻雜訊106。

根據一個或多個具體實施例，第二圖顯示以正弦波代表的信號102之無雜訊類比型式。基本延遲202可由雜訊分析器120施加於信號102。雜訊分析器120可在基本延遲202之後以及隨後在細密延遲204之後取得信號102之測量210。雖然圖示中顯示為信號102，但該正弦波亦可代表由雜訊分析器120依據信號102和/或信號及雜訊110產生的信號，並可相位移位對應於基本延遲202的量，和/或相位移位可對應於細密延遲204的其他量。

根據一個或多個具體實施例，第三A圖顯示相較於信號102的高頻雜訊104之類比範例。

根據一個或多個具體實施例，第三B圖顯示相較於信號102的低頻雜訊106之類比範例。

根據一個或多個具體實施例，第三C圖顯示與信號102結合以形成信號及雜訊110的類比高頻雜訊104之範例。

根據一個或多個具體實施例，第三D圖顯示與信號102結合以形成信號及雜訊110的類比低頻雜訊106之範例。

根據一個或多個具體實施例，第三E圖顯示與信號102結合以形成信號及雜訊110的類比高頻雜訊104和類比低頻雜訊106兩者之範例。第三E圖亦顯示可由雜訊分析器120取得的一系列測量210，其中實線和實心圓端點可代表可能已取自無雜訊信號102的測量，而虛線和空心圓端點可代表將會取自信號及雜訊110的測量。雜訊分析器120可將先前所提及的測量相較以判定雜訊特徵；亦即，雜訊是否係高頻率、低頻率，和/或潛在的一個或多個雜訊源。前述雜訊分析器120所執行的相較可包括 從可能取自信號及雜訊110的測量減去可能取自無雜訊信號102的測量；隨後判定理想的無雜訊信號102與信號及雜訊110之間是否有差異；以及進一步判定期間可存在測量差異的時間框架(time frame)。舉例來說，雜訊分析器120可判定在無雜訊信號102與信號及雜訊110之間有存在比信號102之基本頻率更短的週期的差異，這些差異可代表高頻雜訊104。或者，雜訊分析器120可判定在無雜訊信號102與信號及雜訊110之間有存在比信號102之基本頻率更長的週期的差異，這些差異可代表低頻雜訊106。在另一範例中，雜訊分析器可判定信號102與信號及雜訊110之間的兩種類型之前述差異皆存在，如此可指示高頻雜訊104和低頻雜訊106兩者之存在。雜訊分析器120可取得信號102和信號及雜訊110之多組測量，這些測量可在確切時間點重複，其中在測量之間的時機(timing)與信號102之一種或多種頻率相關。

在一個或多個具體實施例中，雜訊分析器120可依據信號102和/或信號及雜訊110產生一個或多個間位信號。在一個或多個具體實施例中，間位信號可併入關於在間位信號之頻率、週期、振幅和/或可變性上其所依據信號的資訊。在一個或多個具體實施例中，雜訊分析器120可在時間上位移一個或多個前述間位信號、取得一個或多個間位信號之一系列測量210，並將那些測量210與一個或多個其他間位信號和/或信號102和/或信號及雜訊110之等效的測量相較，以判定可構成雜訊特徵的信號及雜訊110之獨特特性。

如第二圖至第三E圖中所顯示，類比波形可藉由將離散值分配給在特定取樣速率取得的類比波形之測量而轉換為數位波形。在簡單範例中，一個數值可分配給在某位準上方的部分波形，而另一數值分配給該波形之其餘部分。舉例來說，在水平軸上方的類比波形之數值可視為高或一(1)，而在水平軸上或下方的其餘數值可視為低或零(0)；或者反之亦然。高與低數值之間的分界線亦可設定在與水平軸不同的位準。將數位波形轉換為類比波形的逆向程序，亦可舉例來說藉由內插數位波形之離散值以形成對應類比波形而做到。因此，文中所描述對類比信號進行操作的具體實施例可施加於數位信號，且反之亦然。

根據一個或多個具體實施例，第四A圖顯示可能係無雜訊數位信號的方波，其進而可代表無雜訊時脈信號。

根據一個或多個具體實施例，第四B圖顯示可由雜訊分析器120從第四A圖之時脈信號產生的新信號。第四B圖之新信號可能係方波，其對於第四A圖之時脈循環之一個週期具有高數值，隨後對於第四A圖之時脈循環之下一個週期具有低數值，其中第四B圖之新信號之高和低數值隨著第四A圖中所顯示的時脈循環變換。第四B圖之新波形可能係間位信號，因為其可能係含有依據第四A圖之第一信號的資訊的新信號。

根據一個或多個具體實施例，第四C圖顯示來自第四B圖的信號在時間上偏移基本延遲202。第四C圖進一步顯示一系列細密延遲單元450。細密延遲單元450之系列可指示雜訊分析器120可取得信號102、信號及雜訊110和/或由雜訊分析器120依據信號102和/或信號及雜訊110形成的新信號之測量的時間位置。在另一具體實施例中，細密延遲單元450可指示可施加於信號102、信號及雜訊110和/或由雜訊分析器120依據信號102和/或信號及雜訊110形成的新信號的一組延遲。為了清楚表示，在第四F圖中顯示細密延遲單元450之系列之放大細部。

在第四A圖至第四E圖以及含有波形的其他所包括圖示中的垂直虛線，代表所描繪出的波形之共用時間位置，並以參考號碼T5、T10、T15等標定。時間位置之間的時段以參考號碼P5、P10、P15等標定。穿越每個時段(P5、P10、P15等)的中途點(half-way points)係以H5、H10、H15等標示。

根據一個或多個具體實施例，在第四C圖中，基本延遲202和細密延遲單元450之系列經設定使得在初始時段期間在第四B圖中所產生的部分信號，在後續時段或稍後時段中正好中途穿越細密延遲單元450之系列傳遞。在一個範例中，可由雜訊分析器120在時段P5期間產生的第四B圖之部分間位信號，可在後續時段P10期間傳遞到在T10與T15之間正好中途的中途點H10；在時段P10期間所產生的部分間位信號可在時段P15期間傳遞到中途點H15，依此類推。在一個或多個具體實施例中，前述在後續時段中將一個時段中所產生的第四C圖之間位信號傳遞到正好中途 點，本發明可選擇性設定基本延遲202和細密延遲單元450之系列使得正好中途傳遞達成之結果。根據一個或多個具體實施例，所得到的正好中途傳遞可能係如第四A圖所例示的無雜訊初始信號之指示。

根據一個或多個具體實施例，第四D圖例示一系列波形，其中波形「s」可代表初始信號；波形「mts」可代表間位信號，其可由雜訊分析器120從初始信號s中所含有的資訊形成；以及波形D1至D8可代表mts之經延遲的型式。在一個具體實施例中，波形s可類似於第四A圖中所顯示的波形，並可代表無雜訊時脈信號。在一個具體實施例中，波形mts可類似於第四B圖中所顯示的波形，並可代表含有描述波形s的資訊的間位信號。在一個範例中，mts可藉由對於信號s之連續週期在低與高數值之間變換mts之數值而由雜訊分析器120從s產生，舉例來說藉由對於s之一個週期設定mts之數值高(或1)、隨後對於s之下一個週期設定mts之數值低(或0)、對於s之後續週期設定mts低，依此類推。波形D1可代表延遲基本延遲202的mts信號。波形D2可代表延遲基本延遲202和細密延遲450之系列之一兩者的mts。波形D3可代表延遲基本延遲202和細密延遲450之系列之二的mts。波形D4可代表延遲基本延遲202和細密延遲450之系列之三的mts。波形D5可代表延遲基本延遲202和細密延遲450之四的mts；D6可代表延遲基本延遲202加上細密延遲450之五的mts；D7可代表延遲基本延遲202加上六個細密延遲450的mts；以及，最後，D8可代表延遲基本延遲202加上細密延遲450之系列之七的mts。第四D圖中的垂直虛線可代表前述延遲之連續週期。雖然細密延遲450之系列在第四D圖中顯示分成相等的時段，但其可包含不同的時段。舉例來說，細密延遲450之系列中的第二細密延遲可能係細密延遲450之系列中的第一細密延遲之倍數。在一個具體實施例中，間位信號mts最初可產生具有開始於時間點T5的高數值，隨後在時間點T10切換到低數值；T5與T10之間的時間係時段P5。在一個具體實施例中，間位信號mts隨後可延遲基本延遲202和細密延遲450之系列，使得在時段P5期間所產生的mts數值經傳遞使得在時間點T15正好其一半在時間點T15之一側，而另一半在時間點T15之另一側。在可對應於可以信號s代表的時脈信號之上升前緣的時間點T15， 雜訊分析器120可取得測量(404、406、408、410、412、414、416、418)。前述測量若在第四D圖中的時間點T15取得，則將會具有如以下表一中所顯示的數值。

雖然以上表一顯示雜訊分析器120測量8個位元，但雜訊分析器120可取得任何替代性數量之位元測量。細密延遲單元450之系列中所需求的細密延遲單元之數量將會等於即將進行測量的所需位元數量減去1。舉例來說，測量以上8個位元時，可使用一個基本延遲202，並可在細密延遲單元450之系列中使用七個細密延遲單元。舉例來說，為了測量10個位元，雜訊分析器120可使用一個基本延遲202，以及細密延遲單元450之系列中的九個細密延遲單元。在第四E圖中顯示來自第四D圖的波形D1之放大細部425。在第四F圖中顯示細密延遲單元450之系列之放大細部。

根據一個或多個具體實施例，第四E圖顯示來自第四D圖的波形D1之一部分之放大細部425。波形D1係方波，其在一個具體實施例中可代表從初始方波產生的間位信號，該初始方波進而可代表時脈信號。在所顯示的範例中，初始時脈信號和間位信號可代表無雜訊的信號。波形D1可能係已延遲基本延遲202的間位信號之型式。如先前第四D圖中所顯示，雜訊分析器120可在時間點T15取得經延遲的波形之測量。第四D圖顯示可由雜訊分析器120在特定時間點T15從間位信號mts之各種經延遲的型式(D1-D8)取得的測量(404-418)。根據一個或多個具體實施 例，在第四E圖中顯示得出所取得測量之替代方式。測量404可在時間點T15取自波形D1，隨後，測量406可在時間點(T15減去一個細密延遲時段)取自波形D1，測量408可在時間點(T15減去兩個細密延遲時段)取自波形D1，依此類推，直到在時間點T10取得測量418。經由前述替代技術取得測量(404-418)之結果可與以上表一中所顯示者相同。所得到的代表性測量(404-418)亦在第四E圖中顯示為T10與T15之間的一系列0和1。在T10與T15之間所顯示的代表性測量(404-418)之數值為了與如表一中所顯示的測量(404-418)之頂端至底部的次序一致，可如方向箭頭422所顯示從右至左讀取。然而，文中所使用的慣例將會從取得測量的時間點開始，顯示在從左至右所列出特定時間點取得的測量；舉例來說，如藉由在時間點T15所取得在測量框432中列出的測量所顯示。在時間點T15所取得的測量(404-418)可如以下表二中所顯示以表格形式列出。

在一個或多個具體實施例中，測量(404-418)可由雜訊分析器120在時段P10之後和/或之前的時間點取得。在一個或多個具體實施例中，雜訊分析器120可取得相當於測量(404-418)的測量之多種實例。舉例來說，若等效的測量(404-418)為第四C圖中所顯示的波形之時段P5-P40而取得，則結果將會如以下在表三中所顯示。

在一個或多個具體實施例中，以上在表三中所顯示的測量隨後可代表由依據(並可指示)無雜訊初始信號形成的無雜訊間位信號之雜訊分析器120所取得的測量。表三中的數值1可代表第四C圖之波形之高數值，而數值0可代表第四C圖之波形之低數值。雖然以上所顯示的測量數值係代表數位信號之測量的一和零，但該等測量可取自類比信號(如第二圖中所顯示)，在該情況下，所得到的測量到的數值可能不同於一和零。

前述第四A圖之無雜訊初始信號可能係代表無雜訊時脈信號的方波，且前述第四C圖之間位信號可能係從初始信號產生的方波，並具有等於初始信號之倍數的週期。因此，在表三中所顯示的測量可代表將會為了無雜訊情況而由雜訊分析器120取得的測量。在另一具體實施例中，若雜訊分析器120取得含有雜訊的信號(諸如信號及雜訊110)之測量，則結果將會不同於表三中所顯示者，且所得到的差異隨後可能用作識別特定類型之雜訊的特徵，諸如低頻雜訊、高頻雜訊和/或雜訊源。

根據一個或多個具體實施例，第四F圖顯示先前第四C圖和第四D圖中所顯示的細密延遲單元450之系列之放大細部。在一個具體實施例中，信號可從初始時間位置T5延遲舉例來說基本延遲202和/或一系列細密延遲450，其中細密延遲450之系列可包含細密延遲204和額外的細密延遲440。在一個或多個具體實施例中，可不使用基本延遲202，或者基本延遲202所供應的時間位移可從第四F圖中所顯示者進行變化，或者可使用一個以上的基本延遲202。雖然在第四F圖中顯示總共七個細密延遲(一個細密延遲204和六個細密延遲440，但在其他具體實施例中雜訊分析器120可使用任何數量之細密延遲單元。雖然第四F圖中的細密延遲450之系列表示為實現相等的時間延遲，但由細密延遲450之系列實現的延遲可在其他具體實施例中彼此不同。在一個具體實施例中，經延遲的信號可傳遞 經過舉例來說第二時間位置T10，隨後，雜訊分析器120可在相同或不同的一個和/或多個時間位置取得測量(404-418)。在一個具體實施例中，雜訊分析器120可取得一個或多個信號之測量(404-418)。在一個範例中，雜訊分析器120可在時間點T15取得在時間點T5所產生的經延遲的信號之測量(404-418)。雖然所有測量(404-418)皆可在相同的時間點(舉例來說T15，如先前第四D圖中所顯示)取得，但如此可相當於在兩個分開時段之間的不同時間位置測量經延遲的信號。舉例來說，第四D圖之經延遲的間位信號mts可經由基本延遲202和細密延遲450之系列而延遲，且雜訊分析器120可在經延遲的信號(D1-D8)之每種型式之時間點T15皆取得測量(404-418)，或者等效的測量(404-418)可由雜訊分析器120在T10與T15之間的時段取得，其中在測量時段之間的每個時間分段皆相當於細密延遲450之系列之一。在第四E圖和第四F圖中顯示前述等效的測量方法之範例，其中測量(404-418)可在T10與T15之間的不同時段取自經延遲的間位信號mts之單一型式(例如第四D圖之波形D1)，在測量(404-418)之間的時間距離係對應於細密延遲450之系列。舉例來說，測量404可由雜訊分析器120在時間點T15取得，測量406可由雜訊分析器120在時間點(T15減去細密延遲204)取得，測量408可由雜訊分析器120在時間點(T15減去(細密延遲204加上一個細密延遲440))取得，測量410可由雜訊分析器120在時間點(T15減去(細密延遲204加上兩個細密延遲440))取得，依此類推，直到測量418可由雜訊分析器120在時間點(T15減去(細密延遲204加上六個細密延遲404))取得。因此，在一個或多個具體實施例中，等效的測量(404-418)可由雜訊分析器120如第四D圖中所顯示在多個延遲的信號之單一時間點(舉例來說T15)取得；或者，如第四E圖和第四F圖中所顯示在單一經延遲的信號之不同的時段取得。

在一個或多個具體實施例中，如第四D圖、第四E圖和第四F圖中所顯示，前述測量(404-418)可由雜訊分析器120遞迴取得；舉例來說，對於時段P10可在時間點T15、對於後續的時段P15可在後續的時間點T20等無限期取得測量(404-418)之類似集合。在一個具體實施例中，細密延遲450之系列可進一步細分成一系列甚至更細密的延遲。雖然在第 四F圖中顯示總共八個測量點(404-418)，但可使用任何數量之測量點。在測量點(404-418)之間由系列細密延遲單元450所形成的時間延遲可彼此相等或不同。細密延遲單元450之系列所形成的時間延遲可從一個時段到另一個變化。基本延遲202亦可從一個時段到另一個變化，或者在其他具體實施例中省略。細密延遲單元450之系列所形成的時間延遲可經由反相器、電容器、電感器和/或這些或其他電路元件之組合而在電路中產生；由軟體、硬體或其組合產生；作為操作於經記錄或傳輸的信號上的程式之結果而產生；和/或作為配置成形成此種延遲的處理器之結果而產生。

根據一個或多個具體實施例，第五A圖顯示方波。在一個或多個具體實施例中，第五A圖之方波可能係無雜訊數位信號，其進而可代表無雜訊時脈信號。

根據一個或多個具體實施例，第五B圖顯示含有高頻雜訊的方波，其可代表經歷高頻週期抖動的時脈信號。時脈信號之高頻週期抖動可指稱時脈信號之週期在一個循環期間從其理想數值變化且隨後在後續的循環中恢復成其理想狀態的情況。根據一個或多個具體實施例，第五B圖顯示在時段P15期間比理想長度短了抖動520的時脈信號。該時脈信號隨後可在時段P20期間恢復成其理想狀態。根據一個或多個具體實施例，第五B圖亦顯示在時段P25之後面部分和時段P30之初始部分比理想長度長了抖動530的時脈信號。該時脈信號隨後可在時段P30之末端恢復成其理想狀態。

根據一個或多個具體實施例，第五C圖顯示可由雜訊分析器120依據來自第五B圖的信號而產生的信號。在一個或多個具體實施例中，第五B圖之信號可代表時脈信號。第五C圖之新信號可能係方波，其對於第五B圖所代表的時脈信號之時脈循環之一個週期具有高數值，隨後對於第五B圖之時脈循環之下一個週期具有低數值，其中第五C圖之新信號之高和低數值隨著第五B圖中所顯示的時脈循環而變換。在一個或多個具體實施例中，第五C圖之波形可能係第五A圖之波形之間位信號，因為第五C圖之波形可由雜訊分析器120產生為含有關於第五A圖之波形的資訊。

根據一個或多個具體實施例，第五D圖顯示偏移基本延遲202的第五C圖之信號。在一個或多個具體實施例中，雜訊分析器120可在時段(P5-P40)期間施加細密延遲單元450，以取得第五D圖中所顯示的信號之測量，前述測量可由該信號之雜訊分析器120在其已連續延遲每個細密延遲單元450之後取得。在一個或多個具體實施例中，前述測量可由雜訊分析器120在第五A圖中所顯示的波形之一個或多個上升前緣取得。

在一個或多個具體實施例中，可由第五B圖中所顯示的波形代表的時脈信號之抖動可具有雙重效果，因為該抖動可造成第五C圖之間位信號之一部分比其若依據無抖動時脈信號產生更短或更長兩者；以及，由雜訊分析器120取得的測量可在比受到無抖動時脈信號觸發稍後或更早受到含有抖動的時脈信號觸發時的時間點出現。舉例來說，抖動520可造成在時段P15中的第五C圖之間位信號之高部分比其若由無抖動信號產生更短時間點T18與T20之間的時間差(比較起見，請參見在時段P15期間的第四B圖之波形)。此外，抖動520之存在可造成雜訊分析器120在時間點T18取得其測量，而非時間點T20。在這個範例中，雜訊分析器120將會取得時段P18之測量，而非時段P20之測量，且所測量的第五D圖之間位信號之部分將不會正好傳遞到中途點H20。在這個範例中，在中途點H20之一側上測量6個位元，而在中途點H20之另一側上測量2個位元，而非將會取自無抖動無雜訊信號(舉例來說在時段P20期間的第四C圖之信號，其中在中途點H20之一側上測量4個位元，而在中途點H20之另一側上測量4個位元)的測量。

在另一範例中，抖動530可造成在時段P25和P30中的第五C圖之間位信號之高部分比其若由無抖動信號產生更長時間點T30與T32之間的時間差(比較起見，請參見在時段P25和P30期間的第四B圖之波形)。此外，抖動520之存在可造成雜訊分析器120在時間點T32取得其測量，而非在時間點T30。在這個範例中，雜訊分析器120將會取得時段P32之測量，而非時段P30，且所測量的第五D圖之間位信號之部分傳遞經過中途點H30。在這個範例中，在中途點H30之一側上測量6個位元，而在中途點H30之另一側上測量2個位元，而非將會取自無抖動無雜訊信號 (舉例來說在時段P30期間的第四C圖之信號，其中在中途點H30之一側上測量4個位元，而在中途點H30之另一側上測量4個位元)的測量。因此，在一個或多個具體實施例中，時脈抖動之存在可影響間位信號之數值和測量間位信號的時刻兩者。

在一個具體實施例中，細密延遲單元450可使得測量之間的延遲在時間上彼此間隔相等，並使得在一個理想時脈週期期間所取得的測量之數量等於在任何其他理想時脈週期中所取得的測量之數量。在其他具體實施例中，細密延遲單元450可使得測量之間的時間間隔可變。根據一個或多個具體實施例，若細密延遲單元450使得每個測量之間的時間間隔皆相等，且這種配置施加於第五D圖之信號，則所得到的測量將會如以下在表四中所顯示。

根據一個具體實施例，可看到由第五D圖中的波形之雜訊分析器120取得的測量在索引4、5、6和7不同於由第四C圖之波形之雜訊分析器120取得的測量。在一個具體實施例中，這些差異可代表雜訊特徵，其可由雜訊分析器120用於識別可能係高頻時脈抖動的高頻雜訊。在一個或多個具體實施例中，前述可起因於比理想時間點更早出現的時脈信號之上升前緣的高頻時脈抖動之雙重效果，可導致相關間位信號之對應部分比正常更短，且間位信號之該部分在比正常更早的時間點取樣；亦將會 導致間位信號之後續部分增長了等效的量。在一個或多個具體實施例中，前述高頻時脈抖動之雙重效果可導致取樣到的數值之鏡像效果，舉例來說，以上在表四A中顯示的T18所取得的樣本係1 1 0 0 0 0 0 0，且在後續時間點T25所取得的樣本係那些數值之鏡像，亦即0 0 0 0 0 0 1 1。在另一範例中，以上在表四A中顯示的T32所取得的樣本係1 1 1 1 1 1 0 0；以及在後續時間點T35所取得的樣本係那些數值之鏡像，亦即0 0 1 1 1 1 1 1。前述在等於緊鄰取樣時間之前或之後的測量之逆向的一個取樣時間所取得的測量之鏡像效果，可能係對於高頻時脈抖動獨特的結果，且可能係雜訊分析器120可用於識別高頻時脈抖動的雜訊特徵。

根據一個或多個具體實施例，第五E圖顯示一系列波形，其例示雜訊分析器120可如何在基本延遲202和一系列細密延遲450之後取得測量。在一個或多個具體實施例中，波形D1可能係已延遲基本延遲202之後的來自第五C圖的波形之型式。波形D2可能係延遲基本延遲202和細密延遲450之系列之一的第五C圖之波形之型式，D3可能係延遲基本延遲202和細密延遲450之系列之二的第五C圖之波形，依此類推，直到D8如所顯示可代表延遲基本延遲202和細密延遲450之系列之七的第五C圖之波形之型式。根據一個或多個具體實施例，雜訊分析器120可在一個或多個特定時間點取得前述波形之經延遲的型式之測量。舉例來說，雜訊分析器120可在時間點T18取得所有波形D1-D8之測量(404-418)；以及隨後可在另一時間點T32取得等效的測量(404-418)。前述測量(404-418)之結果可如以下在表四B中所顯示。

雖然以上表四B顯示在兩個時間點T18和T32取自第五E圖之波形的八個測量(404-418)；但雜訊分析器120可在任何數量之時間點取得任何數量之測量。在表四B中所顯示的測量(404-418)亦可以對於已取得測量的其波形到測量時間點右側的水平列代表。舉例來說，根據一個或多個具體實施例，第五E圖顯示到時間點T18右側的1 1 0 0 0 0 0 0之測量(404-418)之數值，以及到時間點T32右側的1 1 1 1 1 1 0 0之測量(404-418)之數值。本申請案內顯示波形的其他圖示(舉例來說第五D圖)中，使用例示在特定時間點所取得的測量之類似方法。

根據一個或多個具體實施例，第六A圖顯示方波。在一個或多個具體實施例中，第六A圖之方波可能係無雜訊數位信號，其進而可代表無雜訊時脈信號。

根據一個或多個具體實施例，第六B圖顯示可代表依據先前第六A圖中顯示的波形所產生間位信號的方波。在一個或多個具體實施例中，第六B圖之方波間位信號可由雜訊分析器120以第六B圖之間位信號之一部分之波長可能係第六A圖之波形之波長之倍數的方式產生。在一個範例中，第六B圖之間位信號之波長可能係第六A圖中的初始信號之兩倍波長。

根據一個或多個具體實施例，第六C圖顯示第六B圖之間位信號之經延遲的型式，因此第六C圖之波形亦可視為間位信號。在一個或多個具體實施例中，第六B圖之間位信號之每個循環皆可延遲基本延遲202，導致第六C圖之偏移波形。在一個或多個具體實施例中，基本延遲202可由雜訊分析器120經由一個或多個邏輯電路形成。在一個或多個具體實施例中，基本延遲202可在時脈信號之上升前緣施加於第六B圖之間位信號，該時脈信號潛在以第六A圖之波形代表。在一個或多個具體實施例中，前述邏輯電路可從電源供應器接收功率。在一個或多個具體實施例中，來自電源供應器的功率可隨時間變化，且該等變化可影響前述邏輯電路所 產生的基本延遲202。舉例來說，若電源供應器發送比理想量更少的功率到邏輯電路，則經由該邏輯電路的信號之延遲可大於理想基本延遲202，如以長基本延遲605所顯示。在另一範例中，電源供應器可發送比理想量更多的功率到邏輯電路，如此可導致小於理想基本延遲202的延遲，如以短基本延遲610所顯示。如第六C圖中所顯示的示例性雜訊模式，其中電源供應器位準偏離理想位準，在初始時段期間造成從理想基本延遲202的變化；隨後，回到理想電源供應器位準時，基本延遲202在後續時段內回到其理想位準；可代表高頻供應雜訊。在一個或多個具體實施例中，如第六B圖中所顯示的間位信號之每個循環皆可延遲不同的基本延遲(202、605、610)，其結果如第六C圖中所顯示。

根據一個或多個具體實施例，第六D圖顯示來自第六C圖的波形，其中可能係高頻電源供應雜訊之結果的來自第六B圖的分別經延遲的循環結合以形成第六D圖之單一波形。根據一個或多個具體實施例，可看到可以第六C圖和第六D圖中所顯示的間位信號代表的電源供應雜訊，對於可由雜訊分析器120取得的測量具有單一效果；因為電源供應雜訊僅影響第六C圖和第六D圖之間位信號之高和低數值之持續時間，而非可以第五B圖至第五D圖中的間位信號代表的時脈抖動雜訊，且具有對於第五B圖至第五D圖之間位信號之高和低數值之持續時間和雜訊分析器120可取得測量的時間點兩者的雙重效果。根據一個或多個具體實施例，第六D圖亦顯示可起因於取得第六D圖之波形之測量的雜訊分析器120的數值。前述測量可由雜訊分析器120以如同第四D圖至第四F圖中所顯示測量(404-418)的類似方式取得。在所顯示的範例中，第六D圖中的波形之測量可在第六A圖中所顯示的信號之上升前緣取得。第六A圖之波形可代表舉例來說由數位時脈信號產生的理想方波。可以類似於第五E圖中所例示的方式取得的第六D圖之所得到的示例性測量，可如以下表五中以表格形式顯示。

可看到由第六D圖中的波形之雜訊分析器120取得的測量，在測量索引2、3、6和7不同於由第四C圖之波形之雜訊分析器120取得的測量。在一個或多個具體實施例中，這些差異可代表雜訊特徵，其可由雜訊分析器120用於識別與高頻電源供應相關之雜訊。

根據一個或多個具體實施例，第七A圖顯示方波。在一個或多個具體實施例中，第七A圖之方波可能係無雜訊數位信號，其進而可代表無雜訊時脈信號。

根據一個或多個具體實施例，第七B圖顯示含有低頻雜訊的方波，其可代表經歷低頻週期抖動的時脈信號。時脈信號之低頻週期抖動可讓時脈信號之週期在一個循環期間從其理想數值變化且隨後在後續的循環中並未恢復成其理想狀態的情況。根據一個或多個具體實施例，第七B圖顯示在時段P15期間比理想長度短了抖動720的時脈信號。在一個具體實施例中，時脈信號在時段P20期間並未恢復成其理想狀態，且時脈之上升前緣比理想時脈之上升前緣早了抖動725出現。根據一個或多個具體實施例，第七B圖亦顯示在時段P25中尚未恢復成其理想狀態的時脈信號。在一個範例中，在時段P25期間的第七B圖之時脈信號之上升前緣比第七A圖之理想時脈信號之上升前緣早了抖動730之量出現。在一個範例中，第七B圖之時脈信號隨後在時段P30之末端恢復成其理想狀態。

根據一個或多個具體實施例，第七C圖顯示可由雜訊分析器120依據來自第七B圖的信號而產生的信號。在一個範例中，第七B圖之信號可代表數位時脈信號。第七C圖之新信號可能係方波，其對於第七 B圖之時脈循環之一個週期具有高數值，隨後對於第七B圖之時脈循環之下一個週期具有低數值，其中第七C圖之新信號之高和低數值隨著第七B圖中所顯示的時脈循環而變換。第七C圖之信號可能係間位信號，因為其可產生為併入關於第七B圖之信號的資訊。

根據一個或多個具體實施例，第七D圖顯示偏移基本延遲202的第七C圖之信號。雜訊分析器120可在時段(P5-P40)期間施加細密延遲單元450以取得如第七D圖中所顯示的信號之測量，其中測量之間的時間間隔對應於細密延遲單元450。在一個具體實施例中，細密延遲單元450可使得測量之間的延遲在時間上彼此間隔相等，並使得在一個理想時脈週期期間所取得的測量之數量等於在任何其他理想時脈週期中所取得的測量之數量。在其他具體實施例中，細密延遲單元450可配置使得測量之間的時間間隔可變。根據一個或多個具體實施例，若細密延遲單元450配置使得每個測量之間的時間間隔皆相等，且這種配置施加於第七D圖之信號，則可以類似於第五E圖中所例示方式取得的所得到的測量，將會如以下在表六中所顯示。

可看到由第七D圖中的波形之雜訊分析器120取得的示例性測量，在測量索引4、5、6和7不同於由第四C圖之波形之雜訊分析器120取得的測量。在一個或多個具體實施例中，這些差異可代表雜訊特徵， 其可由雜訊分析器120用於識別可能係低頻時脈抖動的低頻雜訊。雖然以上表六中顯示八個測量，但可由雜訊分析器120取得任何數量之測量。根據一個或多個具體實施例，可進一步注意的是在第七D圖與第四C圖之間的測量中的差異係由於可歸因於低頻時脈抖動的雙重效果，類似於如以上涉及第五B圖至第五D圖所描述可歸因於高頻時脈抖動的結果；因為時脈抖動可同時影響如第七B圖至第七D圖中顯示的所產生間位信號之數值和雜訊分析器120可取得間位信號之測量的時機。

根據一個或多個具體實施例，第八A圖顯示方波。在一個或多個具體實施例中，第八A圖之方波可能係無雜訊數位信號，其進而可代表無雜訊時脈信號。

根據一個或多個具體實施例，第八B圖顯示可代表依據先前第八A圖中顯示的波形所產生間位信號的方波，因為第八B圖之波形可併入有關第八A圖之波形的資訊。在一個或多個具體實施例中，第八B圖之方波間位信號可由雜訊分析器120以第八B圖之間位信號之一部分之波長(此波長可能係第八A圖之波形之波長)之倍數的方式產生。在一個範例中，第八B圖之間位信號之波長可能係第八A圖中的初始信號之兩倍波長。

根據一個或多個具體實施例，第八C圖顯示第八B圖之間位信號之經延遲的型式。在一個或多個具體實施例中，第八B圖之間位信號之每個循環皆可延遲基本延遲202，導致第八C圖之偏移波形。在一個或多個具體實施例中，基本延遲202可由雜訊分析器120經由一個或多個邏輯電路形成。在一個或多個具體實施例中，基本延遲202可在時脈信號之上升前緣施加於第八B圖之間位信號，該時脈信號可以第八A圖之波形代表。在一個或多個具體實施例中，前述邏輯電路可從電源供應器接收功率。在一個或多個具體實施例中，來自電源供應器的功率可隨時間變化，且該等變化可影響前述邏輯電路所產生的基本延遲202。舉例來說，若電源供應器發送比理想量更少的功率到邏輯電路，則經由該邏輯電路的信號之延遲可大於理想基本延遲202，如以長基本延遲805所顯示。在另一範例中，電源供應器可發送比理想量更多的功率到邏輯電路，如此可導致小於理想基本延遲202的延遲，如以短基本延遲810所顯示。如第八C圖中所顯示 的示例性雜訊模式，其中電源供應器位準可偏離理想位準，在初始時段期間造成從理想基本延遲202到長基本延遲805的變化；隨後，在緊鄰初始時段後的時段中，電源供應器可能無法回到其理想位準，造成進一步偏離理想基本延遲202，諸如短基本延遲810；可代表低頻供應雜訊。如第八B圖中所顯示的間位信號之每個循環皆可延遲不同的基本延遲(202、805、810)，其示例性結果在第八C圖中顯示。

根據一個或多個具體實施例，第八D圖顯示來自第八C圖的波形，其中來自第八B圖的分別經延遲的循環結合以形成第八D圖之單一波形。根據一個或多個具體實施例，第八D圖亦顯示可起因於取得第八D圖之波形之測量的雜訊分析器120的數值。前述測量可以如同第四D圖至第四F圖中所顯示測量(404-418)的類似方式取得。在所顯示的範例中，第八D圖中的波形之測量可在第八A圖中所顯示的信號之上升前緣取得。第八A圖之波形可代表舉例來說由數位時脈信號產生的理想方波。可以類似於第五E圖中所例示方式取得的第八D圖之所得到的示例性測量，可如以下表七中以表格形式顯示。

可看到由第八D圖中的波形之雜訊分析器120取得的測量在測量索引4、5、6和7不同於由第四C圖之波形之雜訊分析器120取得的測量。根據一個或多個具體實施例，這些差異可代表雜訊特徵，其可由 雜訊分析器120用於識別低頻電源供應雜訊。雖然以上表七中顯示八個測量，但可由雜訊分析器120取得任何數量之測量。根據一個或多個具體實施例，可進一步注意在第八D圖與第四C圖之間的測量中的差異係由於可歸因於低頻電源供應雜訊的單一效果，類似於如以上涉及第六B圖至第六D圖所描述可歸因於高頻電源供應雜訊的單一效果；因為電源供應雜訊可影響如第八B圖至第八D圖中顯示的所產生間位信號之數值，而非雜訊分析器120可取得間位信號之測量的時機。

根據一個或多個具體實施例，以下在表八中顯示可由雜訊分析器120取得的測量之彙總。在一個或多個具體實施例中，來自第四C圖的測量可代表無雜訊信號。在一個或多個具體實施例中，來自第五D圖的測量可代表含有高頻時脈雜訊(其亦可指稱為高頻抖動)的信號。在一個或多個具體實施例中，來自第六D圖的測量可代表含有高頻電源供應雜訊的信號。在一個或多個具體實施例中，來自第七D圖的測量可代表含有低頻時脈雜訊(其亦可指稱為低頻抖動)的信號。在一個或多個具體實施例中，來自第八D圖的測量可代表含有低頻電源供應雜訊的信號。雖然如以上表三、表四A和表五至表七中所顯示取自第四D圖、第五D圖、第六D圖、第七D圖和第八D圖中的波形的測量可開始於不同的時間點(例如表六中的測量開始於時間點T5，而表七中的測量開始於時間點T15)，但每組測量皆開始於等效的無雜訊時間點，如以測量之0 0 0 0 1 1 1 1系列代表。以下從檢驗表八以及從其他每行測量可注意可由雜訊分析器120從第五D圖、第六D圖、第七D圖和第八D圖取得的每行測量，皆含有可能係第四C圖之無雜訊信號的差異。

在一個或多個具體實施例中，在以下表八中所顯示測量中的差異可代表雜訊特徵，其可由雜訊分析器120用於和/或形成以判定信號內的頻率和/或雜訊源。雖然在表八中顯示八個測量索引，但雜訊分析器120可使用任何數量之測量索引，並可取得任何數量之測量。

在一些具體實施例中，對於如以上表八中的第七D圖所代表由低頻時脈雜訊之雜訊分析器120取得的測量，可能具有如同以上表八中的第八D圖所代表由低頻電源供應雜訊之雜訊分析器120取得的測量相同的特徵。在那些具體實施例中，雜訊分析器120可在一個第一電源供應器與第二電源供應器之間切換以判定雜訊源。在一個具體實施例中，若雜訊分析器120測量到的雜訊特徵係由於低頻時脈雜訊，則若雜訊分析器120在一第一個電源供應器與第二電源供應器之間切換，該雜訊特徵將不會有所不同。然而，在一個具體實施例中，若雜訊分析器120測量到的雜訊特徵係由於低頻電源供應雜訊所引起，則若雜訊分析器在兩個電源供應器之間切換時，該雜訊特徵將會變化。

根據一個或多個具體實施例，第九圖顯示雜訊分析器120之區塊圖。在一個或多個具體實施例中，輸入信號902可由信號產生器905接收。信號產生器905可依據輸入信號902形成新信號，且該新信號可能係間位信號，因為其可併入有關輸入信號902的資訊。在一個具體實施例中，信號產生器905可藉由加倍輸入信號902之週期形成新信號。在其他具體實施例中，信號產生器905可藉由對輸入信號902執行任何數學運算而依據輸入信號902形成新信號。來自信號產生器905的新信號隨後可傳入基本延遲單元912。基本延遲單元912可延遲來自信號產生器905的信號，有效相位移位或在時間上位移來自信號產生器905的信號。在一個或多個具體實施例中，基本延遲單元912所引起的延遲或時間位移可對應於先前所提及的基本延遲202。在一個或多個具體實施例中，基本延遲單元 912所引起的延遲可變化。在一個或多個具體實施例中，可省略基本延遲單元912。來自基本延遲單元912的輸出隨後可送入一系列細密延遲單元450和比較器960。細密延遲單元450之系列可由一個或多個細密延遲單元組成。細密延遲單元450之系列中的每個細密延遲單元皆可獨立控制。在一個或多個具體實施例中，細密延遲單元450之系列之每個所引起的延遲可能皆可變，和/或對於細密延遲單元之系列中的每個延遲可能皆不同。在一個或多個具體實施例中，所使用的細密延遲單元450之系列之數量可能係等於。細密延遲單元450之系列可經由一個或多個反相器、電容器、電感器和/或其他電路元件之組合而形成；由軟體、硬體或其組合產生；作為操作於經記錄或傳輸的信號上的程式之結果而產生；和/或作為配置成形成此種延遲的處理器之結果而產生。

根據一個或多個具體實施例，第九圖亦顯示來自基本延遲單元912的輸出進入細密延遲單元904。在一個或多個具體實施例中，細密延遲單元904在從基本延遲單元912所接收到的輸出中引起細密延遲或細密時間位移。在一個或多個具體實施例中，細密延遲單元904所引起的延遲或時間位移可對應於先前所提及的細密延遲204。來自細密延遲單元904的輸出隨後可分開並發送到細密延遲單元930和比較器960兩者。細密延遲單元930可在從細密延遲單元904所接收到的輸出中引起額外的延遲或時間位移。來自細密延遲單元930的輸出隨後可分開並發送到細密延遲單元935和比較器960兩者。細密延遲單元935隨後可在從細密延遲單元930所接收到的輸出中引起額外的延遲。來自細密延遲單元935的輸出隨後可分開並發送到額外的細密延遲單元和比較器960兩者。在細密延遲單元935與細密延遲單元950之間可能有任何數量之細密延遲單元，其中每個細密延遲單元皆從先前的細密延遲單元接收輸入，並將輸出發送到後續的細密延遲單元和比較器960。細密延遲單元950可從細密延遲單元之系列中的第二個至最後一個細密延遲單元接收輸入、引起額外的延遲，並隨後發送到比較器960。比較器960可接收未經延遲的輸入信號902、來自基本延遲單元912的輸出和來自細密延遲單元450的輸出。在一個或多個具體實施例 中，輸入信號902可能係指示數位時脈信號的方波。比較器960可取得來自基本延遲單元912、細密延遲單元450和/或輸入信號902的輸出之測量，和/或對來自細密延遲單元450和/或輸入信號902的輸出執行其他操作。比較器960可配置成判定指示可存在於輸入信號902中或與其結合的特定類型之雜訊的獨特特性，其中此種特性構成隨後可用於識別特定類型之雜訊的特徵。在另一具體實施例中，到細密延遲單元450之系列和/或基本的延遲單元912的輸入和/或來自其的輸出可由n個位元同步器取樣，其中所得到的樣本隨後由比較器960接收。在一個或多個具體實施例中，比較器960可包含一取樣器962。取樣器962可取得輸入信號、間位信號和或細密延遲450和/或基本延遲單元912之輸出之樣本或測量。在一個或多個具體實施例中，取樣器962可能係n個位元同步器。在一個或多個具體實施例中，比較器960可對根據文中所描述的其他範例和具體實施例從n個位元同步器所接收到的前述樣本執行操作。比較器960可設置成識別雜訊，諸如高頻雜訊、低頻雜訊、時脈抖動、電源供應雜訊和/或其他類型之雜訊。在一個或多個具體實施例中，比較器960、基本延遲單元912和細密延遲450之系列可配置成執行延遲、產生間位信號，並取得與如先前涉及第四A圖至第八D圖所描述的方法、裝置和系統一致的測量。在一個具體實施例中，來自基本延遲202和細密延遲單元450之系列的輸出可送回微調控制器910。微調控制器910可動態改變基本延遲單元912所引起的基本延遲202之量。在一個或多個具體實施例中，微調控制器910可改變基本延遲單元912所引起的基本延遲202之量，以補償先前所描述的任何類型之高頻雜訊和/或低頻雜訊。舉例來說，在低頻雜訊存在的情況下，類似於如第八C圖中所顯示的情況，微調控制器910可改變長基本延遲805和/或短基本延遲810使得其回到等於基本延遲202的延遲數值。

第十圖係顯示分析雜訊的方法之範例具體實施例的流程圖。該流程圖包括操作1010-1060，其設置於示例性具體實施例中。其他具體實施例可並行執行兩個或多個操作。該示例性程序適用於軟體、韌體和/或硬體實作。

操作1010可產生信號。所產生的信號可能係類比或數位，並 可無關於任何外部信號而產生，和/或依據從外部信號源所接收到的信號而產生。操作1030可將雜訊施加於操作1010所產生的信號。該雜訊可能係高頻雜訊、低頻雜訊或其組合。前述所提及的雜訊可非故意和/或故意加入操作1030。操作1040可將基本延遲施加於操作1030之輸出。操作1040所施加的延遲量可能係零或任何更大的延遲量。操作1050可將一系列細密延遲施加於來自操作1040的輸出。在操作1050中所施加的細密延遲之數量可能等於零，或者任何更大的延遲數量。在操作1050中所施加的細密延遲之時機可彼此相等或不同。操作1060可接收來自操作1050的經延遲的輸出和在操作1010中所產生的原始信號。操作1060可對從操作1050和1010所接收到的輸出進行一系列互相比較、測量或操作，以偵測並分析可識別在操作1030中所加入雜訊之類型的雜訊特徵。

根據一個或多個具體實施例，第十一圖顯示可併入雜訊分析器120的資料處理器。在一個或多個具體實施例中，時脈1104可產生控制一群輸入暫存器1110和一群輸出暫存器1130之操作的信號。在一個範例中，輸入暫存器1110和輸出暫存器1130可包含記憶體元件，其配置成儲存數位資料。在一個或多個具體實施例中，輸入暫存器1110可配置成接受來自外部信號源的資料和/或將資料輸入一組邏輯元件1120，其中前述輸入/輸出操作依據來自時脈1104的信號而出現。在一個或多個具體實施例中，輸出暫存器1130可配置成接受來自邏輯元件1120的資料和/或將資料輸出到外部目的地，其中前述輸入/輸出操作依據來自時脈1104的信號而出現。在一個或多個具體實施例中，時脈1104所產生的信號可能係類似於先前第四A圖中所顯示波形的方波。在一個或多個具體實施例中，時脈1104可產生方波，且輸入暫存器1110可配置成在前述方波之上升前緣或下降後緣輸入或輸出資料。在一個或多個具體實施例中，時脈1104可產生方波，且輸出暫存器1130可配置成在前述方波之上升前緣或下降後緣輸入或輸出資料。在一個或多個具體實施例中，輸入暫存器1110之輸入和/或輸出可配置成在時脈1104所產生的信號中的初始循環出現，且輸出暫存器1130之輸入和/或輸出可配置成在初始循環之後的循環出現。輸入暫存器1110和/或輸出暫存器1130可重複輸入和/或輸出資料，其中輸入和/或輸出藉由從時 脈1104所產生的再現信號進行控制。在一個或多個具體實施例中，時脈1104所產生的信號中的變化可影響輸入暫存器1110和/或輸出暫存器1130之輸入和/或輸出之時機。

根據一個或多個具體實施例，第十一圖亦顯示連接到邏輯元件1120的電源供應器1106。邏輯元件1120可配置成接收來自輸入暫存器1110的資料、處理所接收到的資料，並將資料處理之結果輸出到輸出暫存器1130。電源供應器1106可供應電或其他功率給邏輯元件1120，其中所供應的功率係邏輯元件1120所需求以處理所接收到的資料。在一個或多個具體實施例中，由電源供應器1106供應給邏輯元件1120的功率量可影響邏輯元件1120之資料處理速度。舉例來說，電源供應器1106可供應在理論上理想的功率位準給邏輯元件1120，如此可允許邏輯元件1120以理想速率處理資料。供應前述在理論上理想的功率位準時，在一個或多個具體實施例中，邏輯元件1120可配置成在時脈1104可發送信號到輸入暫存器1110以將資料輸入邏輯元件1120時的期間，以及時脈1104可發送信號到輸出暫存器1130以接收來自邏輯元件1120的資料時的後續時刻，完成一組資料處理操作。在一個範例中，由電源供應器1106供應給邏輯元件1120的功率大於在理論上理想的位準時，邏輯元件1120可以比理想速率更快的速率執行前述資料處理操作。在另一範例中，由電源供應器1106供應給邏輯元件1120的功率小於在理論上理想的位準時，邏輯元件1120可以比理想速率更慢的速率執行前述資料處理操作。在任一範例中，若邏輯元件1120以比理想速率更快或更慢任一者的速率執行，則輸出到輸出暫存器1130的資料中可能出現錯誤，和/或第十一圖之整個資料處理器可能比其在理想條件下作用得更慢。

根據一個或多個具體實施例，第十一圖進一步顯示可配置成接收來自時脈1104、電源供應器1106和/或邏輯元件1120的信號的雜訊分析器120。在一個具體實施例中，雜訊分析器120可依據從時脈1104、電源供應器1106和/或邏輯元件1120所接收到的第一信號產生第二信號。前述雜訊分析器120所產生的第二信號可能係所接收到的第一信號之間位信號，舉例來說，所產生的第二信號可產生使得其編碼關於第一信號的資訊。 在一個或多個具體實施例中，雜訊分析器120可產生一個以上的間位信號。在一個具體實施例中，雜訊分析器120所接收到的第一信號可能係可指示數位信號的方波。在一個具體實施例中，雜訊分析器120所產生的第二信號，亦即間位信號，可具有係雜訊分析器120所接收到的第一信號之週期之倍數的週期。雜訊分析器120可進一步將一個或多個時間延遲施加於雜訊分析器120從時脈1104、電源供應器1106和/或邏輯元件1120所接收到的間位信號和/或第一信號。在一個或多個具體實施例中，雜訊分析器120可對前述間位信號和/或經延遲的間位信號執行測量；以及將所取得的測量與若間位信號由來自時脈1104、電源供應器1106和/或邏輯元件1120在理論上理想的信號產生則將會出現的測量相互比較。

在一個或多個具體實施例中，雜訊分析器120可分析與在理論上理想的測量相較的前述測量，以判定雜訊分析器120所接收到的第一信號和/或雜訊分析器120所產生的間位信號是否含有雜訊。在一個具體實施例中，若雜訊分析器120判定雜訊存在，則其可進一步分析該雜訊以判定雜訊是否可能係高頻雜訊和/或低頻雜訊。在一個或多個具體實施例中，雜訊分析器120可檢驗從間位信號所收集到的間位信號和測量，以偵測可判定雜訊源是否可能係時脈1104和/或電源供應器1106的雜訊特徵。在一個具體實施例中，該等特徵可能係如先前涉及以上第四A圖至第八D圖所討論的形式。

在一個或多個具體實施例中，若雜訊分析器120偵測具有作為其來源時脈1104和/或電源供應器1106的高和/或低頻雜訊；則雜訊分析器120隨後可將信號反饋給時脈1104、電源供應器1106和/或邏輯元件1120，以校正或補償所偵測到的雜訊。舉例來說，若雜訊分析器120判定具有時脈1104作為來源的雜訊存在，則雜訊分析器120可發送信號以重新設定時脈1104。在另一實施例中，若雜訊分析器120判定具有電源供應器1106作為來源的雜訊存在，則雜訊分析器120可發送信號到電源供應器1106以增加或降低來自電源供應器1106的供應電壓。或者，在另一範例中，若雜訊分析器120判定任何雜訊源皆可造成邏輯元件1120過於迅速完成資料之處理以由輸出暫存器1130接受而無錯誤，則雜訊分析器120可發送信 號到邏輯元件1120以將到輸出暫存器1130的輸出延遲適當的時間量。

根據一個或多個具體實施例，第十二圖顯示詳述雜訊分析程序之操作的程序流程圖。在一個或多個具體實施例中，操作1210可涉及接收第一信號的雜訊分析器120。在一個或多個具體實施例中，操作1220可涉及經由雜訊分析器依據第一信號產生第二信號。在一個或多個具體實施例中，操作1230可涉及經由在時間上將第二信號位移基本延遲時間(進行基本延遲)。在一個或多個具體實施例中，操作1240可涉及經由比較器將在時間上位移的第二信號之實際測量與第三理論信號之理論測量相較，其中第三理論信號係若第一信號無高頻雜訊和低頻雜訊兩者時會從第一信號產生的第二信號之型式。

雖然本發明具體實施例已參照具體的範例具體實施例進行描述，但顯然可對這些具體實施例做出各種修飾和改變而不悖離各種具體實施例之更廣泛的精神與範疇。舉例來說，文中所描述的各種裝置和模組可經由硬體電路(例如互補金氧半導體(CMOS)型邏輯電路)、韌體、軟體或硬體、韌體和軟體(例如體現於非暫時性機器可讀取媒體中)之任何組合而實現及操作。舉例來說，各種電性構造和方法可經由電晶體、邏輯閘和電路(例如特定應用積體電路(ASIC,“Application specific integrated circuitry”)和/或數位信號處理器(DSP,“Digital signal processor”)電路)而體現。

此外，應可察知文中所揭示的各種操作、程序和方法可體現於與資料處理系統(例如電腦系統)相容的非暫時性機器可讀取媒體和/或機器可存取媒體中，和/或可以任何次序執行。據此，說明書和所附圖式係視為例示性而非限制性意義。

一些具體實施例已進行描述。然而，應可理解可做到各種修飾例而不悖離所主張發明之精神與範疇。此外，圖示中所描繪出的邏輯流程不要求所顯示的特定次序或順序次序以達成所需結果。此外，可提供其他步驟，或者可從所描述的流程排除步驟，且其他組成部分可加入所描述的系統或從其移除。據此，其他具體實施例落於以下諸申請專利範圍之範疇內。

圖示中的構造和模組可顯示為相異並與僅幾個具體的構造而 非其他通信。該等構造可彼此合併、可執行重疊作用，並可與圖示中未顯示連接的其他構造通信。據此，說明書和/或所附圖式可視為例示性而非限制性意義。

102‧‧‧信號；無雜訊信號；時脈信號

104‧‧‧高頻雜訊

106‧‧‧低頻雜訊

108‧‧‧位置

110‧‧‧信號及雜訊

120‧‧‧雜訊分析器

Claims (18)

1. 一種用於時脈抖動及電源供應雜訊分析的方法，包含：由一雜訊分析器接收一第一信號；依據該第一信號經由該雜訊分析器產生一第二信號；經由一基本延遲單元(element)在時間上將該第二信號位移一基本延遲時間；以及經由一比較器將該在時間上位移的第二信號之一實際測量與一第三理論信號之一理論測量相較，其中該第三理論信號係若該第一信號無一高頻雜訊和一低頻雜訊則將會從一第一信號產生的該第二信號之一型式(version)。
2. 如申請專利範圍第1項之方法，更包含：經由至少一個細密(fine)延遲單元在時間上將該第二信號位移一細密延遲時間。
3. 如申請專利範圍第2項之方法，更包含：經由該比較器將取自在時間上位移的該第二信號之一細密測量與取自該第三理論信號之一理論細密測量相較，其中該細密測量和該理論細密測量在時間上對應於該至少一個細密延遲單元所提供的該細密延遲時間。
4. 如申請專利範圍第1項之方法，其中該第一信號係一第一週期性信號、該第二信號係一第二週期性信號，且該第二信號之一週期(period)係為該第一信號之一週期之一倍數。
5. 如申請專利範圍第1項之方法，其中該第一信號包含一數位時脈信號之一週期性方波，且該第二信號包含該雜訊分析器所產生的一方波，其中該第二信號之一週期係為該第一週期性方波信號之一週期之一倍數。
6. 如申請專利範圍第5項之方法，其中該基本延遲時間等於該第一信號之該週期。
7. 一種雜訊分析器系統包含：一信號產生器，其配置成接收一第一信號並依據該第一信號產生一 第二信號；一基本延遲單元，其配置成在時間上將該第二信號位移一第一時間延遲；複數個細密延遲單元，其配置成進一步在時間上將該第二信號位移至少一個細密時間延遲；以及一比較器，其配置成將在時間上位移的該第二信號之一實際測量與一第三理論信號之一理論測量相較，其中該第三理論信號係若該第一信號無一高頻雜訊和一低頻雜訊兩者則將會從該第一信號產生的該第二信號之一型式。
8. 如申請專利範圍第7項之系統，其中該比較器進一步配置成將取自在時間上位移的該第二信號之一細密測量與取自該第三理論信號之一理論細密測量相較。
9. 如申請專利範圍第8項之系統，其中該細密測量和該理論細密測量在時間上對應於該等複數個細密延遲單元中至少一者所提供的該細密時間延遲。
10. 如申請專利範圍第7項之系統，其中該第一信號係一第一週期性信號、該第二信號係一第二週期性信號，且該第二信號之一週期係該第一信號之一週期之一倍數。
11. 如申請專利範圍第7項之系統，其中該第一信號包含一數位時脈信號之一週期性方波，且該第二信號包含該信號產生器所產生的一方波，其中該第二信號之一週期係該第一週期性方波信號之一週期之一倍數。
12. 如申請專利範圍第11項之系統，其中該第一時間延遲等於該第一信號之該週期。
13. 一種雜訊分析器包含：一信號產生器，其配置成接收一第一信號並依據該第一信號產生一第二信號；一基本延遲單元，其配置成在時間上將該第二信號位移一第一時間延遲；以及一比較器，其配置成將在時間上位移的該第二信號之一實際測量與 一第三理論信號之一理論測量相較，其中該第三理論信號係若該第一信號無一高頻雜訊和一低頻雜訊兩者則將會從該第一信號產生的該第二信號之一型式。
14. 如申請專利範圍第13項之雜訊分析器，更包含複數個細密延遲單元，其配置成將該第二信號進一步位移複數個時間延遲。
15. 如申請專利範圍第13項之雜訊分析器，其中該比較器進一步配置成將取自在時間上位移的該第二信號之一細密測量與取自該第三理論信號之一理論細密測量相較，其中該細密測量和該理論細密測量在時間上對應於該等複數個細密延遲單元中至少一者所提供的該時間延遲。
16. 如申請專利範圍第13項之雜訊分析器，其中該第一信號係一第一週期性信號、該第二信號係一第二週期性信號，且該第二信號之一週期係該第一信號之一週期之一倍數。
17. 如申請專利範圍第16項之雜訊分析器，其中該第一信號包含一數位時脈信號之一週期性方波，且該第二信號包含該信號產生器所產生的一方波，其中該第二信號之一週期係該第一週期性方波信號之一週期之一倍數。
18. 如申請專利範圍第17項之雜訊分析器，其中該第一時間延遲等於該第一信號之該週期。