TWI472161B - 時脈供應裝置及其方法 - Google Patents

時脈供應裝置及其方法 Download PDF

Info

Publication number
TWI472161B
TWI472161B TW100135033A TW100135033A TWI472161B TW I472161 B TWI472161 B TW I472161B TW 100135033 A TW100135033 A TW 100135033A TW 100135033 A TW100135033 A TW 100135033A TW I472161 B TWI472161 B TW I472161B
Authority
TW
Taiwan
Prior art keywords
signal
output
clock
amplitude
clock signal
Prior art date
Application number
TW100135033A
Other languages
English (en)
Other versions
TW201315154A (zh
Inventor
Yueh Chang Chen
Original Assignee
Altek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altek Corp filed Critical Altek Corp
Priority to TW100135033A priority Critical patent/TWI472161B/zh
Priority to US13/304,690 priority patent/US8552806B2/en
Publication of TW201315154A publication Critical patent/TW201315154A/zh
Application granted granted Critical
Publication of TWI472161B publication Critical patent/TWI472161B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Description

時脈供應裝置及其方法
本發明是有關於一種電子時脈技術,且特別是有關於一種適於電子時脈系統的時脈供應裝置及其方法。
圖1為典型的電子時脈系統100的示意圖。請參照圖1。一般電子裝置會配置電子時脈系統100,電子時脈系統100提供電子裝置所需的時脈信號CLK,以使電子裝置正常運作。電子時脈系統100包括頻率產生模組(frequency generation module)10、鎖相迴路(Phase Locked Loop,PLL)20、計數器(counter)30、石英振盪器(crystal oscillator)40以及電池BAT。電子時脈系統100利用石英振盪器40與頻率產生模組10來產生32,768 Hz的時脈信號CLK。鎖相迴路20將時脈信號CLK予以倍頻而其後端的電路來使用。計數器30利用時脈信號CLK來產生日期編碼(data code)。
請注意到圖中虛線LL’可以將此電子時脈系統100的電力使用情形分為兩個區域。位在虛線LL’的左側區域為永遠開啟(always on)的區域,即使電子裝置關機了,為了要讓電子系統100在下次開機時能夠顯示正確日期,因此虛線LL’的左側區域的電路需要一直運作,以使計數器30可以繼續運行。此外,位在虛線LL’的右側區域端視系統使用狀態來決定,當系統的電力開啟時則此區域為開啟,而當系統的電力關閉時則此區域為關閉。由於可見,系統的電力關閉時,頻率產生模組10仍需要持續輸出時脈信號CLK至計數器30,所以關機時會持續消耗電池BAT的電力,無法做到省電。
一般來說,動態功率消耗P=(1/2)×(C×V2 ×f),其中C、V、f分別用來表示電容值、電壓值、頻率值,V2 表示為電壓的平方。理論上,若電壓的振幅變小,則P值會變小,可以達到省電。然而,若電壓的振幅變小,明顯的壞處是噪音(noise)變大。噪音或抖動(jitter)會造成時脈信號CLK的責任週期(duty cycle)不準確。因此,在典型的電子時脈系統100的架構下,若為了省電則會造成鎖相迴路20所輸出的倍頻之時脈為異常。
有鑑於此,本發明提出一種時脈供應裝置及其方法,藉以解決先前技術所述及的問題。
本發明提出一種時脈供應裝置,其包括頻率產生單元以及控制單元。頻率產生單元用以反應於模式信號來決定時脈信號的振幅為第一振幅或第二振幅,且頻率產生單元將外部振盪信號轉換為時脈信號,其中第一振幅大於第二振幅。控制單元耦接頻率產生單元並接收時脈信號,用以反應於系統狀態信號來輸出模式信號,並且當控制單元判斷時脈信號為穩定振盪時,將時脈信號供應至外部。其中若系統狀態信號為電力開啟信號,則使用第一振幅作為時脈信號的振幅;以及若系統狀態信號為電力關閉信號,則使用第二振幅作為時脈信號的振幅。
在本發明的一實施例中,頻率產生單元包括第一驅動單元、第二驅動單元、第一反相器以及第二反相器。第一驅動單元用以將外部振盪信號轉換為第一弦波信號,並且反應於模式信號來決定是否輸出第一弦波信號。第二驅動單元用以將外部振盪信號轉換為第二弦波信號,並且反應於模式信號來決定是否輸出第二弦波信號。第一反相器耦接第二驅動單元,用以將模式信號進行反相。第二反相器耦接第一驅動單元的輸出與第二驅動單元的輸出,用以將第一弦波信號轉換為具有第一振幅的時脈信號或是將第二弦波信號轉換為具有第二振幅的時脈信號。
在本發明的一實施例中,第一驅動單元包括第一緩衝器以及第一開關。第一緩衝器用以將外部振盪信號轉換為第一弦波信號。第一開關串接第一緩衝器的輸出,第一開關反應於模式信號來決定是否導通。第二驅動單元包括第二緩衝器以及第二開關。第二緩衝器用以將外部振盪信號轉換為第二弦波信號。第二開關串接第二緩衝器的輸出,第二開關反應於模式信號的反相來決定是否導通。
在本發明的一實施例中,控制單元包括邊緣偵測電路。邊緣偵測電路接收系統狀態信號與時脈信號,邊緣偵測電路用以反應於系統狀態信號與時脈信號而輸出脈衝信號與模式信號,其中脈衝信號用以禁能時脈信號輸出至外部。其中,當邊緣偵測電路偵測到系統狀態信號的上升緣或下降緣並且配合時脈信號的負緣而輸出脈衝信號。
在本發明的一實施例中,邊緣偵測電路包括第一正反器、第二正反器以及互斥或運算單元。第一正反器具有時脈端以接收時脈信號,第一正反器用以根據系統狀態信號與時脈信號的負緣作輸出。第二正反器具有時脈端以接收時脈信號,第二正反器用以根據第一正反器的輸出與時脈信號的負緣作輸出,以產生並輸出模式信號。互斥或運算單元接收第一正反器的輸出與第二正反器的輸出,用以產生並輸出脈衝信號。
在本發明的一實施例中,控制單元更包括邏輯運算單元。邏輯運算單元耦接邊緣偵測電路,用以計數時脈信號的週期數,若計數期間同時接收到脈衝信號,則重新計數該時脈信號的週期數且不輸出時脈信號至外部,若計數的週期數達到預設值時,則輸出時脈信號至外部。
本發明另提出一種時脈供應方法,其包括:(a)反應於系統狀態信號來決定時脈信號的振幅大小;(b)將外部振盪信號轉換為時脈信號;以及(c)判斷時脈信號為穩定振盪時,將時脈信號供應至外部。
在本發明的一實施例中,步驟(a)更包括:若系統狀態信號為電力開啟信號,則使用第一振幅作為時脈信號的振幅;以及若系統狀態信號為電力關閉信號,則使用第二振幅作為時脈信號的振幅;其中第一振幅大於第二振幅。
基於上述,本發明因採用系統狀態信號來決定時脈信號的振幅大小,可以進行動態地切換。電子時脈系統在開機時使用較大的振幅,對於噪音有較佳的抗干擾能力。另一方面,電子時脈系統在關機時使用較小的振幅,因此可以達到省電。所以本發明可以有效地解決傳統電子時脈系統中所遭遇的問題。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細參考本發明之實施例,並在附圖中說明所述實施例之實例。另外,在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
圖2是依照本發明一實施例之電子時脈系統200的示意圖。請參照圖2。電子時脈系統200可以包括時脈供應裝置(cock supply apparatus)210與鎖相迴路(Phase Locked Loop,PLL)20a。此電子時脈系統200可以應用於各種電子裝置,例如數位相機(Digital Still Camera,DSC)、手機,但不以此為限。時脈供應裝置210包括頻率產生單元220以及控制單元250。頻率產生單元220包括第一驅動單元230與第二驅動單元240,用以反應於模式信號SD1_switch來控制第一驅動單元230與第二驅動單元240,以決定時脈信號CK的振幅為第一振幅或第二振幅,其中時脈信號CK的週期不變。頻率產生單元220將來自石英振盪器(crystal oscillator)40的振盪信號Xtal(類比)轉換為時脈信號CK(數位)。由第一驅動單元230所產生的第一振幅大於第二驅動單元240所產生的第二振幅。關於鎖相迴路20a屬本發明相關領域具有通常知識者所熟識的技藝,因而在此並不再加以贅述之。
控制單元250耦接頻率產生單元220並接收時脈信號CK,用以反應於系統狀態信號SD1(請參見圖5繪示)來輸出模式信號SD1_switch,並且當控制單元250判斷時脈信號CK為穩定振盪時,將時脈信號CK供應至鎖相迴路20a。其中系統狀態信號SD1的產生方式可以由使用者按壓(或推動)一開機鍵來產生。關於判斷是否穩定振盪的方式,將於後文再詳細說明。鎖相迴路20a可以將時脈信號CK予以倍頻(例如12 MHz),以供鎖相迴路20a的後端電路來使用。其中決定時脈信號CK的振幅方式如下:若系統狀態信號SD1為電力開啟信號(power on signal)(請參見圖5繪示,系統狀態信號SD1在時間T0~TM為電力開啟信號),則導通第一驅動單元230而以第一振幅作為時脈信號CK的振幅;若系統狀態信號SD1為電力關閉信號(power off signal)(請參見圖5繪示,系統狀態信號SD1在時間TM以後為電力關閉信號),則導通第二驅動單元240而以第二振幅作為時脈信號CK的振幅。
於本實施例中,頻率產生單元220除了包括第一驅動單元230、第二驅動單元240,還包括第一反相器222以及第二反相器224。第一驅動單元230包括第一緩衝器BUF1以及第一開關Q1。第一緩衝器BUF1用以將振盪信號Xtal轉換為第一弦波信號(類比信號)。第一開關Q1串接第一緩衝器BUF1的輸出,第一開關Q1反應於模式信號SD1_switch來決定是否導通。第二驅動單元240包括第二緩衝器BUF2以及第二開關Q2。第二緩衝器BUF2用以將振盪信號Xtal轉換為第二弦波信號(類比信號)。第二開關Q2串接第二緩衝器BUF2的輸出,第二開關Q2反應於模式信號SD1_switch的反相來決定是否導通。藉此,第一開關Q1與第二開關Q2可以進行動態地切換。
在此值得一提的是,第一緩衝器BUF1的推力大於第二緩衝器BUF2的推力,使得第一弦波信號的振幅大於第二弦波信號的振幅。第一反相器222耦接於第一驅動單元230與第二驅動單元240之間,用以將模式信號SD1_switch進行反相。第二反相器224耦接第一驅動單元230的輸出與第二驅動單元240的輸出。故,頻率產生單元220可以用來將第一弦波信號(類比信號)轉換為具有第一振幅的時脈信號CK(數位信號),或是將第二弦波信號(類比信號)轉換為具有第二振幅的時脈信號CK(數位信號)。
此外,控制單元250包括邊緣偵測電路260。邊緣偵測電路260接收系統狀態信號SD1與時脈信號CK,邊緣偵測電路260用以反應於系統狀態信號SD1與時脈信號CK的負緣而輸出脈衝信號SD1_edge與模式信號SD1_switch。圖3是圖2的邊緣偵測電路260的詳細電路圖。圖4是圖2的邊緣偵測電路260的另一電路圖。圖5是圖3的邊緣偵測電路260的時序圖。請合併參照圖2至圖5。邊緣偵測電路260可以包括第一正反器261、第二正反器262以及互斥或運算單元263。第一正反器261與第二正反器262各自具有一時脈端C以接收時脈信號CK及一輸出端Q,第一正反器261用以根據系統狀態信號SD1與時脈信號CK的負緣作輸出。第二正反器262用以接收第一正反器261的輸出(SD1_D1),根據第一正反器的輸出與時脈信號CK的負緣作輸出,將第一正反器的輸出延遲一個時脈信號CK的週期時間,從而產生並輸出模式信號SD1_switch。第一正反器261與第二正反器262可以利用D型正反器來實現,然而本發明不以此為限。互斥或運算單元263接收第一正反器261的輸出與第二正反器262的輸出,並利用互斥或(Exclusive-OR)的邏輯運算來產生且輸出脈衝信號SD1_edge,其中脈衝信號SD1_edge用以禁能時脈信號CK輸出至鎖相迴路20a。
於本實施例中,互斥或運算單元263採用互斥或的邏輯運算。在圖3中,互斥或運算單元263可以包括第三反相器264、第四反相器265、第一及閘266、第二及閘267以及或閘268。第三反相器264接收第一正反器261的輸出。第四反相器265接收第二正反器264的輸出。第一及閘266接收第一正反器261的輸出與第四反相器265的輸出。第二及閘267接收第二正反器262的輸出與第三反相器264的輸出。或閘268接收第一及閘266的輸出與第二及閘267的輸出。如此一來,可以由或閘268來產生並輸出脈衝信號SD1_edge。其中,SD1_edge的邏輯表達式如下:SD1_edge=‧SD1_switch+SD1_D1‧。在圖4中,互斥或運算單元263可以利用互斥或閘來實現。基此教示內容,本領域具有通常知識者應當可自行推演/類推出互斥或運算單元263的其他實施方式,故在此並不再加以贅述之。
請再次參照圖3(或圖4)和圖5。系統狀態信號SD1在時間T0~TM為電力開啟信號,系統狀態信號SD1在時間TM以後為電力關閉信號。當邊緣偵測電路260的第一正反器261在時間T2(以CK的負緣取樣)偵測到系統狀態信號SD1的上升緣,或是在時間TN(以CK的負緣取樣)偵測到下降緣。接著,互斥或運算單元263利用第一正反器261的輸出(SD1_D1)與第二正反器262的輸出(模式信號SD1_switch),並且配合時脈信號CK的週期變化(負緣取樣)而分別在時間T2~T3與時間TN~TP共產生兩個脈衝信號SD1_edge,可以用來使計數歸零而重新計數(關於計數技術於下一段詳細描述)。脈衝信號SD1_edge用以在時間T2~T3與時間TN~TP禁能時脈信號CK輸出至鎖相迴路20a。其中在時間T3~TN的時脈信號CK為第一振幅,在時間TP以後的時脈信號CK為第二振幅。
請再次參照圖2。控制單元250更包括邏輯運算單元270。邏輯運算單元270的目的是用來判斷時脈信號CK是否穩定振盪,並只輸出穩定振盪的時脈信號CK。邏輯運算單元270耦接邊緣偵測電路260,用以計數時脈信號CK的週期數。若計數期間同時接收到脈衝信號SD1_edge,則重新計數時脈信號CK的週期數且不輸出時脈信號CK至鎖相迴路20a,若計數的週期數達到一預設值時,表示時脈信號CK已經穩定振盪,此時的時脈信號CK可以被使用,因此可以輸出時脈信號CK至鎖相迴路20a。其中預設值可以是時脈信號CK從起振到達穩定振盪所需的時間,因此可以將此穩定振盪所需時間換算為等同的計數週期數。
於本實施例中,邏輯運算單元270可以包括第五反相器271、第三及閘272、第一計數器273、比較器274以及第四及閘275。第五反相器271用以將脈衝信號SD1_edge進行反相。第三及閘272用以接收重置信號POR以及第五反相器271的輸出。脈衝信號SD1_edge用以使第一計數器273歸零而重新計數。第一計數器273具有輸入端CKN用以接收時脈信號CK,第一計數器273計數時脈信號CK的週期數。此外,第一計數器273具有重新計數端RSTN,用以接收第三及閘272的輸出而決定是否重新計數。比較器274比較第一計數器273的輸出與預設值REF,用以決定時脈信號CK是否處於穩定振盪狀態。若比較器274輸出為邏輯H,則表示時脈信號CK處於穩定振盪狀態。第四及閘275用以接收時脈信號CK與比較器275的輸出。因此,若判斷時脈信號CK為穩定振盪時,第四及閘275可以將時脈信號CK供應至鎖相迴路20a。此外,邏輯運算單元270的實施方式並不以上述實施態樣為限。
基於上述,本發明實施例因採用系統狀態信號來決定時脈信號的振幅大小,電子時脈系統200在開機時使用較大的振幅,使得噪音的抖動(jitter)範圍變小,藉此可以排除雜訊或抖動而造成的錯誤動作,對於噪音有較佳的抗干擾能力。另一方面,電子時脈系統200在關機時使用較小的振幅,且因為虛線MM’右半區域關閉,對於來自MM’右半區域的噪音可以忽略,因此P=(1/2)×(C×V2 ×f)中的V變小而可以達到省電。
另一方面,本實施例之時脈供應裝置210可以更包括電源啟始重置電路280以及第二計數器290。電源啟始重置電路280耦接邊緣偵測電路260的重置端CLR與邏輯運算單元270,用以偵測工作電壓VDD以輸出重置信號POR。其中當工作電壓VDD剛上電時,電壓會逐漸上升,在未達穩定電壓之前是不能供給電子時脈系統200來使用。電源啟始重置電路280可以用來保障在開機時的工作電壓VDD是正常的。若工作電壓VDD為穩定則使控制單元250計數。若電源啟始重置電路280判斷工作電壓VDD為不穩定則輸出重置信號POR,且POR為邏輯第一準位(例如邏輯L);若判斷工作電壓VDD為穩定則使重置信號POR為邏輯第二準位(例如邏輯H)。其中控制單元250反應於重置信號POR的邏輯第一準位而停止運作。第二計數器290耦接控制單元250的輸出,用以計數時脈信號CK而產生正確的日期編碼(data code)。
請注意到圖中虛線MM’可以將電子時脈系統200的電力使用情形分為兩個區域。位在虛線MM’的左側區域為永遠開啟(always on)的區域,即使電子裝置關機了,虛線MM’的左側區域的時脈供應裝置210一直運作,可以輸出具有第二振幅(較小振幅)的時脈信號CK至第二計數器290,電子時脈系統200可以在下次開機時顯示正確日期。由於時脈信號CK的振幅為較小的第二振幅,因此相較於開機所使用的第一振幅(較大振幅)可以省電。此外,位在虛線MM’的右側區域端視系統使用狀態來決定,當系統的電力開啟(power on)時則此區域為開啟,而當系統的電力關閉(power off)時則此區域為關閉。於開機時,時脈信號CK的振幅為較大的第一振幅,因此對於噪音的抗干擾能力強,可以排除雜訊或抖動而造成的錯誤動作。
基於上述實施例所揭示教示的內容,可以彙整出一種通用的時脈供應方法。更清楚來說,圖6的繪示為本發明一實施例之時脈供應方法的流程圖。請參照圖6,本實施例之時脈供應方法可以包括以下步驟:首先如步驟S601所示,反應於系統狀態信號(電力開啟或電力關閉)來決定時脈信號的振幅大小。
接著在步驟S603中,將外部振盪信號轉換為時脈信號。
最後如步驟S605所示,判斷時脈信號為穩定振盪時,將時脈信號供應至外部。
另外,在步驟S601中還可以包括:若系統狀態信號為電力開啟信號,則使用第一振幅作為時脈信號的振幅;以及若系統狀態信號為電力關閉信號,則使用第二振幅作為時脈信號的振幅,其中第一振幅大於第二振幅。
綜上所述,本發明實施例因採用系統狀態信號來決定時脈信號的振幅大小,可以進行動態地切換。在開機時使用較大的振幅,對於噪音有較佳的抗干擾能力。另一方面,在關機時使用較小的振幅,因此可以達到省電。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10...頻率產生模組
20、20a...鎖相迴路
30...計數器
40...石英振盪器
100...電子時脈系統
200...電子時脈系統
210...時脈供應裝置
220...頻率產生單元
222...第一反相器
224...第二反相器
230...第一驅動單元
240...第二驅動單元
250...控制單元
260...邊緣偵測電路
261...第一正反器
262...第二正反器
263...互斥或運算單元
264...第三反相器
265...第四反相器
266...第一及閘
267...第二及閘
268...或閘
270...邏輯運算單元
271...第五反相器
272...第三及閘
273...第一計數器
274‧‧‧比較器
275‧‧‧第四及閘
280‧‧‧電源啟始重置電路
290‧‧‧第二計數器
BAT‧‧‧電池
BUF1‧‧‧第一緩衝器
BUF2‧‧‧第二緩衝器
C‧‧‧時脈端
CKN‧‧‧輸入端
CLR‧‧‧重置端
CLK、CK‧‧‧時脈信號
LL’、MM’‧‧‧虛線
Q‧‧‧輸出端
Q1‧‧‧第一開關
Q2‧‧‧第二開關
REF‧‧‧預設值
RSTN‧‧‧重新計數端
SD1‧‧‧系統狀態信號
SD1_D1‧‧‧第一正反器的輸出
SD1_edge‧‧‧脈衝信號
SD1_switch‧‧‧模式信號
T0、T1、T2、T3、TM、TN、TP‧‧‧時間
VDD‧‧‧工作電壓
Xtal‧‧‧振盪信號
S601~S605‧‧‧本發明一實施例之時脈供應方法的各步驟
下面的所附圖式是本發明的說明書的一部分,繪示了本發明的示例實施例,所附圖式與說明書的描述一起說明本發明的原理。
圖1為典型的電子時脈系統的示意圖。
圖2是依照本發明一實施例之電子時脈系統的示意圖。
圖3是圖2的邊緣偵測電路260的詳細電路圖。
圖4是圖2的邊緣偵測電路260的另一電路圖。
圖5是圖3的邊緣偵測電路260的時序圖。
圖6是依照本發明一實施例之時脈供應方法的流程圖。
20a...鎖相迴路
40...石英振盪器
200...電子時脈系統
210...時脈供應裝置
220...頻率產生單元
222...第一反相器
224...第二反相器
230...第一驅動單元
240...第二驅動單元
250...控制單元
260...邊緣偵測電路
270...邏輯運算單元
271...第五反相器
272...第三及閘
273...第一計數器
274...比較器
275...第四及閘
280...電源啟始重置電路
290...第二計數器
BUF1...第一緩衝器
BUF2...第二緩衝器
C...時脈端
CK...時脈信號
CKN...輸入端
CLR...重置端
MM’...虛線
Q1...第一開關
Q2...第二開關
REF...預設值
RSTN...重新計數端
SD1...系統狀態信號
SD1_edge...脈衝信號
SD1_switch...模式信號
VDD...工作電壓
Xtal...振盪信號

Claims (14)

  1. 一種時脈供應裝置,包括:一頻率產生單元,用以反應於一模式信號來決定一時脈信號的振幅為一第一振幅或一第二振幅,且該頻率產生單元將一外部振盪信號轉換為該時脈信號,其中該第一振幅大於該第二振幅;一控制單元,耦接該頻率產生單元並接收該時脈信號,用以反應於一系統狀態信號來輸出該模式信號,並且當該控制單元判斷該時脈信號為穩定振盪時,將該時脈信號供應至外部;以及一第二計數器,耦接該控制單元的輸出,用以計數該時脈信號而產生一日期編碼;其中若該系統狀態信號為電力開啟信號,則使用該第一振幅作為該時脈信號的振幅;以及若該系統狀態信號為電力關閉信號,則使用該第二振幅作為該時脈信號的振幅。
  2. 如申請專利範圍第1項所述之時脈供應裝置,其中該頻率產生單元包括:一第一驅動單元,用以將該外部振盪信號轉換為一第一弦波信號,並且反應於該模式信號來決定是否輸出該第一弦波信號;一第二驅動單元,用以將該外部振盪信號轉換為一第二弦波信號,並且反應於該模式信號來決定是否輸出該第二弦波信號;一第一反相器,耦接該第二驅動單元,用以將該模式 信號進行反相;以及一第二反相器,耦接該第一驅動單元的輸出與該第二驅動單元的輸出,用以將該第一弦波信號轉換為具有該第一振幅的該時脈信號或是將該第二弦波信號轉換為具有該第二振幅的該時脈信號。
  3. 如申請專利範圍第2項所述之時脈供應裝置,其中該第一驅動單元包括:一第一緩衝器,用以將該外部振盪信號轉換為該第一弦波信號;以及一第一開關,串接該第一緩衝器的輸出,該第一開關反應於該模式信號來決定是否導通。
  4. 如申請專利範圍第2項所述之時脈供應裝置,其中該第二驅動單元包括:一第二緩衝器,用以將該外部振盪信號轉換為該第二弦波信號;以及一第二開關,串接該第二緩衝器的輸出,該第二開關反應於該模式信號的反相來決定是否導通。
  5. 如申請專利範圍第2項所述之時脈供應裝置,其中該控制單元包括:一邊緣偵測電路,接收該系統狀態信號與該時脈信號,該邊緣偵測電路用以反應於該系統狀態信號與該時脈信號而輸出一脈衝信號與該模式信號,其中該脈衝信號用以禁能該時脈信號輸出至外部。
  6. 如申請專利範圍第5項所述之時脈供應裝置,其中 當該邊緣偵測電路偵測到該系統狀態信號的上升緣或下降緣並且配合該時脈信號的負緣而輸出該脈衝信號。
  7. 如申請專利範圍第6項所述之時脈供應裝置,其中該邊緣偵測電路包括:一第一正反器,具有一時脈端以接收該時脈信號,該第一正反器用以根據該系統狀態信號與該時脈信號的負緣作輸出;一第二正反器,具有一時脈端以接收該時脈信號,該第二正反器用以根據該第一正反器的輸出與該時脈信號的負緣作輸出,以產生並輸出該模式信號;以及一互斥或運算單元,接收該第一正反器的輸出與該第二正反器的輸出,用以產生並輸出該脈衝信號。
  8. 如申請專利範圍第7項所述之時脈供應裝置,其中該互斥或運算單元包括:一第三反相器,接收該第一正反器的輸出;一第四反相器,接收該第二正反器的輸出;一第一及閘,接收該第一正反器的輸出與該第四反相器的輸出;一第二及閘,接收該第二正反器的輸出與該第三反相器的輸出;以及一或閘,接收該第一及閘的輸出與該第二及閘的輸出,用以產生並輸出該脈衝信號。
  9. 如申請專利範圍第7項所述之時脈供應裝置,其中該互斥或運算單元為互斥或閘。
  10. 如申請專利範圍第8項所述之時脈供應裝置,其中該控制單元更包括:一邏輯運算單元,耦接該邊緣偵測電路,用以計數該時脈信號的週期數,若計數期間同時接收到該脈衝信號,則重新計數該時脈信號的週期數且不輸出該時脈信號至外部,若計數的週期數達到一預設值時,則輸出該時脈信號至外部。
  11. 如申請專利範圍第10項所述之時脈供應裝置,其中該邏輯運算單元包括:一第五反相器,用以將該脈衝信號進行反相;一第三及閘,用以接收一重置信號以及該第五反相器的輸出;一第二計數器,用以接收並計數該時脈信號,該第二計數器反應於該第三及閘的輸出而決定是否重新計數;一比較器,比較該第二計數器的輸出與該預設值,用以決定該時脈信號是否處於穩定振盪狀態;以及一第四及閘,用以接收該時脈信號與該比較器的輸出。
  12. 如申請專利範圍第10項所述之時脈供應裝置,其中該時脈供應裝置更包括:一電源啟始重置電路,耦接該邊緣偵測電路與該邏輯運算單元,用以偵測一工作電壓以輸出一重置信號,其中若判斷該工作電壓為不穩定則該重置信號為邏輯第一準位,若判斷該工作電壓為穩定則該重置信號為邏輯第二準位,其中該控制單元反應於該重置信號的邏輯第一準位而 停止運作。
  13. 如申請專利範圍第1項所述之時脈供應裝置,其中該外部振盪信號由一石英振盪器所產生。
  14. 一種時脈供應方法,包括:(a)反應於一系統狀態信號來決定一時脈信號的振幅大小;(b)將一外部振盪信號轉換為該時脈信號;(c)判斷該時脈信號為穩定振盪時,將該時脈信號供應至外部;以及(d)計數該時脈信號以產生一日期編碼;其中步驟(a)更包括:若該系統狀態信號為電力開啟信號,則使用一第一振幅作為該時脈信號的振幅;以及若該系統狀態信號為電力關閉信號,則使用一第二振幅作為該時脈信號的振幅;其中該第一振幅大於該第二振幅。
TW100135033A 2011-09-28 2011-09-28 時脈供應裝置及其方法 TWI472161B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100135033A TWI472161B (zh) 2011-09-28 2011-09-28 時脈供應裝置及其方法
US13/304,690 US8552806B2 (en) 2011-09-28 2011-11-28 Apparatus for supplying clock and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100135033A TWI472161B (zh) 2011-09-28 2011-09-28 時脈供應裝置及其方法

Publications (2)

Publication Number Publication Date
TW201315154A TW201315154A (zh) 2013-04-01
TWI472161B true TWI472161B (zh) 2015-02-01

Family

ID=47910632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135033A TWI472161B (zh) 2011-09-28 2011-09-28 時脈供應裝置及其方法

Country Status (2)

Country Link
US (1) US8552806B2 (zh)
TW (1) TWI472161B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9952281B2 (en) 2013-07-04 2018-04-24 Nvidia Corporation Clock jitter and power supply noise analysis
JP2015056730A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体集積回路、および、発振システム
US9112448B2 (en) * 2013-10-28 2015-08-18 Qualcomm Incorporated Ultra low-power high frequency crystal oscillator for real time clock applications
KR102491690B1 (ko) * 2016-08-17 2023-01-26 에스케이하이닉스 주식회사 클락 검출기 및 클락 검출 방법
JP6809115B2 (ja) * 2016-10-13 2021-01-06 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057742A (en) * 1998-06-01 2000-05-02 Microchip Technology Incorporated Low power oscillator having fast start-up times
US6590376B1 (en) * 1998-05-28 2003-07-08 Landis+Gyr Ag Method of deriving a frequency of a pulse signal from alternate sources and method of calibrating same
TW201119240A (en) * 2009-02-13 2011-06-01 Silego Technology Inc An integrated circuit frequency generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590376B1 (en) * 1998-05-28 2003-07-08 Landis+Gyr Ag Method of deriving a frequency of a pulse signal from alternate sources and method of calibrating same
US6057742A (en) * 1998-06-01 2000-05-02 Microchip Technology Incorporated Low power oscillator having fast start-up times
TW201119240A (en) * 2009-02-13 2011-06-01 Silego Technology Inc An integrated circuit frequency generator

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Biew, M., "A Fully-integrated 900 MHz Spread Spectrum Transmitter," Consumer Electronics, 1993. Digest of Technical Papers. ICCE., IEEE 1993 International Conference on , vol., no., pp.308,309, 8-10 June 1993 *
Laute, A.; Peter, J., "A fully silicon monolithic integrated 868/915 MHz FSK/FM/ASK transmitter chip," Silicon Monolithic Integrated Circuits in RF Systems, 2000. Digest of Papers. 2000 Topical Meeting on , vol., no., pp.38,42, 28-28 April 2000 *
Schuchter, W.; Krasser, G.; Schultheiss, V.; Hofer, G., "A single chip FSK/ASK 900 MHz transceiver in a standard 0.25 um CMOS technology," Radio Frequency Integrated Circuits (RFIC) Symposium, 2001. Digest of Papers. 2001 IEEE , vol., no., pp.183,186, 20-22 May 2001 *

Also Published As

Publication number Publication date
US8552806B2 (en) 2013-10-08
US20130076426A1 (en) 2013-03-28
TW201315154A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
TWI472161B (zh) 時脈供應裝置及其方法
US9714966B2 (en) Circuit aging sensor
TWI488095B (zh) 省電之表面電容式觸控面板裝置以及其方法
TWI493864B (zh) 振盪訊號產生裝置與其相關方法
US7342990B2 (en) Wake-up circuit
JP5112499B2 (ja) 位相同期ループのジッタ検出装置
KR20140000224A (ko) Pll 듀얼 에지 로크 검출기
TW202022555A (zh) 振盪頻率控制系統及其方法
JP2011159873A (ja) 半導体集積回路及びそれを備えた電圧制御装置
TWI477061B (zh) 實時時鐘裝置的信號產生電路及相關的方法
WO2005086353A1 (ja) ロック検出回路、ロック検出方法
JP3995552B2 (ja) クロック逓倍回路
JP6809115B2 (ja) 回路装置、発振器、電子機器及び移動体
CN103036561B (zh) 时脉供应装置及其方法
JP2011197910A (ja) クロック制御回路およびマイクロコンピュータ
US9712141B2 (en) Modulation of power supply voltage for varying propagation delay
TWI505646B (zh) 倍壓裝置以及其中振盪控制信號產生器
WO2012104933A1 (ja) 位相ロック回路
US7242341B2 (en) Analog-to-digital converter and analog-to-digital conversion method
JP2006215618A (ja) クロック発生回路
JPH10325886A (ja) 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計
US6496078B1 (en) Activating on-chip oscillator using ring oscillator
KR100986611B1 (ko) 저전력 주파수분할기 및 상기 주파수분할기를 구비하는저전력 위상고정루프
US20170041008A1 (en) Method and circuitry for generating trigger signal and associated non-transitory computer program product
CN103378824B (zh) 实时时钟装置的信号产生电路及相关的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees