TWI493864B - 振盪訊號產生裝置與其相關方法 - Google Patents

Description

振盪訊號產生裝置與其相關方法

本發明係關於一種振盪訊號產生裝置與其相關方法，尤指一種低耗電量的振盪訊號產生裝置與其相關方法。

在眾多的時脈產生器中，一晶體振盪器(亦稱石英振盪器(Crystal Oscillator))所產生參考時脈會具有最精準的振盪頻率，因此晶體振盪器被廣泛地應用在大部分的電子裝置中。然而，為了增加電子裝置的待機時間，該晶體振盪器的設計已逐漸朝低轉導(gm)、低電流的方向發展。如此卻造成該晶體振盪器的面積大幅地增加，進而使得該晶體振盪器趨向於較不穩定的狀態。進一步來說，當該晶體振盪器具有低轉導和低電流的電路特性時，該晶體振盪器在較高溫或較低電源電壓時就可能發生電路不起振的缺點。由於該晶體振盪器所產生振盪時脈是該電子裝置內所有不同頻率時脈的一時脈源頭，因此傳統晶體振盪器所採用的省電流設計在某些特殊的情況，如高溫或低壓，就會造成該電子裝置出現當機的狀況。因此，如何減少該晶體振盪器的用電量以延長該電子裝置的使用時間，並同時增加該晶體振盪器的穩定度已成為此一領域者亟需解決的問題。

因此，本發明之一目的在於提供一種低耗電量的振盪訊號產生裝置與其相關方法。

依據本發明之一第一實施例，其係提供一種振盪訊號產生裝置，該振盪訊號產生裝置包含有一振盪電路以及一控制電路。該振盪電路包含有：一晶體振盪器具有一第一端點與一第二端點，用來產生一振盪訊號；一電阻元件具有一第一端點耦接於該晶體振盪器之該第一端點，以及一第二端點耦接於該晶體振盪器之該第二端點；以及一起振器具有一輸入端點耦接於該晶體振盪器之該第一端點，以及一輸出端點耦接於該晶體振盪器之該第二端點。該控制電路係耦接於該晶體振盪器，當該振盪電路處於一運作模式以產生一輸出振盪訊號時，該控制電路產生一控制訊號來將該起振器從一致能狀態切換為一抑能狀態，並依據該晶體振盪器所產生的該振盪訊號來做為該振盪電路之該輸出振盪訊號。

依據本發明之一第二實施例，其係提供一種振盪訊號產生方法。該振盪訊號產生方法用來控制一振盪電路，該振盪電路包含有：一晶體振盪器具有一第一端點與一第二端點，用來產生一振盪訊號；一電阻元件具有一第一端點耦接於該晶體振盪器之該第一端點，以及一第二端點耦接於該晶體振盪器之該第二端點；以及一起振器具有一輸入端點耦接於該晶體振盪器之該第一端點，以及一輸出端點耦接於該晶體振盪器之該第二端點。該振盪訊號產生方法包含有：於該振盪電路處於一運作模式以產生一輸出振盪訊號時，產生一控制訊號來將該起振器從一致能狀態切換為一抑能狀態；以及依據該晶體振盪器所產生的該振盪訊號來做為該振盪電路之該輸出振盪訊號。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請參考第1a圖。第1a圖所示係依據本發明一種振盪訊號產生裝置100之一實施例示意圖。振盪訊號產生裝置100包含有一振盪電路102以及一控制電路104。振盪電路102包含有：一晶體振盪器1022，其具有一第一端點N1與一第二端點N2，用來產生一振盪訊號Sosc；一電阻元件1024，其具有一第一端點耦接於晶體振盪器1022之第一端點N1，以及一第二端點耦接於晶體振盪器1022之第二端點N2；以及一反相器1026，其具有一輸入端點耦接於晶體振盪器1022之第一端點N1，以及一輸出端點耦接於晶體振盪器1022之第二端點N2。控制電路104係耦接於晶體振盪器1022，用來於振盪電路102處於一運作模式以產生一輸出振盪訊號Sout時，產生一控制訊號EN、ENB來將反相器1026從一致能(enable)狀態切換為一抑能(disable)狀態，並依據晶體振盪器1022所產生的振盪訊號Sosc來做為振盪電路102之輸出振盪訊號Sout。

請注意，本實施例的反相器1026係操作於一電源電壓Vdd與一接地電壓Vgnd之間，當振盪電路102被啟動時，亦即電源電壓Vdd與接地電壓Vgnd均正常接通於反相器1026的電源端與接地端時，反相器1026與電阻元件1024及晶體振盪器1022會構成一正迴授的電路，其中反相器1026係用來提供此迴授電路一轉導增益，而晶體振盪器1022會提供一足夠的相位延遲，使得此迴路滿足巴克豪森(Barkhausen)定律。在另一實施例中，反相器1026可為一放大器。接著，當晶體振盪器1022、電阻元件1024與反相器1026所構成的振盪電路102被設置為滿足所謂的巴克豪森(Barkhausen)定律時，振盪電路102就會起振並產生輸出振盪訊號Sout，其中輸出振盪訊號Sout是於電源電壓Vdd與接地電壓Vgnd之間振盪，並具有一特定的振盪頻率，如32kHz(震盪頻率主要係依照晶體震盪器1022之元件特性而定)。且當振盪電路102具有振盪訊號Sout後，晶體振盪器1022內就會儲存有一定能量，這是因為晶體振盪器1022的主體係由一等效的大電感、一等效的電容與一等效的寄生電阻所構成。當晶體振盪器1022的品質參數(亦即Q值)越高時，其等效的寄生電阻值就會越小，儲存於晶體振盪器1022內的能量被寄生電阻消耗的能量就愈少。也就是說，當晶體振盪器1022的品質參數(亦即Q值)越高時，在沒有外在的電源供應下，晶體振盪器1022所能維持的該共振現象就越久。因此，本發明的精神之一就是當振盪電路102處於該運作模式並產生輸出振盪訊號Sout時，產生控制訊號EN、ENB來將反相器102從該致能狀態切換為該抑能狀態，並依據晶體振盪器1022所產生的一共振訊號(亦即振盪訊號Sosc)來做為振盪電路102之輸出振盪訊號Sout。如此一來就可以節省反相器102在該運作模式下所消耗的電流。

為了進一步說明本發明的精神所在，在第1a圖中亦繪示出本發明反相器1026的一實施例示意圖，然而該實施例並不作為本發明之限制所在。本實施例的反相器1026包含有一第一開關1026a、一第一電晶體1026b、一第二開關1026c、一第一電阻1026d、一第三開關1026e、一第二電晶體1026f、一第四開關1026g、一第二電阻1026h以及一第五開關1026i。第一開關1026a具有一第一端點耦接於晶體振盪器1022之第一端點N1，以及一控制端點耦接於一第一控制訊號EN。第一電晶體1026b，具有一控制點端N3耦接於第一開關1026a之一第二端點N3。第二開關1026c，具有一第一端點耦接於第一電晶體1026b之控制端點N3，一第二端點耦接於一第一供應電壓(亦即一接地電壓Vgnd)，以及一控制端點耦接於一第二控制訊號ENB。第一電阻1026d具有一第一端點N4耦接於第一電晶體1026b之一第一輸出端點(亦即源極端)，以及一第二端點耦接於接地電壓。第三開關1026e具有一第一端點耦接於晶體振盪器1022之第一端點N1，以及一控制端點耦接於第一控制訊號EN。第二電晶體1026f具有一控制點端N5耦接於第三開關1026e之一第二端點。第四開關1026g具有一第一端點耦接於第二電晶體之控制端點N5，一第二端點耦接於一第二供應電壓(亦即一電源電壓Vdd)，以及一控制端點耦接於第二控制訊號ENB。第二電阻1026h，具有一第一端點N6耦接於第二電晶體1026f之一第一輸出端點(亦即源極端)。第五開關1026i具有一第一端點N7耦接於第二電阻1026h之一第二端點，一第二端點耦接於電源電壓Vdd，以及一控制端點耦接於第一控制訊號EN。此外，第一電晶體1026b之一第二輸出端點(亦即汲極端)N8係耦接於第二電晶體1026f之一第二輸出端點(亦即汲極端)，並耦接於晶體振盪器之第二端點N2。

從第1a圖的反相器1026可以得知，當振盪電路102處於該運作模式且反相器1026處於該致能狀態時，控制電路104所產生第一控制訊號EN就會設定來接通(switch on)第一開關1026a、第三開關1026e以及第五開關1026i，而第二控制訊號ENB就會設定來不接通(switch off)第二開關1026c與第四開關1026g。反之，當振盪電路102處於該運作模式且反相器1026處於該抑能狀態時，控制電路104所產生第一控制訊號EN就會設定來不接通第一開關1026a、第三開關1026e以及第五開關1026i以使得反相器1026與電源電壓Vdd之間的路徑為一斷路(open-circuit)狀態，而第二控制訊號ENB就會設定來接通第二開關1026c與第四開關1026g。請注意，此領域具有通常知識者亦可以將第五開關1026i設置於第一電阻1026d的該第二端點與接地電壓Vgnd之間，或設置於第一電晶體1026b、第二電晶體1026f與電源電壓Vdd、接地電壓Vgnd的串連路徑上之任意位置，其亦屬於本發明之範疇所在。如此一來，當振盪電路102處於該運作模式且反相器1026處於該抑能狀態時，由於反相器1026的電源電壓Vdd與接地電壓Vgnd之間路徑為斷路狀態，因此此時反相器102幾乎不會有任何耗電。

此外，為了進一步減少振盪訊號產生裝置100的耗電量，在本實施例中，電阻元件1024係一傳輸閘(Transmission gate)來加以實作。當振盪電路102處於該運作模式且反相器1026處於該致能狀態時，控制電路104所產生第一控制訊號EN就會用來設定該傳輸閘為一導通狀態；而當振盪電路102處於該運作模式且反相器1026處於該抑能狀態時，控制電路104所產生第一控制訊號EN就會用來設定該傳輸閘為一不導通狀態以降低減少流經電阻元件1024的電流，進一步減少振盪訊號產生裝置100的耗電量。

第1b圖係本發明之振盪訊號產生裝置100的另一實施例之示意圖，其中與第1a圖具有相同編號之元件具有相同或類似的功能，相關敘述在此省略。第1b圖與第1a圖最大的差異在於第1a圖中的反相器1026被置換為第1b圖中的放大器1028。放大器1028係提供足夠大的放大倍率給振盪電路102，以使放大器1028在正常供電的運作狀態下與電阻元件1024所構成的迴路滿足一迴路增益(Loop gain)大於1條件，而致使振盪電路102得以成功起振。在功能上，亦可將第1b圖中的放大器1028與第1a圖中的反相器1026視為振盪電路102之起振器，因此本發明第1b圖中的放大器1028與第1a圖中的反相器1026亦可以用一起振器來加以取代，其亦可達到相似的效果。換句話說，第1b圖中的放大器1028與第1a圖中的反相器1026係本發明的起振器之不同實施方式。在某些特定條件之下(例如欲啟動振盪電路102時、振盪訊號Sout振幅過小時或起振器超過一段時間沒有接電時)，控制電路104產生第一控制訊號EN以接通第六開關1028a、第七開關1028b、第八開關1028c。而當振盪電路102已順利起振，振盪訊號Sout之振幅已達一定之大小時，控制電路104產生第一控制訊號EN以不接通第六開關1028a、第七開關1028b、第八開關1028c。此時，放大器1028幾乎不會消耗任何能量。

然而，請參考第2圖。第2圖所示係當振盪電路102處於該運作模式且反相器1026處於該抑能狀態時，晶體振盪器1022所產生的該共振訊號(亦即振盪訊號Sosc)的一時序圖。由於晶體振盪器1022並非一完美無損耗的振盪器，因此儲存於晶體振盪器1022內的能量會隨著時間緩慢地減小，亦即振盪訊號Sosc的振幅(亦即峰對峰(peak-to-peak)值)會隨著時間緩慢地減小。在振盪訊號Sosc的振幅減小到一預定臨界振幅時或起振後一段預定的時間之後，控制電路104會再次地將反相器1026從該抑能狀態切換到該致能狀態，以將能量再次地注入晶體振盪器1022，亦即再度利用反相器1026進行起振，此時振盪訊號Sosc的振幅又會隨著時間逐漸變大，一直到其峰對峰接近電源電壓Vdd和接地電壓Vgnd之間的壓差為止。請注意，雖然第1a圖所示的控制電路104係用來接收輸出振盪訊號Sout，但是此領域具有通常知識者應可瞭解，當反相器1026為該抑能狀態時，晶體振盪器1022所產生的振盪訊號Sosc就會係輸出振盪訊號Sout。

因此，本發明的第3圖提供了控制電路104的一第一實施例示意圖，其中控制電路104包含有一時脈計數器1042以及一判斷電路1044。時脈計數器1042係用來輸出振盪訊號Sout之週期數以產生一計數結果N。判斷電路1044係耦接於時脈計數器1042，其係用來於振盪電路102處於該運作模式且反相器1026處於該致能狀態時，判斷計數結果N是否達到一第一預定週期數，當計數結果N達到該第一預定週期數時，判斷電路1044就設定第一控制訊號EN以及第二控制訊號ENB來將反相器1026從該致能的狀態切換為該抑能的狀態。請注意到，第一預定週期數最小可以為1，亦即，當振盪電路102產生了一個可被控制電路104辨識的一個週期的訊號時，即可將反相器1026從該致能的狀態切換為該抑能的狀態。

當振盪電路102處於該運作模式且反相器1026處於該抑能狀態時，判斷電路1044另判斷計數結果N是否達到一第二預定週期數，當計數結果N達到該第二預定週期數時，則判斷振盪訊號Sosc的振幅已達到該預定臨界振幅，接著判斷電路1044就設定第一控制訊號EN以及第二控制訊號ENB來將反相器1026從該抑能狀態切換為該致能狀態。

更進一步來說，當振盪電路102被啟動後，時脈計數器1042就會開始動作以計數振盪訊號產生裝置100所產生的輸出振盪訊號Sout之週期數，當計數結果N達到該第一預定週期數時，判斷電路1044就設定第一控制訊號EN以及第二控制訊號ENB來將反相器1026從該致能的狀態切換為該抑能的狀態。接著，時脈計數器1042就會重新開始計數晶體振盪器1022所產生的振盪訊號Sosc(亦即共振訊號)之週期數，當計數結果N達到該第二預定週期數時，判斷電路1044就設定第一控制訊號EN以及第二控制訊號ENB來將反相器1026從該抑能的狀態切換為該致能的狀態，並週而複始地重覆上述動作。如此一來，經由適當地設計後，反相器1022大部分的時間係處於抑能的狀態，故其所消耗的電流就可以大幅地減小。

第4圖所示係當反相器1026於該致能狀態與該抑能狀態之間切換時流經第一電晶體1026b與第二電晶體1026f的電流I(亦即振盪電路102的消耗電流)的一時序圖。從第4圖可以得知，當反相器1026處於該致能狀態時，振盪電路102的消耗電流就如曲線402所示，其係一平均電流為大於零的波動電流，而當反相器1026處於該抑能狀態時，振盪電路102的消耗電流就掉為零，如曲線404所示。因此，當振盪電路102被啟動後，若反相器1026處於該抑能狀態的總時間遠大於反相器1026處於該致能狀態的總時間時，振盪電路102的平均消耗電流就會趨近於零。

另一方面，為了更進一步減少振盪訊號產生裝置100的耗電量，在本發明之控制電路104係以一數位電路的方式加以實作，如第5圖所示。第5圖係本發明一控制電路500的一第二實施例示意圖，其中控制電路500包含有一第一數位除頻器502、一第二數位除頻器504以及一邏輯閘506。第一數位除頻器502係耦接於晶體振盪器1022的第二端點N2，用來對輸出振盪訊號Sout進行訊號除頻運算，以產生一第一除頻振盪訊號Sd1。第二數位除頻器504係耦接於第一數位除頻器502，用來對第一除頻振盪訊號Sd1進行訊號除頻運算以產生一第二除頻振盪訊號Sd2。邏輯閘506包含有一反或閘5062以及一反相器5064，其係耦接於第一數位除頻器502與第二數位除頻器504用來依據第一除頻振盪訊號Sd1與第二除頻振盪訊號Sd2來設定第一控制訊號EN與第二控制訊號ENB。請注意，當振盪電路102處於該運作模式且反相器1026處於該致能狀態時，第一數位除頻器502係對輸出振盪訊號Sout進行訊號除頻運算以產生第一除頻振盪訊號Sd1，而當振盪電路102處於該運作模式且反相器1026處於該抑能狀態時，第一數位除頻器502係對振盪訊號Sosc進行訊號除頻運算以產生第一除頻振盪訊號Sd1。此外，第一數位除頻器502與第二數位除頻器504係可以用時脈計數器來加以實作，此領域具有通常知識者應可瞭解其電路結構，故在此不再贅述。

請注意，在本實施例中，第一數位除頻器502會對輸出振盪訊號Sout除以一第一特定除數以產生第一除頻振盪訊號Sd1，而第二數位除頻器504會對第一除頻振盪訊號Sd1除以一第二特定除數(例如本實施例的該第二特定除數為二)來產生第二除頻振盪訊號Sd2，如第6圖所示。第6圖所示係第5圖的控制電路500的第一除頻振盪訊號Sd1、第二除頻振盪訊號Sd2、第一控制訊號EN與第二控制訊號ENB的一時序圖。由於第一除頻振盪訊號Sd1的振盪頻率係第二除頻振盪訊號Sd2的兩倍，因此每隔一第一時間T1，第一控制訊號EN的電壓準位就會從一低電壓準位切換為一高電壓準位，而第二控制訊號ENB的電壓準位就會從該高電壓準位切換為該低電壓準位，且第一控制訊號EN會於該高電壓準位持續一第二時間T2，同時第二控制訊號ENB亦會於低高電壓準位持續第二時間T2，其中第一時間T1係第二除頻振盪訊號Sd2的一時脈週期，而第二時間T2係第一除頻振盪訊號Sd1的半個時脈週期。因此，從以上的描述可以得知，經由適當地設定第一數位除頻器502的該第一特定除數以及第二數位除頻器504的該第二特定除數，第一控制訊號EN的啟動時間與第二控制訊號ENB的啟動時間就可以任意地被設定。更進一步來說，本實施例係透過設定第一數位除頻器502的該第一特定除數以及第二數位除頻器504的該第二特定除數來決定反相器1026的開啟與關閉的時間，以節省反相器1026的耗電量。

請注意，上述控制電路104與控制電路500的設計之一目的是控制反相器1026間歇性地開啟與關閉，以節省反相器1026的耗電量，而開啟與關閉反相器1026的時間點可以根據設計者經驗，而設定固定的開啟關閉時間(例如第6圖所示，每兩個時脈週期中開啟半個時脈週期且關閉一個半時脈週期)，以降低控制電路的複雜度。在另一實施例中，當反相器1026關閉時，控制電路104係偵測振盪訊號Sosc的振幅是否衰減到該預定臨界振幅，當振盪訊號Sosc的振幅衰減到該預定臨界振幅則致能反相器1026；當反相器1026開啟時，控制電路104係偵測振盪訊號Sosc的振幅是否恢復到一正常的振幅，若振幅恢復正常，則控制電路104就抑能反相器1026，因此在本發明之另一實施例中，控制電路104亦可直接利用電壓偵測電路，例如一峰對峰(peak-to-peak)偵測電路來加以實作。在此一實施例中，當振盪電路102處於該運作模式下且反相器1026處於該致能狀態時，該峰對峰偵測電路偵測輸出振盪訊號Sout之一峰對峰值，並於該峰對峰值達到一第一臨界峰對峰值時，該峰對峰偵測電路設定第一控制訊號EN與第二控制訊號ENB來將反相器1026從該致能狀態切換為該抑能狀態。當振盪電路102處於該運作模式下且反相器1026處於該抑能狀態時，該峰對峰偵測電路另於該峰對峰值達到(亦即減少至)一第二臨界峰對峰值時，設定第一控制訊號EN與第二控制訊號ENB來將反相器1026從該抑能狀態切換為該致能狀態，以使得該峰對峰值恢復到(亦即增加至)該第一臨界峰對峰值，接著週而復始地重覆上述動作來節省反相器1026的耗電量。

簡言之，上述所提出的振盪訊號產生方法可以簡化為第7圖所示的步驟。第7圖所示係依據本發明一種振盪訊號產生方法700之一實施例流程圖，且振盪訊號產生方法700係用來控制一振盪電路，如第1a圖所示的振盪電路102。為方便起見，後續關於振盪訊號產生方法700的說明亦請參考第1a圖所示的振盪電路102。倘若大體上可達到相同的結果，並不需要一定照第7圖所示之流程中的步驟順序來進行，且第7圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。振盪訊號產生方法700包含有下列步驟：步驟702：啟動振盪訊號產生裝置100以產生輸出振盪訊號Sout；步驟704：偵測輸出振盪訊號Sout；步驟706：當偵測到某一特定狀況時，產生第一控制訊號EN與第二控制訊號ENB來將反相器1026從該致能狀態切換為該抑能狀態；步驟708：偵測輸出振盪訊號Sout；步驟710：當偵測到另一特定狀況時，產生第一控制訊號EN與第二控制訊號ENB來將反相器1026從該抑能狀態切換為該致能狀態，跳至步驟704。

請注意，本發明的某一特定狀況可視為一第一預定時間，而另一特定狀況可視為一第二預定時間，該第一預定時間與該第二預定時間亦可用其他相同概念或會具有相同結果的參數來取代，其亦屬於本發明之範疇所在。舉例來說，步驟704亦可以係偵測輸出振盪訊號Sout的一週期數，而當該週期數達到對應該第一預定時間的一計數結果時，就於步驟706產生第一控制訊號EN與第二控制訊號ENB來將反相器1026從該致能狀態切換為該抑能狀態。同理，步驟708亦可以係偵測輸出振盪訊號Sout的一週期數，而當該週期數達到對應該第二預定時間的一計數結果時，就於步驟710產生第一控制訊號EN與第二控制訊號ENB來將反相器1026從該抑能狀態切換為該致能狀態。此外，步驟704亦可以係偵測輸出振盪訊號Sout的一峰對峰值，而當該峰對峰值達到一第一預定峰對峰值時，就於步驟706產生第一控制訊號EN與第二控制訊號ENB來將反相器1026從該致能狀態切換為該抑能狀態。同理，步驟708亦可以係偵測輸出振盪訊號Sout的一峰對峰值，而當該峰對峰值達到一第二預定峰對峰值時，就於步驟710產生第一控制訊號EN與第二控制訊號ENB來將反相器1026從該抑能狀態切換為該致能狀態。接著，當步驟710完成時再跳回步驟704重覆同樣的動作，如此一來就可以將反相器1026的耗電量降到最低，進而降低整個振盪訊號產生裝置100的耗電量。

綜上所述，本發明的振盪訊號產生裝置100係於振盪電路102成功起振後再將振盪電路102關閉以節省振盪電路102的耗電量，此時並利用晶體振盪器1022所產生的一共振訊號來做為其輸出振盪訊號Sout，當晶體振盪器1022所產生的該共振訊號的能量減少至一預定程度時再次地啟動振盪電路102，如此就可以達到降低耗電量的目的。因此，相較於傳統的晶體振盪器，本發明的振盪訊號產生裝置100就不需要透過低轉導與低電流的設計方法來節省電流，進而使得本發明振盪訊號產生裝置100所佔據的晶片面積也較傳統的晶體振盪器來得小。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．振盪訊號產生裝置

102．．．振盪電路

104、500．．．控制電路

402、404．．．曲線

502．．．第一數位除頻器

504．．．第二數位除頻器

506．．．邏輯閘

1022．．．晶體振盪器

1024．．．電阻元件

1026．．．反相器

1026a．．．第一開關

1026b．．．第一電晶體

1026c．．．第二開關

1026d．．．第一電阻

1026e．．．第三開關

1026f．．．第二電晶體

1026g．．．第四開關

1026h．．．第二電阻

1026i．．．第五開關

1028．．．放大器

1028a．．．第六開關

1028b．．．第七開關

1028c．．．第八開關

1042．．．時脈計數器

1044．．．判斷電路

5062．．．反或閘

5064．．．反相器

第1a圖係本發明一種振盪訊號產生裝置之一實施例示意圖。

第1b圖係本發明之振盪訊號產生裝置的另一實施例之示意圖。

第2圖係當該振盪訊號產生裝置內的一振盪電路處於一運作模式且一反相器處於一抑能狀態時，一晶體振盪器所產生的一共振訊號的一時序圖。

第3圖係本發明一控制電路的一第一實施例示意圖。

第4圖係當該振盪訊號產生裝置內的該反相器於一致能狀態與一抑能狀態之間切換時，流經一第一電晶體與一第二電晶體的電流的一時序圖。

第5圖係本發明一控制電路的一第二實施例示意圖。

第6圖係第5圖的該控制電路的一第一除頻振盪訊號、一第二除頻振盪訊號、一第一控制訊號與一第二控制訊號的一時序圖。

第7圖係本發明一種振盪訊號產生方法之一實施例流程圖。

100．．．振盪訊號產生裝置

102．．．振盪電路

104．．．控制電路

1022．．．晶體振盪器

1024．．．電阻元件

1026．．．反相器

1026a．．．第一開關

1026b．．．第一電晶體

1026c．．．第二開關

1026d．．．第一電阻

1026e．．．第三開關

1026f．．．第二電晶體

1026g．．．第四開關

1026h．．．第二電阻

1026i．．．第五開關

Claims (22)

1. 一種振盪訊號產生裝置，包含有：一振盪電路，包含有：一晶體振盪器，具有一第一端點與一第二端點，用來產生一振盪訊號；一電阻元件，具有一第一端點耦接於該晶體振盪器之該第一端點，以及一第二端點耦接於該晶體振盪器之該第二端點；以及一起振器，具有一輸入端點耦接於該晶體振盪器之該第一端點，以及一輸出端點耦接於該晶體振盪器之該第二端點；以及一控制電路，耦接於該晶體振盪器，用來於該振盪電路處於一運作模式以產生一輸出振盪訊號時，產生一控制訊號來將該起振器從一致能(enable)狀態切換為一抑能(disable)狀態，並依據該晶體振盪器所產生的該振盪訊號來做為該振盪電路之該輸出振盪訊號；其中該電阻元件係一傳輸閘(Transmission gate)，當該起振器處於該抑能狀態時，該傳輸閘係處於一不導通狀態，以及當該起振器處於該致能狀態時，該傳輸閘係處於一導通狀態。
2. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中該起振器係操作於一第一供應電壓與一第二供應電壓之間，以及當該起振 器處於該抑能狀態時，該起振器與該第一電壓準位或該第二電壓準位之間係處於一斷路(open-circuit)狀態。
3. 如申請專利範圍第2項所述之振盪訊號產生裝置，其中該傳輸閘係受控於該控制電路。
4. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中當該振盪電路處於該運作模式且該起振器處於該致能狀態時，該控制電路係計時一預定時間，並於該預定時間到達後設定該控制訊號來將該起振器從該致能狀態切換為該抑能狀態。
5. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中當該振盪電路處於該運作模式且該起振器處於該抑能狀態時，該控制電路另計時一預定時間，並於該預定時間到達後設定該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
6. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中該控制電路包含有：一時脈計數器，用來計數該輸出振盪訊號之週期數以產生一計數結果；以及一判斷電路，耦接於該時脈計數器，用來於該振盪電路處於該運作模式且該起振器處於該致能狀態時，判斷該計數結果是否達到一第一預定週期數，當該計數結果達到該第一 預定週期數時，該判斷電路產生該控制訊號來將該起振器從該致能的狀態切換為該抑能的狀態。
7. 如申請專利範圍第6項所述之振盪訊號產生裝置，其中該判斷電路另於該振盪電路處於該運作模式且該起振器處於該抑能狀態時，判斷該計數結果是否達到一第二預定週期數，當該計數結果達到該第二預定週期數時，該判斷電路另設定該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
8. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中該控制電路包含有：一峰對峰(peak-to-peak)偵測電路，當該振盪電路處於該運作模式下且該起振器處於該致能狀態時，該峰對峰偵測電路偵測該輸出振盪訊號之一峰對峰值，並於該峰對峰值達到一第一臨界峰對峰值時，該峰對峰偵測電路設定該控制訊號來將該起振器從該致能狀態切換為該抑能狀態。
9. 如申請專利範圍第8項所述之振盪訊號產生裝置，其中當該振盪電路處於該運作模式下且該起振器處於該抑能狀態時，該峰對峰偵測電路另於該峰對峰值達到一第二臨界峰對峰值時，設定該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
10. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中該控制 電路包含有：一第一數位除頻器，耦接於該晶體振盪器，用來對該輸出振盪訊號進行訊號除頻運算，以產生一第一除頻振盪訊號；一第二數位除頻器，耦接於該第一數位除頻器，用來對該第一除頻振盪訊號進行訊號除頻運算，以產生一第二除頻振盪訊號；以及一邏輯閘，耦接於該第一數位除頻器與該第二數位除頻器，用來依據該第一除頻振盪訊號與該第二除頻振盪訊號來設定該控制訊號。
11. 如申請專利範圍第1項所述之振盪訊號產生裝置，其中該控制訊號包含有一第一控制訊號以及一第二控制訊號，以及該起振器包含有：一第一開關，具有一第一端點耦接於該晶體振盪器之該第一端點，以及一控制端點耦接於該第一控制訊號；一第一電晶體，具有一控制點端耦接於該第一開關之一第二端點；一第二開關，具有一第一端點耦接於該第一電晶體之該控制端點，一第二端點耦接於一第一供應電壓，以及一控制端點耦接於該第二控制訊號；一第一電阻，具有一第一端點耦接於該第一電晶體之一第一輸出端點，以及一第二端點耦接於該第一供應電壓；一第三開關，具有一第一端點耦接於該晶體振盪器之該第一 端點，以及一控制端點耦接於該第一控制訊號；一第二電晶體，具有一控制點端耦接於該第三開關之一第二端點；一第四開關，具有一第一端點耦接於該第二電晶體之該控制端點，一第二端點耦接於一第二供應電壓，以及一控制端點耦接於該第二控制訊號；一第二電阻，具有一第一端點耦接於該第二電晶體之一第一輸出端點；以及一第五開關，具有一第一端點耦接於該第二電阻之一第二端點，一第二端點耦接於該第二供應電壓，以及一控制端點耦接於該第一控制訊號；其中該第一電晶體之一第二輸出端點係耦接於該第二電晶體之一第二輸出端點，並耦接於該晶體振盪器之該第二端點。
12. 一種振盪訊號產生方法，用來控制一振盪電路，該振盪電路包含有：一晶體振盪器，具有一第一端點與一第二端點，用來產生一振盪訊號；一電阻元件，具有一第一端點耦接於該晶體振盪器之該第一端點，以及一第二端點耦接於該晶體振盪器之該第二端點；以及一起振器，具有一輸入端點耦接於該晶體振盪器之該第一端點，以及一輸出端點耦接於該晶體振盪器之該第二端點； 以及該振盪訊號產生方法包含有：於該振盪電路處於一運作模式以產生一輸出振盪訊號時，產生一控制訊號來將該起振器從一致能(enable)狀態切換為一抑能(disable)狀態；以及當該起振器處於該抑能狀態時，依據該晶體振盪器所產生的該振盪訊號來做為該振盪電路之該輸出振盪訊號；其中該電阻元件係一傳輸閘(Transmission gate)，以及產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟另包含有：當該起振器處於該抑能狀態時，將該傳輸閘設定為一不導通狀態；以及當該起振器處於該致能狀態時，將該傳輸閘設定為一導通狀態。
13. 如申請專利範圍第12項所述之振盪訊號產生方法，其中該起振器係操作於一第一供應電壓與一第二供應電壓之間，以及產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟另包含有：將該起振器與該第一電壓準位或該第二電壓準位之間的路徑設定為一斷路(open-circuit)狀態。
14. 如申請專利範圍第12項所述之振盪訊號產生方法，其中當該振 盪電路處於該運作模式且該起振器處於該致能狀態時，產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟包含有：計時一預定時間；以及於該預定時間到達後設定該控制訊號來將該起振器從該致能狀態切換為該抑能狀態。
15. 如申請專利範圍第12項所述之振盪訊號產生方法，其中當該振盪電路處於該運作模式且該起振器處於該抑能狀態時，另包含有：計時一預定時間；以及於該預定時間到達後設定該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
16. 如申請專利範圍第12項所述之振盪訊號產生方法，其中產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟包含有：計數該輸出振盪訊號之週期數以產生一計數結果；以及當該振盪電路處於該運作模式且該起振器處於該致能狀態時，判斷該計數結果是否達到一第一預定週期數，當該計數結果達到該第一預定週期數時，產生該控制訊號來將該起振器從該致能的狀態切換為該抑能的狀態。
17. 如申請專利範圍第16項所述之振盪訊號產生方法，其中當該振盪電路處於該運作模式且該起振器處於該抑能狀態時，產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟另包含有：判斷該計數結果是否達到一第二預定週期數，當該計數結果達到該第二預定週期數時，設定該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
18. 如申請專利範圍第12項所述之振盪訊號產生方法，其中產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟包含有：當該振盪電路處於該運作模式下且該起振器處於該致能狀態時，偵測該輸出振盪訊號之一峰對峰值；以及當該峰對峰值達到一第一臨界峰對峰值時，設定該控制訊號來將該起振器從該致能狀態切換為該抑能狀態。
19. 如申請專利範圍第18項所述之振盪訊號產生方法，其中當該振盪電路處於該運作模式下且該起振器處於該抑能狀態時，產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟另包含有：當該峰對峰值達到一第二臨界峰對峰值時，設定該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
20. 如申請專利範圍第12項所述之振盪訊號產生方法，其中產生該控制訊號來將該起振器從該致能狀態切換為該抑能狀態的步驟包含有：對該輸出振盪訊號進行訊號除頻運算以產生一第一除頻振盪訊號；對該第一除頻振盪訊號進行訊號除頻運算以產生一第二除頻振盪訊號；以及依據該第一除頻振盪訊號與該第二除頻振盪訊號來設定該控制訊號。
21. 如申請專利範圍第12項所述之振盪訊號產生方法，其中當該振盪電路處於該運作模式且該起振器處於該抑能狀態時，另包含有：偵測該振盪訊號；當偵測到該振盪訊號符合一特定狀況時，則產生該控制訊號來將該起振器從該抑能狀態切換為該致能狀態。
22. 如申請專利範圍第21項所述之振盪訊號產生方法，其中該特定狀況為該振盪訊號之電壓符合一預定準位或該振盪訊號之週期數累積至一預定數目。