JP2009232018A

JP2009232018A - 圧電発振器およびリアルタイムクロック

Info

Publication number: JP2009232018A
Application number: JP2008073049A
Authority: JP
Inventors: Masaki Wakamori; 正樹若森
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2008-03-21
Filing date: 2008-03-21
Publication date: 2009-10-08

Abstract

【課題】消費電力を低減すると共に、外部へ出力する発振信号の周波数安定性を良好にした圧電発振器およびリアルタイムクロックを提供する。
【解決手段】圧電発振器１０は、圧電振動子１２に接続し、発振信号を出力する発振回路１４と、発振信号を入力し、且つ、発振信号を外部に出力するか否かを選択する制御信号に基づいて、発振信号を外部に出力するか否かを切り替える出力切替部１６と、発振回路１４に接続し、発振信号を外部出力しない制御信号を入力すると、発振信号を外部出力するときに比べて負荷容量を小さくする負荷容量可変回路２０とを備えた構成である。
【選択図】図１

Description

本発明は、クロック信号を外部に出力する圧電発振器およびリアルタイムクロックに関するものである。

圧電発振器には、Ｃ−ＭＯＳインバータを利用したものがある。図６はＣ−ＭＯＳ発振回路の構成を説明する図である。この図５に示す圧電発振器１は、圧電振動子２にインバータ３が接続され帰還回路を構成している。また圧電振動子２には、回路側の負荷容量を構成するドレイン容量Ｃｄとゲート容量Ｃｇが接続している。さらにインバータ３と圧電振動子２の間に制限抵抗Ｒｄが接続し、インバータ３には帰還抵抗Ｒｆが接続している（非特許文献１を参照）。そしてインバータ３と圧電振動子２の間で電気信号を入出力させることで、圧電振動子２を振動させインバータ３で増幅して、圧電発振器１が発振する。
特許庁標準技術集一般１６年度新世代電子時計の基礎技術とその外延５−１−１−１発振回路（ＵＲＬ：http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu/electronicclock/5-1-1.pdf#1）

ところで圧電発振器では、圧電振動子とインバータとの間で電気信号を帰還させると、負荷容量であるドレイン容量とゲート容量において充放電が起こり、電流が消費されることになる。このため圧電発振器の消費電流を減らすには、負荷容量値を小さくする手段がある。しかしながら負荷容量は、圧電発振器の発振条件の１つである位相条件に影響を与えるため、この容量を小さくすると発振周波数が変化することになる。また負荷容量を小さくすると、圧電発振器から出力するクロック信号の周波数安定性の悪化、すなわちジッタ特性の悪化の原因となる。このため負荷容量を小さくしたときの発振出力をクロック信号に用いるには不向きになっている。

本発明は、消費電力を低減すると共に、外部へ出力する発振信号の周波数安定性を良好にした圧電発振器およびリアルタイムクロックを提供することを目的とする。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］圧電振動子を発振させ発振信号を出力する発振回路と、前記発振信号を外部に出力するか否かを選択する制御信号に基づいて、前記発振信号を外部に出力するか否かを切り替える出力切替部と、前記発振回路に接続される負荷容量を備え、前記負荷容量を可変する負荷容量可変回路と、を備え、前記発振信号を外部に出力しない前記制御信号が入力された場合、前記負荷容量可変回路は、前記負荷容量を、前記発振信号を外部に出力しているときの前記負荷容量より小さくすることを特徴とする圧電発振器。

発振信号を外部出力しないときの負荷容量可変回路の負荷容量を、発振信号を外部出力するときの負荷容量に比べて小さくしているので、消費電流を低減できる。また発振信号を外部出力するときには、前述のように負荷容量を大きくしているので、発振信号の周波数安定性を良好にできる。

［適用例２］前記負荷容量可変回路は、前記制御信号に基づいて開閉制御するスイッチ
と第１コンデンサとを直列接続した回路と、第２コンデンサとの並列回路であることを特徴とする適用例１に記載の圧電発振器。

これによりスイッチを開閉制御することで、負荷容量の大きさを可変できる。したがって発振信号を外部出力するときには、この発振信号の周波数安定性を良好にでき、発振信号を外部出力しないときには消費電流を低減できる。

［適用例３］前記負荷容量可変回路は、可変容量ダイオードと、前記可変容量ダイオードの一端に印加する電圧を前記制御信号に基づいて生成する電圧生成回路とを備えている適用例１に記載の圧電発振器。

これにより制御信号の電圧の大きさによって可変容量ダイオードの空乏層容量を可変することで、負荷容量の大きさを可変できる。したがって発振信号を外部出力するときには、この発振信号の周波数安定性を良好にでき、発振信号を外部出力しないときには消費電流を低減できる。

［適用例４］前記発振回路に電源を供給するレギュレータを備え、前記レギュレータは、前記発振信号を外部に出力しない前記制御信号が入力された場合、前記発振信号を外部に出力しているときの供給電圧よりも低い電圧を前記発振回路に供給する、ことを特徴とする適用例１ないし３のいずれかに記載の圧電発振器。

これにより発振信号を外部出力しないときは、レギュレータで消費される電力を低減できる。

［適用例５］圧電振動子を発振させ発振信号を出力する発振回路と、前記発振信号を外部に出力するか否かを選択する制御信号に基づいて、前記発振信号を外部に出力するか否かを切り替える出力切替部と、前記発振回路に接続される負荷容量を備え、前記負荷容量を可変する負荷容量可変回路と、前記発振信号の周波数のずれを補正した補正信号を出力する論理緩急回路と、前記発振信号と前記論理緩急回路が出力する前記補正信号とのうちいずれか一方を選択して出力するセレクタと、前記セレクタが出力する信号に基づいて計時動作を行う時計回路と、を備え、前記発振信号を外部に出力しない前記制御信号が入力された場合、前記負荷容量可変回路は、前記負荷容量を、前記発振信号を外部に出力しているときの前記負荷容量より小さくし、前記論理緩急回路は、前記負荷容量可変回路の前記負荷容量値が小さくなることによって生じた前記発振信号の周波数のずれを補正し、前記セレクタは、前記補正信号を選択して出力し、前記計時回路は、前記セレクタが出力した前記補正信号に基づいて計時動作を行うことを特徴とするリアルタイムクロック。

発振信号を外部に出力するアクティブ状態のときには、大きな負荷容量を発振回路に接続しているので、発振信号の周波数安定性を良好にでき、安定したクロック信号を得ることができる。また発振信号を外部に出力しないバックアップ状態のときには、発振を行える限度において負荷容量を小さくできるので、消費電流を低減できる。そして発振信号の周波数がずれた分を論理緩急回路で補正しているので、時計精度が狂うことを防止できる。

［適用例６］前記負荷容量可変回路の前記負荷容量と、この負荷容量を設定したときに生じる前記発振信号の周波数ずれを前記論理緩急回路で補正する周波数調整データとからなる組データを複数記憶したメモリと、外部から入力される設定信号に基づいて前記組データを前記メモリから読み出して、前記負荷容量可変回路および前記論理緩急回路に設定する制御回路と、を備えたことを特徴とする請求項５に記載のリアルタイムクロック。

メモリには、制御信号によって開閉制御されるスイッチと、この選択されたスイッチを開動作したときに、論理緩急回路で発振信号の周波数がずれるのを補正する周波数調整データとを複数記憶している。このため設定信号を入力すると、電力の低減レベルに合わせてメモリから前記関係を読み出し、負荷容量可変回路と論理緩急回路に設定すれば、前記低減レベルに応じた電流を低減できると共に、発振信号の周波数を調整でき、計時動作が狂うのを防止できる。

以下に、本発明に係る圧電発振器およびリアルタイムクロックの最良の実施形態について説明する。まず第１の実施形態として、圧電発振器について説明する。図１は、第１の実施形態に係る圧電発振器の構成図である。圧電発振器１０は、圧電振動子１２、発振回路１４、出力切替部１６および負荷容量可変回路２０を備えた概略構成になっている。

発振回路１４は、圧電振動子１２に接続している。そして発振回路１４は、圧電振動子１２に電気信号を供給して振動させ、この圧電振動子１２の出力信号を増幅することで発振し、発振信号を出力する。

出力切替部１６は、発振回路１４の後段に接続しており、発振信号を入力するようになっている。また出力切替部１６は、発振回路１４から入力した発振信号を外部に出力するか否かを選択する制御信号を入力するようになっている。これにより出力切替部１６は、この制御信号に応じて、発振信号を外部に出力するか否か切り替えている。したがって出力切替部１６は、発振信号を外部出力する制御信号を入力すると、発振回路１４から入力した発振信号を外部に出力（クロック出力）している。また出力切替部１６は、発振信号を外部出力しない制御信号を入力すると、発振回路１４から入力した発振信号を外部に出力しないことになる。このような出力切替部１６の具体的な一例としては、ＡＮＤ回路等で構成することができる。

また負荷容量可変回路２０は、発振回路１４（圧電振動子１２）に接続している。この負荷容量可変回路２０は、制御信号に応じて負荷容量の大小を変えるようになっている。すなわち負荷容量可変回路２０は、出力切替部１６が発振信号を外部に出力するときに負荷容量を大きくし、出力切替部１６が発振信号を外部に出力しないときに負荷容量を小さくしている。なお負荷容量を小さくする場合は、発振信号を外部に出力するときの負荷容量に比べて小さく、且つ、発振回路１４が発振することのできる最低の負荷容量以上に設定すればよい。

このような負荷容量可変回路２０の具体的な構成は、制御信号に基づいて開閉制御するスイッチ２２と第１コンデンサ２４とを直列接続した回路と、第２コンデンサ２６との並列回路になっていればよい。そして負荷容量可変回路２０は、一端が発振回路１４（圧電振動子１２）に接続し、他端が接地している。負荷容量可変回路２０は、発振信号を外部出力する制御信号を入力するとスイッチ２２を閉じて負荷容量を大きく設定し、発振信号を外部出力しない制御信号を入力するとスイッチ２２を開けて負荷容量を小さく設定すればよい。したがって負荷容量可変回路２０は、出力切替部１６で発振信号を外部に出力するか否かの切り替えに連動して、負荷容量を可変することになる。

このような構成の圧電発振器１０は、アウトプットイネーブル（ＯＥ）機能を備えることができ、発振回路１４を発振させた状態で、外部への発振信号の出力を無効にする（遮断する）時の発振回路１４の消費電流を小さくできる。すなわち圧電発振器１０は、発振信号を外部へ出力しないときに負荷容量を小さくでき、さらに負荷容量を発振可能な最低値まで小さくすることが可能なので、消費電流を低減できる。
また発振信号を外部へ出力しないときには、この発振信号の周波数安定性が問題になる
ことがない。

なお前述した負荷容量可変回路２０は、第１コンデンサ２４およびスイッチ２２で構成される直列回路と第２コンデンサ２６とを並列接続した構成であるが、本発明に用いる負荷容量可変回路２０は、発振信号を外部出力しないときに負荷容量を小さくできるものであればよい。例えば、図２に示すように、負荷容量可変回路２０は、可変容量ダイオード１３と、可変容量ダイオード１３の一端に印加する電圧を制御信号に基いて生成する電圧生成回路１５とを備えた回路であってもよい。この場合、制御信号の電圧の大きさに応じて可変容量ダイオードの空乏層容量を可変させて、負荷容量可変回路２０の容量値を可変できる。

また圧電発振器１０は、発振回路１４に電源を供給するレギュレータを備えている。図３は、制御信号によってレギュレータを制御する圧電発振器の一部を示した構成図である。このレギュレータ３０は、外部から供給される主電源をこれよりも低い電圧や電流に落として安定化し、発振回路１４に供給している。そして変形例に係る圧電発振器１０は、図１に示す圧電発振器１０において、制御信号によってレギュレータ３０を制御する構成になっている。

具体的にレギュレータ３０は、出力切替部１６（図１を参照）の切り替えにより発振信号を外部に出力しているときに安定化した高電圧または高電流を供給し、発振信号を外部に出力していないときに安定化した低電圧または低電流を供給している。すなわちレギュレータ３０は、発振信号を外部出力する制御信号を入力すると高電圧または高電流を発振回路１４に供給し、発振信号を外部出力しない制御信号を入力すると低電圧または低電流を発振回路１４に供給している。

したがってレギュレータ３０は、出力切替部１６で発振信号を外部に出力するか否かの切り替えに連動して、電圧値または電流値を可変することになる。なお発振信号を外部出力しないときにレギュレータ３０から発振回路１４に供給する低電圧または低電流は、前述した高電圧と高電流よりも低い値となっており、且つ、圧電振動子１２を接続した発振回路１４が発振できる最低限の値以上に設定してあればよい。
これによりレギュレータ３０で消費される電力を低減できる。

次に第２の実施形態として、リアルタイムクロックについて説明する。図４は、第２の実施形態に係るリアルタイムクロックの構成図である。第２の実施形態に係るリアルタイムクロック４０は、圧電振動子１２、発振回路１４、出力切替部１６、負荷容量可変回路２０、論理緩急回路４２、セレクタ４４および時計回路４６を備えた概略構成になっている。したがって、このリアルタイムクロック４０は、第１の実施形態で説明した圧電発振器１０の構成に、論理緩急回路４２、セレクタ４４および時計回路４６を加えた概略構成になっている。

圧電振動子１２を接続した発振回路１４は、この後段に接続した出力切替部１６および論理緩急回路４２に発振信号を出力するようになっている。出力切替部１６は、発振信号を外部に出力するか否かを選択する制御信号に基づいて、発振回路１４から入力した発振信号を外部に出力するか否か切り替えている。負荷容量可変回路２０は、発振信号を外部出力する制御信号を入力するとスイッチ２２を閉じて負荷容量を大きくし、発振信号を外部出力しない制御信号を入力するとスイッチ２２を開けて負荷容量を小さくしている。

そして論理緩急回路４２は発振信号を入力し、負荷容量可変回路２０で負荷容量が小さくなることによって生じた発振信号の周波数のずれを補正した補正信号を出力する。すなわち負荷容量可変回路２０の容量が小さくなると、発振周波数が高くなるので、発振信号
の周波数も高くなる。このときに、周波数が高くなった発振信号を利用して時計回路４６で計時動作を行うと、時計精度が狂うことになる。このため時計が狂うのを防止するために、論理緩急回路４２で発振信号の周波数を低く補正することにより、計時動作に必要な周波数を備えた発振信号を得て、後段に出力している。

なお論理緩急回路４２は、発振信号の緩急処理を行うために、複数の１／２分周回路（不図示）と論理緩急手段（不図示）を備えていればよい。そして前記論理緩急手段は、設定された周波数調整データに基づいて、設定した時間毎（一例としては１０秒毎）に前記１／２分周回路の状態を操作して、発振信号の周波数を補正すればよい。

またセレクタ４４は、発振回路１４が出力した発振信号と、論理緩急回路４２が出力した補正後の信号（出力信号）と、制御信号とを入力するようになっている。そしてセレクタ４４は、発振信号を外部に出力する制御信号を入力すると発振信号を時計回路４６に出力し、発振信号を外部に出力しない制御信号を入力すると論理緩急回路４２が出力した補正後の信号を時計回路４６に出力している。
これにより時計回路４６は、負荷容量の大小にかかわらず、発振信号と論理緩急回路４２が出力する信号とのうちいずれか一方を用いて正確な計時動作を行っている。

このようなリアルタイムクロック４０によれば、クロック出力として発振信号を外部に出力するアクティブ状態のときには、スイッチ２２を閉じて第１コンデンサ２４と第２コンデンサ２６が発振回路１４に接続して大きな負荷容量となっているので、発振信号の周波数安定性を良好にでき、安定したクロック信号を得ることができる。また発振信号を外部に出力しないバックアップ状態のときには、スイッチ２２を開けて第２コンデンサ２６のみを発振回路１４に接続することで、発振を行える限度において負荷容量を小さくできるので、消費電流を低減できる。したがってリアルタイムクロック４０は、低消費電力化できる。
さらにリアルタイムクロック４０は、発振信号の周波数がずれた分を論理緩急回路４２で補正しているので、時計精度が狂うことを防止できる。

なお実施形態によっては、論理緩急回路４２も制御電圧を入力できる構成になっていてもよい。この場合、論理緩急回路４２は、発振信号を外部に出力する制御信号を入力すると動作せず、発振信号を外部に出力しない制御信号を入力すると動作する構成にすればよい。これにより発振信号を外部に出力するときは、論理緩急回路４２が動作することがなくなり、低消費電力化できる。

また負荷容量可変回路２０は、第１の実施形態で説明した可変容量ダイオードであってもよい。
さらにリアルタイムクロック４０は、第１の実施形態で説明したレギュレータ３０を備えていてもよい。これによりリアルタイムクロック４０の消費電力を低減できる。

次に第３の実施形態として、リアルタイムクロックについて説明する。図５は、第３の実施形態に係るリアルタイムクロックの構成図である。このリアルタイムクロック５０は、第２の実施形態で説明したリアルタイムクロック４０の構成に、メモリ５２および制御回路５４を加えた概略構成になっている。

本実施形態の負荷容量可変回路５６は、第１コンデンサ２４とスイッチ２２とを直列接続した複数の回路と、第２コンデンサ２６とを並列接続した構成になっている。そして制御信号は、スイッチ２２に開閉を制御するようになっている。また負荷容量可変回路５６は、制御回路５４に接続しており、この制御回路５４から設定データを入力するようになっている。

設定データは、開閉動作が行われるスイッチ２２を選択するようになっている。したがって負荷容量可変回路５６は、設定データを入力すると開閉動作が行われるスイッチ２２が選択され、さらに制御信号を入力すると、設定データに基づいて選択されたスイッチ２２の開閉動作が行われる。すなわち負荷容量可変回路５６では、制御信号および設定データに基づいて、全てのスイッチ２２が「開く」または「閉じる」の制御を行われたり、複数有るスイッチ２２のいずれか一部が「開く」または「閉じる」の制御を行われたりする。このためスイッチ２２の開閉制御によって、負荷容量を複数設定することができる。

メモリ５２は、負荷容量可変回路５６の負荷容量と、この負荷容量に設定したときに生じる発振信号の周波数ずれを論理緩急回路４２で補正する周波数調整データとからなる組データを複数記憶している。すなわちメモリ５２は、発振信号を外部に出力しない場合において、スイッチ２２を「開く」または「閉じる」ことによって負荷容量をある所定値に設定したときと、このある所定値に設定したときの発振信号の周波数と発振信号を外部に出力するときの周波数とのずれを論理緩急回路４２で補正する周波数調整データとの関係を予め複数求めて記憶している。

制御回路５４は、負荷容量可変回路５６で消費される電力の低減レベルを設定する設定信号を外部から入力すると共に、メモリ５２に記憶している前記関係を設定信号に応じて読み出すようになっている。そして制御回路５４は、読み出した前記関係を負荷容量可変回路５６および論理緩急回路４２に設定する。すなわち制御回路５４は、読み出した前記関係のうち、負荷容量可変回路５６が制御信号を入力したときに、開閉動作がされるスイッチ２２を選択するデータ（設定データ）を負荷容量可変回路５６に設定し、周波数調整データを論理緩急回路４２の前記論理緩急手段に設定している。

これによりリアルタイムクロック５０は、設定信号の電力低減レベルに合わせて開閉制御の対象となるスイッチ２２を選択できる。そして負荷容量可変回路５６では、設定データによって選択されたスイッチ２２を制御信号に基づいて開閉制御できるので、スイッチ２２が開いているとき（発振信号を外部出力しないとき）に消費電流を低減できる。そして設定データによって開閉制御されるスイッチ２２を選択できるので、消費電流を低減できるレベルを調整できる。
またリアルタイムクロック５０は、発振信号を外部に出力するときはスイッチ２２を閉じて負荷容量を大きくしているので、発振信号の周波数安定性を良好にできる。

またリアルタイムクロック５０は、スイッチ２２を開けると負荷容量が小さくなるので発振信号の周波数が高くなるが、制御回路５４から論理緩急回路４２に周波数調整データが設定されている。このため論理緩急回路４２は、この周波数調整データを用いて、発振信号の周波数を補正できる。そしてセレクタ４４は、発振信号を外部出力しない制御信号を入力することによって、発振回路１４が出力した発振信号と論理緩急回路４２の出力信号とのうちから、論理緩急回路４２の出力信号を選択して時計回路４６に出力している。これにより時計回路４６は、負荷容量が小さくなっていても、補正された発振信号を用いて計時動作を行うことができる。また時計回路４６は、発振信号を外部出力するために負荷容量が大きくなっていると、発振回路１４が出力した発振信号をセレクタ４４で選択するので、この発振信号を用いて計時動作を行うことができる。

したがってリアルタイムクロック５０は、発振容量の削減を複数の中から選択できるようにすることで、ＦＡ（Factory Automation）機器のように、バックアップ時でもある程度の安定性が必要とさせる場合、オフィス機器など安定性が低くてもよい場合等、リアルタイムクロック５０の使用状況に応じて適切な負荷容量に設定できる。

なおリアルタイムクロック５０は、第１の実施形態で説明したレギュレータ３０を備えていてもよい。これによりリアルタイムクロック５０の消費電力を低減できる。

第１の実施形態に係る圧電発振器の構成図である。負荷容量可変回路の変形例を示す圧電発振器の構成図である。制御信号によってレギュレータを制御する圧電発振器の一部を示した構成図である。第２の実施形態に係るリアルタイムクロックの構成図である。第３の実施形態に係るリアルタイムクロックの構成図である。Ｃ−ＭＯＳ発振回路の構成を説明する図である。

符号の説明

１０………圧電発振器、１２………圧電振動子、１４………発振回路、１６………出力切替部、２０，５６………負荷容量可変回路、２２………スイッチ、２４………第１コンデンサ、２６………第２コンデンサ、３０………レギュレータ、４０，５０………リアルタイムクロック、４２………論理緩急回路、４４………セレクタ、４６………時計回路、５２………メモリ、５４………制御回路。

Claims

圧電振動子を発振させ発振信号を出力する発振回路と、
前記発振信号を外部に出力するか否かを選択する制御信号に基づいて、前記発振信号を外部に出力するか否かを切り替える出力切替部と、
前記発振回路に接続される負荷容量を備え、前記負荷容量を可変する負荷容量可変回路と、
を備え、
前記発振信号を外部に出力しない前記制御信号が入力された場合、前記負荷容量可変回路は、前記負荷容量を、前記発振信号を外部に出力しているときに比べて前記負荷容量を小さくする、
ことを特徴とする圧電発振器。
前記負荷容量可変回路は、前記制御信号に基づいて開閉制御するスイッチと第１コンデンサとを直列接続した回路と、第２コンデンサとの並列回路であることを特徴とする請求項１に記載の圧電発振器。
前記負荷容量可変回路は、可変容量ダイオードと、前記可変容量ダイオードの一端に印可する電圧を前記制御信号に基づいて生成する電圧生成回路とを備えていることを特徴とする請求項１に記載の圧電発振器。
前記発振回路に電源を供給するレギュレータを備え、
前記レギュレータは、前記発振信号を外部に出力しない前記制御信号が入力された場合、前記発振信号を外部に出力しているときの供給電圧よりも低い電圧を前記発振回路に供給する、
ことを特徴とする請求項１ないし３のいずれかに記載の圧電発振器。
圧電振動子を発振させ発振信号を出力する発振回路と、
前記発振信号を外部に出力するか否かを選択する制御信号に基づいて、前記発振信号を外部に出力するか否かを切り替える出力切替部と、
前記発振回路に接続される負荷容量を備え、前記負荷容量を可変する負荷容量可変回路と、
前記発振信号の周波数のずれを補正した補正信号を出力する論理緩急回路と、
前記発振信号と前記論理緩急回路が出力する前記補正信号とのうちいずれか一方を選択して出力するセレクタと、
前記セレクタが出力する信号に基づいて計時動作を行う時計回路と、
を備え、
前記発振信号を外部に出力しない前記制御信号が入力された場合、
前記負荷容量可変回路は、前記負荷容量を、前記発振信号を外部に出力しているときの前記負荷容量より小さくし、
前記論理緩急回路は、前記負荷容量可変回路の前記負荷容量値が小さくなることによって生じた前期発振信号の周波数のずれを補正し、
前記セレクタは、前記補正信号を選択して出力し、
前記時計回路は、前記セレクタが出力した前記補正信号に基づいて時計動作を行う
ことを特徴とするリアルタイムクロック。
前記負荷容量可変回路の前記負荷容量と、この負荷容量を設定したときに生じる前記発振信号の周波数ずれを前記論理緩急回路で補正する周波数調整データとからなる組データを複数記憶したメモリと、
外部から入力される設定信号に基づいて前記組データを前記メモリから読み出して、前
記負荷容量可変回路および前記論理緩急回路に設定する制御回路と、
を備えたことを特徴とする請求項５に記載のリアルタイムクロック。