JP4750510B2 - 水晶発振回路 - Google Patents
水晶発振回路 Download PDFInfo
- Publication number
- JP4750510B2 JP4750510B2 JP2005243823A JP2005243823A JP4750510B2 JP 4750510 B2 JP4750510 B2 JP 4750510B2 JP 2005243823 A JP2005243823 A JP 2005243823A JP 2005243823 A JP2005243823 A JP 2005243823A JP 4750510 B2 JP4750510 B2 JP 4750510B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- power supply
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
すなわち、発振回路1と出力バッファ部5との電源が共通であるため、電流消費量の大きい出力バッファ部5が動作した際に発生する電源ノイズにより、発振回路1の発振状態が影響を受けるのである。特に発振初期状態においては、発振回路1の発振状態は不安定で外部の影響を受けやすいため、電源ノイズによって異常発振などが発生してしまう。一旦、異常発振が発生してしまうと異常発振状態を持続し、発振状態が安定化しない場合がある。
路1への影響を無くし、すみやかに発振状態を安定化させるというものである。
水晶発振回路201に電源を投入するとその直後、パワーオンリセット回路57がリセット信号を出力し、発振開始検出回路55を初期化する。このとき、発振開始検出回路55の出力信号によって、分周回路3および出力バッファ部5の動作は停止する。
すなわち、発振開始検出回路55は、インバータ37hの出力振幅の値を検知すること
で発振開始を検出するが、インバータ37hの出力振幅は滑らかに変化するので、出力振幅が所望の値になったことを検出するためには、複雑な回路、例えば、AD変換器や電圧比較回路等が必要となる。また、発振開始を検出する必要があるのは、電源投入直後の極めて短時間である。このような複雑な回路は、一般的に電源投入後に動作が安定するまで時間がかかるため、電源投入後にすぐに発振開始検出回路55が正常に動作せず、発振開始を検出できないというものである。
発振回路と分周回路と出力バッファ部との負側の電源を第1の電源とし、発振回路の正側の電源を第2の電源とし、分周回路の正側の電源を第3の電源とし、出力バッファ部の正側の電源を第4の電源とするとき、
第2の電源の電圧は、第3の電源の電圧より低く、第3の電源の電圧は、第4の電源の電圧より高く、第2の電源の電圧は、発振回路を構成するスイッチング素子のしきい値電圧の絶対値をほぼ2倍にした値より大きく、第3の電源の電圧は、分周回路を構成するスイッチング素子のしきい値電圧の絶対値をほぼ2倍にした値より大きいことを特徴とする。
れ以外の回路の影響を受けなくなるために、異常発振などの誤動作を起こすことなく正常に発振し、さらに、誤動作がないことから発振起動時間を短くすることができるという効果を有する。
以下、図面を用いて本発明を実施するための最適な実施の形態を説明する。
図1は、本発明の実施の形態における水晶発振回路を示す回路図である。この水晶発振回路は、発振回路と分周回路と出力バッファ部と制御回路と記憶回路とを有している。
つまり、発振回路1は、第1の電源であるVSS電源13の電圧と第2の電源であるV1電源15の電圧との間の第1の駆動電圧で動作し、分周回路3は、VSS電源13の電圧と第3の電源であるV2電源17の電圧との間の第2の駆動電圧で動作し、出力バッファ部5は、VSS電源13の電圧と第4の電源であるV3電源19の電圧との間の第3の駆動電圧で動作するのである。
これにより、分周回路3は、高い周波数における動作マージンを広げることができる。なお、分周回路3の構成の詳細については、後述する。
続いて、発振回路1の具体的な回路構成を示す。図2は、本発明の実施形態における発振回路1の回路構成を説明する図である。図2に示す発振回路1は、可変容量の両端子に制御信号を入力し、負荷容量を可変にすることで、発振周波数を制御する発振回路である。
発振インバータ25と並列に帰還抵抗27を接続する。VSS電源13と発振インバータ25の入力との間に、発振インバータ25の入力側から順に、容量C1と可変容量Cv1と容量C3とを直列に接続する。容量C3と可変容量Cv1との接続点と発振インバータ25の出力との間に、発振インバータ25の出力側から順に、抵抗R1と容量C2と可変容量Cv2とを直列に接続する。
抵抗R1と容量C2との接続点と発振インバータ25の入力との間に水晶振動子23を接続する。制御端子29bは、抵抗R3を介して可変容量Cv1および可変容量Cv2と容量C3との接続点に接続する。制御端子29aは、抵抗R2を介して可変容量Cv1と容量C1との接続点に接続し、また、抵抗R4を介して可変容量Cv2と容量C2との接続点に接続する。
続いて、分周回路3の具体的な回路構成を示す。図3は、本発明の実施形態における分周回路の回路構成を説明する図である。図3に示す分周回路は、一般的にフリップフロップ回路と呼ばれる回路である。
テートインバータ41aおよび41bとにおいて、正側の電源は、図1におけるV2電源17とし、負側の電源は、VSS電源13とする。
分周入力端子33とインバータ37bの入力とを接続し、インバータ37bとインバータ37cとを直列に接続する。インバータ37bの出力を分周クロックS1とし、インバータ37cの出力を分周クロックS2とする。
インバータ37eとトライステートインバータ41aとにおいて、お互いの入力と出力同士を接続し、トライステートインバータ41aのイネーブル端子に分周クロックS2を入力する。インバータ37fとトライステートインバータ41bとにおいて、お互いの入力と出力同士を接続し、トライステートインバータ41bのイネーブル端子に分周クロックS1を入力する。
続いて、図1に示した水晶発振回路の電源構成について、図4〜図6を用いて説明する。まず、図4は本発明の実施形態における電源構成を説明する図である。図4において、43a〜43cはレギュレータ回路である。すでに説明した構成には同じ番号が付与してある。
続いて、本発明の実施形態における水晶発振回路の動作を説明する。はじめに、電源投入後における発振回路1の出力振幅の過渡特性を、図7を用いて説明する。図7は、横軸に時間を、縦軸に発振回路1の出力電圧を模式的に示すものである。
また、発振開始検出回路およびパワーオンリセット回路など、複雑な回路を必要としないので、電源投入直後においても安定した動作が可能となる。
い。
図9に示すように、可変容量Cv1および可変容量Cv2の片側の端子をVSS電源13に接続し、もう一方の端子に制御信号29cを入力してもよい。この構成も、電圧制御型水晶発振回路の一般的な構成であり、この構成においても、本発明の実施形態と同様の効果が得られる。
動作条件情報とは、発振回路1の発振周波数、分周回路3の分周周波数や分周数、出力バッファ部の振幅などである。
これらの動作条件情報を少なくとも1つ記憶回路9に記憶させておき、これを読み出してその内容を用いて分周回路3を制御するのである。例えば、分周数の情報から分周段数の切り替えなどを行って発振周波数の制御を行うのである。もちろん、この場合であっても、本発明の実施形態と同様の効果が得られる。
このような構成とすることによって、リファレンス部を複数設ける場合に比べ、リファレンス部同士の素子間バラツキが無くなり、結果としてレギュレータ出力のバラツキも低減されるのである。もちろん、リファレンス部45は1つでよいため、回路の専有面積を小さくすることができる。
このような構成とすることによって、第2の電源であるV1電源15と第3の電源であるV2電源17と第4の電源であるV3電源19との電圧を制御することができるため、本発明の水晶発振回路がシステムに組み込まれた後であっても、発振回路1の動作電圧の調整や分周回路3の電源電圧調整や出力バッファ部5の出力振幅の調整が可能となる。
図14に示す例では、レギュレータ回路43aと43bと43cとの全てを記憶回路9を用いて制御したが、これに限定するものではなく、1つまたは2つのレギュレータ回路を制御してもよい。
このように、発振初期状態において誤動作がない水晶発振回路は、発振開始と発振停止とを繰り返す場合に特に有効である。
3 分周回路
5 出力バッファ部
7 制御回路
9 記憶回路
11 出力端子
13 VSS電源
15 V1電源
17 V2電源
19 V3電源
21 VDD電源
23 水晶振動子
25 発振インバータ
27 帰還抵抗
29a、29b 制御端子
31 発振出力端子
33 分周入力端子
35 分周出力端子
37a〜37h インバータ
39a、39b トランスミッションゲート
41a、41b トライステートインバータ
43a〜43c レギュレータ回路
45 リファレンス部
47 差動部
49 増幅部
51 レギュレータ出力端子
53 電流制御端子
55 発振開始検出回路
57 パワーオンリセット回路
61 第1の可変手段
62 第2の可変手段
R1〜R7 抵抗
C1〜C5 容量
Cv1、Cv2 可変容量
S1、S2 分周クロック
Claims (5)
- 水晶振動子を用いた水晶発振回路であって、発振回路と分周回路と出力バッファ部とを備え、これらがそれぞれ異なる駆動電圧で動作する水晶発振回路において、
前記発振回路と前記分周回路と前記出力バッファ部との負側の電源を第1の電源とし、
前記発振回路の正側の電源を第2の電源とし、前記分周回路の正側の電源を第3の電源とし、前記出力バッファ部の正側の電源を第4の電源とするとき、
前記第2の電源の電圧は、前記第3の電源の電圧より低く、
前記第3の電源の電圧は、前記第4の電源の電圧より高く、
前記第2の電源の電圧は、前記発振回路を構成するスイッチング素子のしきい値電圧の絶対値をほぼ2倍にした値より大きく、
前記第3の電源の電圧は、前記分周回路を構成するスイッチング素子のしきい値電圧の絶対値をほぼ2倍にした値より大きいことを特徴とする水晶発振回路。 - 前記第2の電源と前記第3の電源と前記第4の電源とは、それぞれ異なる電源手段であることを特徴とする請求項1に記載の水晶発振回路。
- 記憶回路と制御回路とを備え、
前記制御回路は、前記記憶回路に記憶している、前記発振回路の発振周波数に関る動作条件情報に基づき、前記発振回路の発振周波数を制御することを特徴とする請求項1または2に記載の水晶発振回路。 - 第1の可変手段を有し、
該第1の可変手段は、前記記憶回路に記憶している、前記分周回路の分周周波数もしくは分周数に関る動作条件情報に基づき、前記分周回路を制御して、その出力周波数を可変することを特徴とする請求項3に記載の水晶発振回路。 - 第2の可変手段を有し、
該第2の可変手段は、前記記憶回路に記憶している、定電圧を発生する電源回路の出力電圧を制御する動作条件情報に基づき、前記第2の電源もしくは前記第3の電源もしくは前記第4の電源を制御して、その出力電圧を可変し、前記発振回路の動作電圧や前記分周回路の電源電圧や前記出バッファ部の出力振幅の調整をすることを特徴とする請求項3ま
たは4に記載の水晶発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243823A JP4750510B2 (ja) | 2005-08-25 | 2005-08-25 | 水晶発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243823A JP4750510B2 (ja) | 2005-08-25 | 2005-08-25 | 水晶発振回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007060347A JP2007060347A (ja) | 2007-03-08 |
JP2007060347A5 JP2007060347A5 (ja) | 2008-09-18 |
JP4750510B2 true JP4750510B2 (ja) | 2011-08-17 |
Family
ID=37923422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005243823A Expired - Fee Related JP4750510B2 (ja) | 2005-08-25 | 2005-08-25 | 水晶発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4750510B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5095433B2 (ja) * | 2008-02-06 | 2012-12-12 | 日本電信電話株式会社 | 起動制御回路付き水晶発振回路および位相同期回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272208A (ja) * | 1985-09-25 | 1987-04-02 | Seiko Epson Corp | 発振回路 |
JPH03201707A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 水晶発振回路 |
JPH0548440A (ja) * | 1991-08-09 | 1993-02-26 | Seiko Epson Corp | 半導体集積回路 |
JP2004072289A (ja) * | 2002-08-05 | 2004-03-04 | Ricoh Co Ltd | 周波数調整回路 |
JP2004254078A (ja) * | 2003-02-20 | 2004-09-09 | Citizen Watch Co Ltd | 水晶発振回路およびバイアス電流設定方法 |
-
2005
- 2005-08-25 JP JP2005243823A patent/JP4750510B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272208A (ja) * | 1985-09-25 | 1987-04-02 | Seiko Epson Corp | 発振回路 |
JPH03201707A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 水晶発振回路 |
JPH0548440A (ja) * | 1991-08-09 | 1993-02-26 | Seiko Epson Corp | 半導体集積回路 |
JP2004072289A (ja) * | 2002-08-05 | 2004-03-04 | Ricoh Co Ltd | 周波数調整回路 |
JP2004254078A (ja) * | 2003-02-20 | 2004-09-09 | Citizen Watch Co Ltd | 水晶発振回路およびバイアス電流設定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007060347A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7348859B2 (en) | Crystal oscillator | |
KR100313725B1 (ko) | 노이즈방지회로를포함하는발진회로 | |
US8736391B2 (en) | Method to shorten crystal oscillator's startup time | |
US7205813B2 (en) | Differential type delay cells and methods of operating the same | |
EP2693629A2 (en) | Crystal resonator-based oscillator and control method thereof | |
US5469116A (en) | Clock generator circuit with low current frequency divider | |
JP5384959B2 (ja) | 電子回路 | |
US20140320223A1 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
JP2006245774A (ja) | 電圧制御発振器 | |
US11082006B2 (en) | Low power crystal oscillator | |
US7656206B2 (en) | Phase-locked loop circuit | |
JP2007208584A (ja) | 周波数調整回路 | |
WO2004079895A1 (ja) | 水晶発振回路 | |
JP2006060797A (ja) | 電圧制御型発振器 | |
US20150137898A1 (en) | Oscillator Buffer and Method for Calibrating the Same | |
JP2007053746A (ja) | 集積回路 | |
JP6349097B2 (ja) | 入力信号増幅器 | |
JP4750510B2 (ja) | 水晶発振回路 | |
JP2006109002A (ja) | 電圧制御型発振器 | |
JP2012257183A (ja) | 発振回路 | |
JP4455734B2 (ja) | 発振回路 | |
JP2012114679A (ja) | 電圧制御発振器 | |
JP2009124530A (ja) | 圧電発振器 | |
JP2006121477A (ja) | 発振装置とそれを用いた電子装置 | |
JP2014027463A (ja) | 発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |