JP2006121477A - 発振装置とそれを用いた電子装置 - Google Patents
発振装置とそれを用いた電子装置 Download PDFInfo
- Publication number
- JP2006121477A JP2006121477A JP2004308001A JP2004308001A JP2006121477A JP 2006121477 A JP2006121477 A JP 2006121477A JP 2004308001 A JP2004308001 A JP 2004308001A JP 2004308001 A JP2004308001 A JP 2004308001A JP 2006121477 A JP2006121477 A JP 2006121477A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- output
- circuit
- amplitude
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】 製造ばらつきや周囲環境の変動あるいは電源投入時の発振状態の変動に応じて最適な発振余裕度の確保を自動で行いながら、定常時の消費電力を少なくでき、かつ、構成や調整が簡単な発振装置を提供する。
【解決手段】 水晶発振回路1の出力振幅を入力して、その出力振幅の変化に応じて出力パルス幅が変化するインバータ4を設け、このインバータ4から出力されるパルス信号のパルス幅(デューティー比)の変化を監視することで、水晶発振回路1の発振信号の振幅を検出し、この検出結果に基づき、水晶発振回路1の出力振幅が飽和する直前の状態になるよう、水晶発振回路1の駆動電圧VOSCを制御する構成とする。
【選択図】 図1
【解決手段】 水晶発振回路1の出力振幅を入力して、その出力振幅の変化に応じて出力パルス幅が変化するインバータ4を設け、このインバータ4から出力されるパルス信号のパルス幅(デューティー比)の変化を監視することで、水晶発振回路1の発振信号の振幅を検出し、この検出結果に基づき、水晶発振回路1の出力振幅が飽和する直前の状態になるよう、水晶発振回路1の駆動電圧VOSCを制御する構成とする。
【選択図】 図1
Description
本発明は、発振回路技術に係わり、特に、水晶振動子を用いた発振回路における発振動作による消費電力を低減するのに好適な発振装置およびそれを具備した、腕時計や携帯用電話、PDA(Personal Digital Assistance)、コンピュータ端末等の電子装置に関するものである。
携帯用電話やコンピュータ端末等の電子装置には、水晶振動子を用いた発振装置が広く用いられている。この発振装置に関する従来技術例として、例えば、特許文献1に記載の図4に示す電子回路がある。
図4における電子回路は、エンハンスメント型PチャンネルMOSトランジスタ12とエンハンスメント型NチャンネルMOSトランジスタ13および水晶振動子14、負荷容量15、16、抵抗17、18を含んで構成される水晶発振回路1aと、この水晶発振回路1aに対して、制御された電力を供給するための電流・電圧制御回路22を備えている。
ここで示されている水晶発振回路1aは、トランジスタ12,13からなるCMOSインバータを増幅回路として利用する回路であり、発振動作で消費される電力が、電源電圧の値によって過大とならないように、電流・電圧制御回路22により当該水晶発振回路1aを定電流駆動している。
より詳細に説明すると、電流・電圧制御回路22は、GND基準の基準電圧VBを発生させるために、電源−GND間に直列接続されたディプレッション型NチャンネルMOSトランジスタ25とエンハンスメント型NチャンネルMOSトランジスタ26を備え、当該基準電圧VBをエンハンスメント型NチャンネルMOSトランジスタ23のゲート−ソース間に印加して定電流源を構成している。そして、この定電流源を水晶発振回路1aとGNDの間に介在させることによって水晶発振回路1aを定電流駆動する構成である。
水晶発振回路1aの動作状態における貫通電流は、駆動される電圧が大きくなると、単位周期において、発振インバータを構成する両トランジスタ(12,13)がオンオン状態で動作する期間が増え、消費電流が過大となる傾向がある。
本技術では駆動電流を定電流源で制限しているため、結果的に単位周期におけるオンオン状態の期間が一定となる様にVaの電圧幅が調整される。つまり、本電子回路は、水晶発振回路1aを、規定された電流を満足する定電圧で駆動しているとも言い換えることができる。
上記特許文献1においては、発振インバータ(トランジスタ12,13)が最も電力を必要とする発振起動時には、負荷容量への充放電が伴わないので消費電流が少なく、そのため大きな電圧が供給され、また、発振開始後には、負荷容量への充放電に伴い消費電流が増加するため、最適な電圧Vaにまで低減されるとの説明がなされている。
しかしながら、発振開始後における負荷容量への充放電に伴う電流増加よりも、発振停止時に、発振インバータ(トランジスタ12,13)の入力が閾値にバイアスされ、オンオン状態で消費する貫通電流の方が、はるかに大きな値となることがある。
また、水晶発振回路1aが発振を開始するには数十mSオーダーの時間を要する。図4に示す構成の回路では、駆動電流が制限されていることから、水晶振動子が発振を開始するよりも先に駆動電圧がVaに達する可能性がある。この場合、発振起動時間が大幅に長くなり、また、駆動電流や電圧Vaは、電源投入時の起動性、周囲環境や製造ばらつきのマージンを確保した値に設定せざるを得ず、消費電力が満足に低減できない。
一般的に、水晶発振回路を設計する場合、回路の負性抵抗をその水晶の実効抵抗に対して十分に大きく確保することが推奨されている。この割合は発振余裕度と呼ばれ、通常、5〜10倍の値が水晶部品メーカの推奨値である。
しかし、発振起動時や周囲環境が悪化した場合には大きな発振余裕度が要求されるのに対して、安定した発振状態にある水晶発振子においては、慣性力が働くため、閉ループでの減衰分を補ってやる程度の負性抵抗、つまり、発振余裕度1倍以上で発振動作の維持が可能である。
従って、水晶発振回路の駆動電力を、当該水晶発振回路の動作状況(発振起動時/安定した発振状態など)に応じて最適に制御することにより、発振余裕度を確保しながら消費電力を低減することが可能である。以下に示す第2,第3の2件の従来技術例はこの問題への対策例を示している。
第2従来技術例として、特許文献2で開示されている低消費電力型水晶発振回路を図5に示す。本図5に示す低消費電力型水晶発振回路は、水晶発振回路1bの出力振幅レベルを検出するシュミット回路を有するレベル検出回路30と、このレベル検出回路30が出力するパルス信号をスイッチトキャパシタ回路38に入力してレファレンス電圧VREFを出力する基準電圧発生回路(図中「周波数−電圧変換回路」と記載)31と、レファレンス電圧VREFを1:1増幅して水晶発振回路1bに駆動電圧EDとして供給する増幅回路32を有している。
尚、本回路においてシュミット回路のヒステリシス幅と、スイッチトキャパシタCが一定の周波数に応じて充放電を行っている場合に基準電圧発生回路31から出力されるレファレンス電圧VREFの下限値VRLは、水晶発振回路1b内の発振インバータを構成する両トランジスタ(図4に示すトランジスタ12,13)の閾値の絶対値の和程度になる様に設定されている。
本回路において電源が投入されると、発振初期の出力振幅が小さい状態の間はレベル検出回路30のパルス信号が出力されないため、基準電圧発生回路31のノードDにおける電圧Vdは電源電圧VD近くにまで引き上げられる。その結果、水晶発振回路1bへも略等しい駆動電圧EDが供給されて発振振幅が短時間で成長するように促進される。
その後、出力振幅がレベル検出回路30のシュミット回路のヒステリシス幅以上に達すると、レベル検出回路30からパルス信号SPが出力され、スイッチトキャパシタ回路38が動作し、定電流源IS33から電流ICを分流するため、ノードDにおける電圧Vdが低下し、その結果、レファレンス電圧VREFは下限値VRLにまで低下する。このように、この技術では、水晶発振回路1bの出力振幅の立ち上がりを確認して駆動電圧EDを低下させるので、確実な発振起動を期待でき、駆動電圧も略電源電圧VD〜VRLまで変化可能である。
しかしながら、この従来技術では、電源電圧の下限値VRLは予め設定された固定値であり、周囲環境の変動に応じて適宜変化させることはできない。また、出力振幅の検出はレベル検出回路30のシュミット回路のヒステリシス幅の設定値に達するか否かの2値判定によるため、振幅レベルを微妙に設定することは難しい。
さらに、水晶の発振周波数は定数で決まるため、スイッチトキャパシタ回路38の等価抵抗も容量Cの値によって固定となり、電源電圧の下限値VRLは、定電流IS33、あるいは容量Cを調整して行うこととなるが、消費電力を極限まで低減しようとするときにはその調整単位が問題となる可能性がある。
第3の従来技術例として、特許文献3で開示されている発振回路を図6に示す。この図6に示す発振回路は、トランジスタ12a,13aからなる信号反転増幅器61と、この信号反転増幅器61の駆動電圧Vregを、発振出力に応じて制御する電力制御回路60を備えている。
さらに、電力制御回路60は、電圧の異なる複数の電圧Vreg1〜4を出力する電源電圧発生回路66と、発振出力に基づき、信号反転増幅器61を駆動する電圧Vregの最適値を判定する判定制御部68と、この判定制御部68による判定結果に基づき、電力制御回路60から信号反転増幅器61に供給する電圧Vreg1〜4を切り替え制御するマルチプレクサ82から構成されている。
本回路の動作は以下のとおりである。信号反転増幅器61の出力(発振出力)を閾値の異なる2つのインバータ62,64に入力し、発振出力の4周期毎に両インバータ62,64から出力されるパルスの数をカウントして比較する。
このとき、インバータ62の閾値VGL1はVreg/2であるのに対して、インバータ64の閾値VGL2は予め定められた所定のロジックレベル(特許文献3ではVreg近辺)に設定されている。
従って、発振出力の振幅が略駆動電圧にまで達している場合は両インバータ62,64から出力されるパルス数は一致するが、発振が不安定で振幅が減衰傾向にある場合は、インバータ64の出力パルス数がインバータ62の出力パルス数よりも少なくなる。
これを一致検出回路74で検出し、インバータ64の出力パルスが少ない場合はアップカウント信号をアップダウンカウンタ80に送出し、現在の駆動電圧Vregより1つ高い電圧が選択されるようにマルチプレクサ82を制御する。反対にパルス数が一致している場合は、ダウンカウント信号をアップダウンカウンタ80に送出し、現在の駆動電圧Vregより1つ低い電圧が選択されるようにマルチプレクサ82を制御する。
この第3の従来技術例では、出力振幅を監視しながら駆動電圧Vregを段階的に切り替えるため、発振回路の周囲環境や製造バラツキによる変動へも自動で対応可能となっている。しかし、回路規模は相当に大きく、駆動電圧Vregは予め用意した中(Vreg1〜4)からしか選択できない。また、連続制御ではないので、駆動電圧の最適化に限界があるといった問題が指摘できる。
解決しようとする問題点は、従来の、水晶発振回路の駆動電力を水晶発振回路の動作状況に応じて最適に制御することで発振余裕度を確保しながら消費電力を低減することを可能とする技術の内の、特許文献2に記載の技術では、電源電圧の下限値VRLは予め設定された固定値であり、周囲環境の変動に応じて適宜変化させることはできない点と、出力振幅の検出はレベル検出回路30のシュミット回路のヒステリシス幅の設定値に達するか否かの2値判定によるため、振幅レベルを微妙に設定することは難しい点、および、水晶の発振周波数は定数で決まるため、スイッチトキャパシタ回路38の等価抵抗も容量Cの値によって固定となり、電源電圧の下限値VRLは、定電流IS33、あるいは容量Cを調整して行うこととなるが、消費電力を極限まで低減しようとするときにはその調整単位が問題となる可能性がある点であり、また、特許文献3に記載の技術では、回路規模が相当に大きくなる点と、駆動電圧は予め用意した中からしか選択できない点、および、連続制御ではないので駆動電圧の最適化に限界がある点である。
本発明の目的は、これら従来技術の課題を解決し、製造ばらつきや周囲環境の変動あるいは電源投入時の駆動電圧の変動に応じて最適な発振余裕度の確保を自動で行いながら、定常時の消費電力を少なくでき、かつ、構成や調整が簡単な発振装置を提供することである。
上記目的を達成するため、本発明では、水晶発振回路(1)の出力振幅を入力して、その出力振幅の変化に応じて出力パルス幅が変化するインバータ(4)を設け、このインバータ(4)から出力されるパルス信号のパルス幅(デューティー比)の変化を監視することで、水晶発振回路(1)の発振信号の振幅を検出し、この検出結果に基づき、水晶発振回路(1)の出力振幅が飽和する直前の状態になるよう、水晶発振回路(1)の駆動電圧VOSCを制御する構成とする。より詳細には、インバータ(4)のパルス振幅をレベル変換回路(5)によりレベル変換した後、ローパスフィルタ(6)でその積分値を求め、その積分値と、振幅飽和時の出力レベル(ローパスフィルタ6の積分値)よりも僅かに低いレベルである基準電圧VREFとを差動増幅器(7)へ入力し、インバータ(4)出力(積分値)が基準電圧VREFよりも低い場合は、トランジスタ(8)のゲートを低げて水晶発振回路(1)の駆動電圧VOSCを上昇させて、水晶発振回路(1)の出力振幅を大きくし、また、インバータ(4)出力の積分値が基準電圧VREFよりも高い場合にはトランジスタ(8)のゲートを上昇させて駆動電圧VOSCを下げ、水晶発振回路(1)の出力振幅を小さくする構成とする。
本発明によれば、インバータ1つでもって水晶発振回路(1)における出力振幅が駆動電圧VOSCに対してどの程度の状態であるかを検出することが可能となるため、製造ばらつきや周囲環境の変動に応じて発振余裕度を最適に確保し、かつ定常的な消費電力を低減した発振装置を従来のものよりも簡単な回路構成で実現できる。また、監視対象のインバータの出力パルス信号を任意の電圧(例えば電源電圧VDD)にレベル変換した後にローパスフィルタに入力するため、本発明で動的に制御する水晶発振回路(1)の駆動電圧VOSCの変動の影響を受けることなく安定した比較動作が実現でき、さらには半導体の製造に一般的に使用される素子、各種公知の回路を用いて信頼性の高い回路を構築することができる。また、出力ドライバ用のトランジスタ(8)を用いることにより、水晶発振回路(1)の駆動電圧の調整を安定して行うことが可能となる。さらに、水晶発振回路(1)の駆動電圧VOSCの調整をより少ない素子数で行うことが可能となる。
以下、図を用いて本発明を実施するための最良の形態例を説明する。図1は、本発明に係わる発振装置の第1の構成例を示す回路図であり、図2は、図1における発振装置の動作例を示す説明図、図3は、本発明に係わる発振装置の第2の構成例を示す回路図である。
図1に示す発振装置は、携帯用電話やコンピュータ端末等の電子装置で用いられるものであり、本図1において、1は水晶発振回路、2は振幅検出回路、3は変圧回路、9は安定化容量である。水晶発振回路1は図4で示した水晶発振回路1aと同様の構成であり、エンハンストメント型PチャネルMOSトランジスタ12とエンハンストメント型NチャネルMOSトランジスタ13からなるCMOS発振インバータを有する。
振幅検出回路2は、水晶発振回路1の出力(発振)振幅レベルを動的に検出し、変圧回路3は、振幅検出回路2の出力信号を受けて、水晶発振回路1へ供給する駆動電圧VOSCを動的に制御する。安定化容量9は、変圧回路3で動的に制御される駆動電圧VOSCを平滑化する。
振幅検出回路2は、インバータ4とレベル変換回路5およびローパスフィルタ6から構成され、本例のインバータ4は、水晶発振回路1と同じ駆動電圧VOSCで動作し、かつその閾値(反転レベル)は、水晶発振回路1における発振インバータ(トランジスタ12,13)とくらべて僅かにGND側に寄っており、水晶発振回路1の出力(発振)を入力して、その出力(発振)振幅に応じたパルス幅、振幅のパルス信号を出力する。
レベル変換回路5は、インバータ4の出力パルスの振幅を電源電圧レベル(VDD)に変換し、ローパスフィルタ6は、レベル変換回路5の出力の直流成分を抽出する。
変圧回路3は、差動増幅器7とPチャンネルMOSトランジスタ8で構成され、差動増幅器7においては、振幅検出回路2(ローパスフィルタ6)の出力電圧が非反転入力端子へ入力され、基準電圧VREFが反転入力端子へ入力される。また、PチャンネルMOSトランジスタ8においては、ソースが電源端子(VDD)へ、ドレインが水晶発振回路1への駆動電力供給配線に接続され、ゲートが差動増幅器7の出力端子に接続されている。
尚、本例において、変圧回路3を構成する差動増幅器7の反転入力端子へ入力する基準電圧VREFは、水晶発振回路1の出力(発振)振幅を決定するために設定する固定値であり、電源電圧VDDに対する比で規定され、例えば抵抗や容量分割による発生が可能である。本例では、基準電圧VREFは、発振装置の工場出荷時の調整・テスト工程において、水晶発振回路1の出力(発振)振幅をどの程度にしたときに所望の特性が得られるかを検証した上でトリミング等により電源電圧VDDを抵抗分割して設定する。
このような構成の振幅検出回路2および変圧回路3を設けることにより、本例の発振装置では、水晶発振回路1の駆動電圧VOSCを、当該水晶発振回路1が出力する発振信号の振幅(出力振幅、発振振幅)に応じて動的に変化させるよう制御する。具体的には、水晶発振回路1の通常時の発振時における出力振幅が、変圧回路3における差動増幅回路7に入力する基準電圧VREFで定められる値により、図2における出力波形oscout2で示すように、所望の振幅を基準として連続して維持するように、すなわち、出力振幅が最大振幅に達しないレベルで一定に保たれるように、水晶発振回路1の駆動電圧VOSCを動的に制御する。
以下、このような構成による本例の発振装置の動作を、図2を参照しながら説明する。図2においては、電源投入時に観察される水晶発振回路1の出力波形(oscout1,2)と、それに対応した振幅検出回路2におけるインバータ4およびレベル変換回路5の出力波形(Inv.out)およびローパスフィルタ6の出力レベル(L/Fout)を模式的に表し、特に、水晶発振回路1の出力波形oscout2は、本発明により駆動電圧VOSCが制御された発振装置の出力振幅の例を表している。
図1において、水晶発振回路1に電圧(VOSC)が供給されると、構成要素である発振インバータ(トランジスタ12,13)の出力端子はその閾値レベルにバイアスされ、「回路の負性抵抗>水晶発振回路の閉ループでのエネルギー損失」の条件(1)が満たされると、図2の出力波形(oscout1,2)に示すように、発振を開始し、やがて出力振幅が成長し、本例の振幅検出回路2および変圧回路3を設けていない従来技術の場合は、図2の出力波形oscout1に示すように、飽和して、GND電位から駆動電圧VOSCを最大振幅とする正弦波で発振を継続する。
これに対して、本例の発振装置では、振幅検出回路2および変圧回路3を設けることで、図2の出力波形oscout2で示すように、水晶発振回路1の出力振幅が飽和する直前の状態になるよう、水晶発振回路1の駆動電圧VOSCを動的にコントロール(制御)する。以下、その動作の詳細を説明する。
本例では、水晶発振回路1における発振インバータ(トランジスタ12,13)に対する2段目のインバータとして、振幅検出回路2におけるインバータ4を設けている。すなわち、本例では、水晶発振回路1が発振動作を停止する際に、2段目のインバータ4の出力のデューティー比が極端に狂い出す現象に着目している。
このように、インバータを複数並べた場合、発振波形が減衰を始めると1段目の発振波形は、1段目のインバータの反転レベルをDC的なバイアス点としながら減衰する。このとき、2段目のインバータ4の反転レベルが、1段目のインバータ(発振インバータ)の反転レベルと微妙に異なっている場合、例えば、発振インバータの反転レベルが0.5Vで、インバータ4の反転レベルが0.4Vあるいは0.6Vの場合、2段目のインバータ4の出力パルス信号における、正、負どちらかのパルス幅が極端に増減し、図2の出力波形(Inv.out)で示すように、デューティー比が狂う。
このように、インバータ4の出力パルス信号は、水晶発振回路1の発振のピーク電圧が駆動電圧VOSCに達する程の良好な発振状態では、ある一定のデューティー比が確保されているのに対して、発振が減衰する程に駆動電圧VOSCを低下させるとデューティー比が狂い出だす。このデューティー比が狂い出すVOSCが、水晶発振回路1の発振を維持できる最低電圧となる。
図2の出力波形(oscout1,2)で示すように、発振停止から発振初期の状態では、水晶発振回路1の出力は、約1/2×VOSCで静止状態かあるいは僅かに振動している状態となる。本例では、振幅検出回路2のインバータ4の反転レベルは1/2×VOSCよりも意図的に下げている(例えばVOSC×0.4)ので、水晶発振回路1から、1/2×VOSCを中心とする微弱振動の電圧(発振振幅)が入力されても、インバータ4の出力はL(ロー状態)を維持する。
このインバータ4がL出力を維持する限り、レベル変換回路5の出力もLのままであり(図2の出力波形Inv.out参照)、結果として振幅検出回路2(ローパスフィルタ6)の出力も0Vとなる(図2の出力L/Fout参照)。この場合、変圧回路3の差動増幅器7では、振幅検出回路2の出力0Vと基準電圧VREFとを比較してトランジスタ8のゲートを低く制御することとなる。
本例では、トランジスタ8はPチャンネル型MOSトランジスタを用いており、トランジスタ8のソースは電源電圧VDDへ接続されているので、インバータ4のL出力によりゲート電圧が下げられるとオン抵抗が減少し、その結果、駆動電圧VOSCが最大VDDまで上昇するという動作になる。
この駆動電圧VOSCの上昇に伴い、水晶発振回路1の発振が成長期に移行し(図2の出力波形oscout1,2参照)、その振幅の下側のピーク電圧がインバータ4の反転レベルに達するようになると、インバータ4の出力は、反転レベルを下回る入力が与えられている期間だけH(ハイ)状態になる。毎周期におけるこの期間(H出力)は、水晶発振回路1の発振振幅が大きくなるに従って長くなるが、水晶発振回路1の発振振幅が飽和した時には一定のパルス幅で固定となる(図2の出力波形Inv.out参照)。
このように、本例では、振幅検出回路2のインバータ4の出力は、その閾値が発振インバータの閾値(VOSC/2=VOSC×0.5)に比べてGND側寄りに設定されている(VOSC×0.4)ため、水晶発振回路1による発振起動時の出力振幅(出力波形oscoutの振幅)が小さい時にはパルス出力がなく、出力振幅が大きくなるに従って単位周期における正パルスの幅が成長し、最終的には、決まったデューティー比の矩形波(図2の出力波形Inv.out参照)となって安定する。
従って、この振幅検出回路2のインバータ4から出力される正パルス幅を監視することで、水晶発振回路1の出力振幅の状態(変化)を検出することができる。
その際、このパルス波形を、まず、レベル変換回路5で、VDD論理にレベル変換し、その後、ローパスフィルタ6に入力して単位周期あたりの積分値を取り、DC電圧値として取り出す。すなわち、インバータ4の出力時点では、そのパルスの振幅は、水晶発振回路1の駆動電圧VOSCの変化に伴って変動しており、レベル変換回路5により、インバータ4の出力するパルス信号(論理レベル:VOSC)を、VDDレベルに変換し(図2の出力波形Inv.out参照)、さらに、ローパスフィルタ6により、積分値として出力する(図2の出力L/Fout参照)。この出力値(積分値)を、ここではVpとする。
このように、本例の振幅検出回路2は、インバータ4の出力パルスのデューティー比の変化を、動的な水晶発振回路1の駆動電圧VOSCの変化とは無関係にDC電圧値として取り出すために、レベル変換回路5によりVDD論理にレベル変換し、ローパスフィルタ6によりVDD論理のパルスの積分値として取りだす仕組みとしている。
これにより、インバータ4から出力されるパルス信号のパルス幅の成長に伴って、振幅検出回路2(ローパスフィルタ6)の出力レベルが上昇し、水晶発振回路1の出力振幅が飽和するとその出力レベルも、図2の出力L/Foutに示すように一定値を取るように出力される。
駆動電圧VOSCが、水晶発振回路1の発振インバータ(トランジスタ12,13)の利得を十分に高められる値であれば、ローパスフィルタ6の出力値VpはVDD/2を僅かに下回る程度で飽和する。
一方、この飽和状態(発振状態)にある水晶発振回路1の駆動電圧VOSCが低下してゆき、やがて条件(1)が成立しなくなる電圧に達して、水晶発振回路1の発振インバータ(トランジスタ12,13)に与える利得が発振を維持するのに足らなくなる程になれば、水晶発振回路1の出力振幅が減衰し始め、今度は、図2の右側から左側へと動作状態が変化してゆき、その結果、ローパスフィルタ6の出力値Vpが低下してゆき、やがて発振が停止してVpは0Vとなる。
従って、変圧回路3における差動増幅器7に入力する基準電圧VREFに、ローパスフィルタ6の出力値Vpとしてコントロール(制御)したい値を設定すれば、水晶発振回路1が出力する発振波形の振幅を、任意に制御でき、その結果として、駆動電圧VOSCを任意に制御できる。
このように、差動増幅器7の基準電圧VREFの値を決定する立場でみれば、本例の発振装置においては、駆動電圧VOSCを動的に制御しているというよりは、むしろ水晶発振回路1の出力(発振)振幅を一定のレベルに制御し、その結果として、駆動電圧VOSCが動的に決定される。
いずれにしても、水晶発振回路1の発振振幅が成長しすぎて、振幅検出回路2(ローパスフィルタ6)の出力値Vpと差動増幅器7の基準電圧値VREFが「Vp>VREF」となると、変圧回路3におけるトランジスタ8のゲートを上げて駆動電圧VOSCを低下させ、水晶発振回路1の発振振幅を小さく戻すという動作となり、一方、発振振幅が減衰して「Vp<VREF」となると、トランジスタ8のゲートを下げて駆動電圧VOSCを上昇させ、発振振幅を大きくするという動作となり、このフィードバック制御が連続して行われる。その結果、水晶発振回路1は、図2の出力波形oscout2で示すように、その出力振幅を一定のレベルに制御しながら、発振を継続する。
このように、本例の発振装置においては、振幅検出回路2のインバータ4から出力されるパルス信号のパルス幅を監視することで、水晶発振回路1の出力振幅が飽和する直前の状態になるよう、駆動電圧VOSCをコントロールする。
すなわち、振幅検出回路2(ローパスフィルタ6)の出力レベルと、振幅飽和時の出力レベルよりも僅かに低いレベルを基準電圧VREFとして差動増幅器7へ入力し、振幅検出回路2の出力レベルが基準電圧VREFよりも低い場合は、トランジスタ8のゲートを下げて水晶発振回路1の駆動電圧VOSCを上昇させ、また、振幅検出回路2の出力レベルが基準電圧VREFよりも高い場合にはトランジスタ8のゲートを上昇させて駆動電圧VOSCを下げることにより、水晶発振回路1の発振中、振幅検出回路(ローパスフィルタ6)2の出力Vpが、差動増幅器7の基準電圧VREFと等しくなる(Vp=VREF)ように、水晶発振回路1の駆動電圧VOSCをフィードバック制御する。
尚、トランジスタ8は、出力ドライバとしての機能である。すなわち、差動増幅器7の出力抵抗が大きく駆動能力が十分でない場合は、過負荷による出力降下が生じ、水晶発振回路1の駆動電圧VOSCを安定に供給できない可能性があり、その場合のために、トランジスタ8を出力ドライバとして設けている。
従って、差動増幅器7の駆動能力が十分であれば、図3に示すように、トランジスタ8を省いた回路構成とすることができる。図3に示す発振装置の構成においては、図1と同じ構成素子には同じ番号を付与している。本図3に示す例では、変圧回路3aにおける差動増幅器7aの入力端子(+,−)への入力信号を図1に示す例とは入れ替え、トランジスタ8を廃して、差動増幅器7aの出力でもって直接、水晶発振回路1の駆動電圧VOSCを供給している。差動増幅器7aの出力抵抗を小さくできればこの様な構成でも、図1に示した例と同様の作用効果を期待できる。尚、場合によってはバッファー回路を介在させてもよい。
以上、図1〜図3を用いて説明したように、本例の発振装置では、水晶発振回路1の出力振幅を入力して、その出力振幅の変化に応じて出力パルス幅が変化するインバータ4を設け、このインバータ4から出力されるパルス信号のパルス幅(デューティー比)の変化を監視することで、水晶発振回路1の発振信号の振幅(出力振幅)を検出し、この検出結果に基づき、水晶発振回路1の出力振幅が飽和する直前の状態になるよう、水晶発振回路1の駆動電圧VOSCを制御する構成とする。より詳細には、インバータ4のパルス振幅をレベル変換回路5によりレベル変換した後、ローパスフィルタ6でその積分値を求め、その積分値と、振幅飽和時の出力レベル(ローパスフィルタ6の積分値)よりも僅かに低いレベルである基準電圧VREFとを差動増幅器7,7aへ入力し、インバータ4出力(積分値)が基準電圧VREFよりも低い場合、(図1の例ではトランジスタ8のゲートを低げて)水晶発振回路1の駆動電圧VOSCを上昇させて、水晶発振回路1の出力振幅を大きくし、また、インバータ4出力の積分値が基準電圧VREFよりも高い場合には、(図1の例ではトランジスタ8のゲートを上昇させて)駆動電圧VOSCを下げ、水晶発振回路1の出力振幅を小さくする構成とする。
この構成により、インバータ4、レベル変換回路5、ローパスフィルタ6からなる振幅検出回路2において、水晶発振回路1の出力振幅が駆動電圧VOSCに対してどの程度の状態にあるかを検知し、この振幅検出回路2の出力を、変圧回路3に入力して、この変圧回路3において、水晶発振回路1の出力振幅が所望の程度となるように、駆動電圧VOSCを制御する。
このようにして、本例の発振装置では、一度、水晶振動子が発振を開始するとその慣性力を利用して、出力振幅が駆動電圧に等しく飽和する直前の振幅を維持する最低電圧を水晶発振回路に供給しつづけ、発振インバータの無用なオンオン状態を回避しながら消費電力を効果的に低減することができる。また、例えば発振起動時や、周囲環境の変化によって発振余裕度を大きく確保することが要求される状態では、駆動電圧は略電源電圧まで連続的に引き上げられる。
このことにより、本例では、専用に設けたインバータ1つでもって水晶発振回路1における出力振幅の状態を検出することが可能となるため、製造ばらつきや周囲環境の変動に応じて発振余裕度を最適に確保し、かつ定常的な消費電力を低減した発振装置を、従来のものよりも簡単な回路構成で実現できる。
また、監視対象のパルス信号を、レベル変換回路5により、任意の電圧にレベル変換した後にローパスフィルタ6に入力するため、水晶発振回路1の駆動電圧変動の影響を受けることなく、安定した比較動作が実現でき、さらには半導体の製造に一般的に使用される素子、各種公知の回路を用いて信頼性の高い回路を構築することができる。
また、出力ドライバ用のトランジスタ8を設けた構成とすることにより、駆動能力が十分でない差動増幅回路7を用いても、水晶発振回路1の駆動電圧の調整を安定して行うことが可能である。逆に、駆動能力が十分な差動増幅回路7aを用いる場合には、出力ドライバ用のトランジスタ8を設ける必要がなく、水晶発振回路1の駆動電圧の調整をより少ない素子数で行うことが可能である。
以下、このような本実施例の発振装置の特徴を、図5で示した特許文献1に記載の従来技術との比較に基づき説明する。
図5に示す従来の発振装置においては、水晶発振回路(1a)の出力振幅の増減の検出を行う手段として、シュミット回路を採用したレベル検出回路30を設けているが、本例ではインバータ4を採用している。シュミット回路の出力振幅のレベル検出は、出力振幅が予め設定したシュミット幅に達しているか否かの二値判定でしかないが、本例では、水晶発振回路1を構成する発振インバータに比して反転レベルをずらしたインバータ4を採用しているので、出力振幅の増減をインバータ4の出力パルス幅の増減として連続に検出することが可能である。また、本例では、インバータ4の反転レベルを発振インバータの反転レベルに近づけることにより、より微弱な振動から検出が可能となり、いわゆる入力ダイナミックレンジが圧倒的に広いとの利点、および、シュミットを構成するより素子数が少ないとの利点がある。
また、図5に示す従来技術の回路構成においては、ローパスフィルタ34からの出力を増幅回路32のレファレンス電圧(VREF)として入力し、増幅回路32を1:1のバッファーとして用いている。このため、この従来例では、出力振幅を積極的に制御することはできず、発振回路を駆動する下限の電圧VRLを予め|VTP|+VTN程度として見積もった値となる様に定電流源IS33や容量Cを設定する必要がある。
この定電流源IS33や容量Cの調整は容易ではなく、例えば、定電流源IS33を調整すれば、製品毎の消費電流もばらついてしまう。さらに、レファレンス電圧(VREF)が下限電圧VRLに降下後も、レベル検出回路30がパルス信号SPを出力し続けるためには、レベル検出値VSMTは、下限電圧VRLよりも低く設定しておく必要があり、そのため、下限電圧VRL移行後も、出力振幅は駆動電圧(VRL)にまで達した状態で発振を継続することとなり、下限電圧VRLを極限まで下げることができない。また、下限電圧VRLは、製造後は固定値となる。
これに対して、本例では、「基準電圧VREF」は外部入力とし、振幅検出回路2の(ローパスフィルタ6からの)出力Vpが基準電圧VREFに等しくなる様に、水晶発振回路1の出力(発振)振幅を動的に制御することができる。このため、所望の特性(消費電力)を満足させ得る出力振幅を、回路や水晶のばらつきに応じて調整することが容易であり、調整動作によって製品毎の消費電流がばらつくといった影響がない。さらに、周囲温度の変化など、製造後に発振回路の外部環境が変動した場合にも、発振停止に至ることなく、出力振幅レベルを一定に保つように駆動電圧VOSCを自動制御できる。
また、図5に示す従来例の基準電圧発生回路31、つまり、定電流源IS33、トランジスタQp、Qn(CM)、およびスイッチトキャパシタ回路38を含めた構成が、本例のレベル変換回路5および基準電圧VREFの供給に相当すると考えられ、これら従来例の構成要素が多く、さらに、定常的な電流パスも多く存在することにより、基準電圧発生回路31自身が消費する電流増が問題となることが考えられる。これに対して、本例では、レベル変換回路5と基準電圧VREF発生のための分圧手段のみという圧倒的な素子数の少なさで同等以上の効果を奏しており、また、分圧手段として容量分圧などを用いる場合には定常的な電流パスも内在しない。
尚、本例の技術では、発振停止時の貫通電流を低減するという効果は特にはないが、発振状態での、発振インバータを構成する両トランジスタのオンオン状態に起因する消費電力の増大を回避することに関しては、駆動電圧VOSCの絶対値を低減して、発振回路の駆動電圧を、発振インバータを構成する両トランジスタの閾値の和未満にコントロールすることで実現可能である。
本例の回路では、この発振回路の駆動電圧VOSCの値は1つに決められない。すなわち、本例の回路では、基準電圧VREFを調整すれば発振波形の振幅を制御できるが、振幅をどの程度にするのが最適かは、組み合わせる水晶や発振回路のプロセスばらつき、および採用される製品によっても異なる。そのため、基準電圧VREF(コントロールしたいVp値)の調整を、工場出荷時前のテスト工程等で、発振振幅をどの程度にしたときに所望の特性が得られるかを検証した上でトリミング等による実施することで対処する。
このような相違により、本例の発振装置においては、従来技術のように、単に、水晶発振回路の駆動電力を水晶発振回路の動作状況に応じて最適に制御することで発振余裕度を確保しながら消費電力を低減することを可能とするだけでなく、駆動電圧の下限値を、周囲環境の変動に応じて適宜変化させることができると共に、発振振幅レベルを微妙に設定することができ、さらに、駆動電圧の下限値の調整を、消費電力を極限まで低減するよう実施することができる。また、図6で示した従来技術と比較しても、その回路規模を相当に小さくすることができると共に、駆動電圧を、予め用意した複数の中から選択するのではなく、連続制御できるので、駆動電圧の最適化を高精度に行うことができる。
このように、本例の発振装置では、製造ばらつきや周囲環境の変動あるいは電源投入時の発振状態の変動に応じて最適な発振余裕度の確保を自動で行いながら(電源投入時は発振波形が微弱なので駆動電圧VOSCが自動的に大きく確保される)、定常時の消費電力を少なくでき、かつ、構成や調整が簡単である。
尚、本発明は、図1〜図3を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、本例の発振装置の適用例として、携帯用電話とコンピュータ端末を掲げているが、腕時計やPDA等の電子装置にも用いることができる。
また、本例では、インバータ4の閾値を発振インバータの閾値より僅かにずらすために、当該インバータ4の閾値をVOSC×0.4に設定しているが、この値に限定されるものではない。
また、このインバータ4の閾値を発振インバータの閾値より僅かにずらすことや、基準電圧VREFの設定値を決定することは、その絶対値は問題ではなく、例えば、トランジスタのサイズ比による調整でインバータ4の閾値の設定は実現可能であり、分圧素子の比精度でもって、基準電圧VREFの設定値の決定が可能である。また、レベル変換回路5やローパスフィルタ6および差動増幅器7は、その機能さえ達成できれば、それぞれ、既公知の回路を自由に利用可能である。
1,1a,1b:水晶発振回路、2:振幅検出回路、3,3a:変圧回路、4:インバータ、5:レベル変換回路、6:ローパスフィルタ、7,7a:差動増幅器、8:トランジスタ(PチャンネルMOSトランジスタ)、9:安定化容量、12,12a:エンハンスメント型PチャンネルMOSトランジスタ、13,13a:エンハンスメント型NチャンネルMOSトランジスタ、14,14a:水晶振動子、15,15a,16,16a:負荷容量、17,17a,18:抵抗、22:電流・電圧制御回路、23:エンハンスメント型NチャンネルMOSトランジスタ、25:ディプレッション型NチャンネルMOSトランジスタ、26:エンハンスメント型NチャンネルMOSトランジスタ、30:レベル検出回路、31:基準電圧発生回路(「周波数−電圧変換回路」)、32:増幅回路、36,37:スイッチ、38:スイッチトキャパシタ回路、60:電力制御回路、61:信号反転増幅器、62,64:インバータ、66:電源電圧発生回路、68:判定制御部、74:一致検出回路、80:アップダウンカウンタ、82:マルチプレクサ。
Claims (15)
- 発振インバータを具備して駆動電圧を最大振幅とする発振信号を出力する水晶発振手段と、
該水晶発振手段が出力する上記発振信号を入力し該発振信号の所定のレベル以上で該発振信号の振幅に応じたパルス幅のパルス信号を出力するレベル検出手段と、
該レベル検出手段が出力するパルス信号のパルス幅の変化に応じて上記水晶発振手段にかかる駆動電圧を制御する変圧手段と
を有することを特徴とする発振装置。 - 発振インバータを具備して駆動電圧を最大振幅とする発振信号を出力する水晶発振手段と、
該水晶発振手段が出力する上記発振信号を入力し該発振信号の所定のレベル以上で該発振信号の振幅に応じたパルス幅のパルス信号を出力するレベル検出手段と、
該レベル検出手段が出力するパルス信号を入力して単位周期あたりの積分値を抽出する積分手段と、
該積分手段が出力する上記積分値を入力し該積分値に応じて上記水晶発振手段にかかる駆動電圧を制御する変圧手段と
を有することを特徴とする発振装置。 - 請求項2に記載の発振装置であって、
上記レベル検出手段が出力するパルス信号を当該発振装置の電源あるいは任意の電圧レベルに変換して上記積分手段に入力するレベル変換手段を有することを特徴とする発振装置。 - 請求項2もしくは請求項3のいずれかに記載の発振装置であって、
上記積分手段は、ローパスフィルタからなることを特徴とする発振装置。 - 請求項2から請求項4のいずれかに記載の発振装置であって、
上記変圧手段は、
上記積分手段が出力する上記積分値と予め定められた閾値とを入力し差動増幅する差動増幅手段を有することを特徴とする発振装置。 - 請求項2から請求項4のいずれかに記載の発振装置であって、
上記変圧手段は、
上記積分手段が出力する上記積分値と予め定められた閾値とを入力し差動増幅する差動増幅手段と、
該差動増幅手段の出力端子にゲートが、ソースが上記駆動用電源に、ドレインが上記水晶発振手段の駆動電力供給配線に接続されたMOSトランジスタとを有することを特徴とする発振装置。 - 請求項2から請求項4のいずれかに記載の発振装置であって、
上記変圧手段は、
上記積分手段が出力する上記積分値と予め定められた閾値とを入力し差動増幅する差動増幅手段と、
該差動増幅手段の出力端子と上記水晶発振手段の駆動電力供給配線との間に接続されたバッファ手段と
を有することを特徴とする発振装置。 - 請求項5から請求項7のいずれかに記載の発振装置であって、
上記差動増幅手段に入力する上記閾値を、当該発振装置の電源あるいは任意の電圧レベルを抵抗分圧もしくは容量分圧して生成する分圧手段を有することを特徴とする発振装置。 - 請求項8に記載の発振装置であって、
上記分圧手段は、上記水晶発振手段の発振信号が、最大振幅より低い振幅を基準として維持するよう、上記電圧レベルを分圧調整する手段を有することを特徴とする発振装置。 - 請求項1から請求項9のいずれかに記載の発振装置であって、
上記レベル検出手段は、上記水晶発振手段にかかる駆動電圧と同じ電圧で駆動され、閾値が該水晶発振手段の上記発振インバータに比して所定の値だけずれたインバータからなることを特徴とする発振装置。 - 発振インバータを具備して駆動電圧を最大振幅とする発振信号を出力する水晶発振手段と、
該水晶発振手段が出力する上記発振信号を入力すると共に、該水晶発振手段と同じ駆動電圧で駆動され、閾値が該水晶発振手段の発振インバータの閾値と予め定められた値だけずれたインバータを具備して、上記水晶発振手段が出力する発振信号の振幅が駆動電圧に対してどの程度の状態にあるかを上記インバータから出力されるパルス信号のパルス幅に基づき検知する振幅検出手段と、
該振幅検出手段の検知結果に基づき、上記水晶発振手段が出力する上記発振信号の振幅が予め定められた値となるよう上記駆動電圧を制御する変圧手段と
を有することを特徴とする発振装置。 - 請求項11に記載の発振装置であって、
上記振幅検出手段は、
上記インバータが出力するパルス信号を当該発振装置の電源あるいは任意の電圧レベルに変換するレベル変換手段と、
該レベル変換手段で変換したパルス信号を入力して単位周期あたりの積分値を抽出する積分回路とを有し、
上記変圧手段は、
上記積分回路が出力する上記積分値と予め定められた基準電圧とを入力して差動増幅する差動増幅手段と、
該差動増幅手段の出力端子にゲートが、ソースが上記駆動用電源に、ドレインが上記水晶発振手段の駆動電力供給配線に接続されたMOSトランジスタと
を有することを特徴とする発振装置。 - 請求項11に記載の発振装置であって、
上記振幅検出手段は、
上記インバータが出力するパルス信号を当該発振装置の電源あるいは任意の電圧レベルに変換するレベル変換手段と、
該レベル変換手段で変換したパルス信号を入力して単位周期あたりの積分値を抽出する積分回路とを有し、
上記変圧手段は、
上記積分回路が出力する上記積分値と予め定められた基準電圧とを入力して差動増幅する差動増幅手段を有し、
該差動増幅手段の出力を上記駆動電圧として上記水晶発振手段に供給することを特徴とする発振装置。 - 請求項11に記載の発振装置であって、
上記振幅検出手段は、
上記インバータが出力するパルス信号を当該発振装置の電源あるいは任意の電圧レベルに変換するレベル変換手段と、
該レベル変換手段で変換したパルス信号を入力して単位周期あたりの積分値を抽出する積分回路とを有し、
上記変圧手段は、
上記積分回路が出力する上記積分値と予め定められた基準電圧とを入力して差動増幅する差動増幅回路と、
該差動増幅回路の出力端子に入力端子が接続され、出力端子が上記水晶発振手段の駆動電力供給配線に接続されたバッファ手段と
を有することを特徴とする発振装置。 - 請求項1から請求項14のいずれかに記載の発振装置を具備したことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004308001A JP2006121477A (ja) | 2004-10-22 | 2004-10-22 | 発振装置とそれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004308001A JP2006121477A (ja) | 2004-10-22 | 2004-10-22 | 発振装置とそれを用いた電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006121477A true JP2006121477A (ja) | 2006-05-11 |
Family
ID=36538936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004308001A Pending JP2006121477A (ja) | 2004-10-22 | 2004-10-22 | 発振装置とそれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006121477A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8729971B2 (en) | 2010-12-20 | 2014-05-20 | Ricoh Company, Ltd. | Oscillator, and clock generator, semiconductor device, and electronic device including the same |
WO2015185103A1 (en) * | 2014-06-02 | 2015-12-10 | Telefonaktiebolaget L M Ericsson (Publ) | Oscillator circuit with bias current generator |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55143841A (en) * | 1979-04-26 | 1980-11-10 | Seiko Epson Corp | Oscillating circuit |
JPS6126310A (ja) * | 1984-07-17 | 1986-02-05 | Ando Electric Co Ltd | 振幅の安定な発振器 |
JPH07154138A (ja) * | 1993-11-29 | 1995-06-16 | Murata Mfg Co Ltd | ディジタル温度補償発振器 |
JPH08204450A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 半導体集積回路 |
JP2002532936A (ja) * | 1998-12-10 | 2002-10-02 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ひずみが抑圧される発振回路 |
JP2003110361A (ja) * | 2001-09-26 | 2003-04-11 | Yamaha Corp | 水晶発振回路 |
-
2004
- 2004-10-22 JP JP2004308001A patent/JP2006121477A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55143841A (en) * | 1979-04-26 | 1980-11-10 | Seiko Epson Corp | Oscillating circuit |
JPS6126310A (ja) * | 1984-07-17 | 1986-02-05 | Ando Electric Co Ltd | 振幅の安定な発振器 |
JPH07154138A (ja) * | 1993-11-29 | 1995-06-16 | Murata Mfg Co Ltd | ディジタル温度補償発振器 |
JPH08204450A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 半導体集積回路 |
JP2002532936A (ja) * | 1998-12-10 | 2002-10-02 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ひずみが抑圧される発振回路 |
JP2003110361A (ja) * | 2001-09-26 | 2003-04-11 | Yamaha Corp | 水晶発振回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8729971B2 (en) | 2010-12-20 | 2014-05-20 | Ricoh Company, Ltd. | Oscillator, and clock generator, semiconductor device, and electronic device including the same |
WO2015185103A1 (en) * | 2014-06-02 | 2015-12-10 | Telefonaktiebolaget L M Ericsson (Publ) | Oscillator circuit with bias current generator |
EP3149848A1 (en) * | 2014-06-02 | 2017-04-05 | Telefonaktiebolaget LM Ericsson (publ) | Oscillator circuit with bias current generator |
US10333526B2 (en) | 2014-06-02 | 2019-06-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator circuit with bias current generator |
US10868543B2 (en) | 2014-06-02 | 2020-12-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator circuit with bias current generator |
US11070213B2 (en) | 2014-06-02 | 2021-07-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator circuit with bias current generator |
US11356102B2 (en) | 2014-06-02 | 2022-06-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator circuit with bias current generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8729971B2 (en) | Oscillator, and clock generator, semiconductor device, and electronic device including the same | |
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
JP5384959B2 (ja) | 電子回路 | |
US8102217B2 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
JP4860209B2 (ja) | 半導体装置 | |
US7262671B2 (en) | Amplitude level control circuit | |
US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
KR20080004072A (ko) | 높은 개시 이득과 함께 위상 노이즈/지터를 줄일 수 있는전압 제어 발진기 및 그 방법 | |
WO2004079895A1 (ja) | 水晶発振回路 | |
JP2006060797A (ja) | 電圧制御型発振器 | |
JP6609457B2 (ja) | 圧電アクチュエータ駆動回路 | |
JP5140944B2 (ja) | 発振回路およびその制御方法 | |
JP2006121477A (ja) | 発振装置とそれを用いた電子装置 | |
JP2015073246A (ja) | 発振回路 | |
JP6111085B2 (ja) | 発振用集積回路 | |
JP6128483B2 (ja) | 電圧制御型発振回路 | |
JP2010028496A (ja) | 発振検出回路 | |
CN110365293A (zh) | 振荡装置 | |
JP4750510B2 (ja) | 水晶発振回路 | |
JP2008035071A (ja) | 出力ドライブ回路及びこれを備えたデジタルカメラ | |
KR19990045213A (ko) | 발진 회로 | |
JP2008098776A (ja) | パルス発生回路 | |
JP2012043105A (ja) | 定電圧回路及びそれを用いた水晶発振回路 | |
JP2008263312A (ja) | 水晶発振回路 | |
JPH07221548A (ja) | 発振用集積回路および発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A977 | Report on retrieval |
Effective date: 20100108 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100514 |