WO2004079895A1 - 水晶発振回路 - Google Patents

水晶発振回路 Download PDF

Info

Publication number
WO2004079895A1
WO2004079895A1 PCT/JP2004/002635 JP2004002635W WO2004079895A1 WO 2004079895 A1 WO2004079895 A1 WO 2004079895A1 JP 2004002635 W JP2004002635 W JP 2004002635W WO 2004079895 A1 WO2004079895 A1 WO 2004079895A1
Authority
WO
WIPO (PCT)
Prior art keywords
oscillation circuit
crystal
crystal oscillation
unit
circuit
Prior art date
Application number
PCT/JP2004/002635
Other languages
English (en)
French (fr)
Inventor
Yuichi Tateyama
Original Assignee
Matsushita Electric Industrial Co. Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co. Ltd. filed Critical Matsushita Electric Industrial Co. Ltd.
Priority to EP04716794A priority Critical patent/EP1587211A4/en
Priority to JP2005503070A priority patent/JPWO2004079895A1/ja
Priority to US10/506,076 priority patent/US7286023B2/en
Publication of WO2004079895A1 publication Critical patent/WO2004079895A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal

Definitions

  • the present invention relates to a crystal oscillation circuit that is a crystal oscillator that can obtain a relatively large oscillation output, starts in a short time, and realizes low phase noise.
  • crystal oscillation circuits have been frequently used as reference frequencies in electronic devices, and transmission data rates have been increasing.
  • intermittent operation and low voltage operation are performed for the purpose of low power consumption, and low phase noise of a reference frequency is also required. Therefore, the crystal oscillation circuit used to obtain these reference frequencies can be started in a short time, has low phase noise, and can obtain a constant oscillation output.
  • Oscillation circuits are also very useful as circuit technology because of the demands for oscillating circuits.
  • FIG. 9 is a circuit diagram showing an example of a conventional crystal oscillation circuit.
  • 2 is an oscillation circuit section
  • 3 is a load capacity selection section
  • 10 is a crystal resonator.
  • the power of the oscillation circuit section 2 is supplied from the power supply terminal 11 and the oscillation loop is formed by the crystal oscillator 10, the oscillation circuit section 2, and the load capacitance selection section 3, and the frequency is controlled.
  • the adjustment circuit 6, sensitivity adjustment circuit 7, and frequency setting circuit 8 control the load capacitance selection unit 3 to adjust the sensitivity (hereinafter referred to as frequency sensitivity), which is the rate of change in the oscillation frequency. .
  • Equations (1) and (2) LI, CI, and C0 are equivalent circuit constants of the crystal oscillator, CL is the load capacity seen from the crystal oscillator, and C01 and CO2 are the load capacity selection units. Indicates the selected capacity value.
  • the oscillation frequency is varied by controlling the gate voltage of the MOS transistor of the load capacitance selection unit 3 by the voltage signal controlled by the frequency adjustment circuit 6, the sensitivity adjustment circuit 7, and the frequency setting circuit 8. Therefore, when the MOS transistors 47 to 49, 49, to 49 in the MOS transistor section are in the off state, the capacitors 20, 2 1, When switches 35, 36, 35,, 36, which are connected in series with 20, 20, 21 are off, the load capacity is equivalent to the state where no load is connected, or the full load Depending on the state of the switches 35, 36, 35,, 36 in the switch section, the capacitance is only the capacitance connected in series with the switch.
  • the MOS transistor when the MOS transistor is on, if the on-resistance can be considered to be sufficiently small, the capacitors 20, 2 connected in series with switches 35, 36, 35 ′, 36, The load capacitance is only for the capacitors in the ON state of 1, 20 ', 21, and the MOS transistor.
  • Patent Document 1 Japanese Patent Application Laid-Open No. Hei 9
  • the oscillation circuit shown in Fig. 9 is controlled because the voltage signal controlled by the frequency adjustment circuit, sensitivity adjustment circuit, and frequency setting circuit is applied to the gate of each MOS transistor in the load capacitance selection section.
  • the on-resistance of the MOS transistor changes under the influence of the voltage noise of the voltage signal.
  • the capacitance value of the load capacitance selection unit changes, the frequency changes, and the jitter increases.
  • the conventional technique has a problem that the phase noise becomes large.
  • the reduction of the startup time depends on the ratio between the amplitude at startup and the amplitude in the normal state, the value of the negative resistance R, the load capacitance, and the amplification factor.
  • the load capacitance seen from the crystal unit is connected. Therefore, there is a problem that a difference occurs between the negative resistance R and the amplitude input to the oscillation circuit at the time of startup, and as a result, the startup time is delayed.
  • the present invention is directed to solving the above-described problems of the related art, and an object of the present invention is to provide a crystal oscillation circuit capable of obtaining stable operation with low phase noise. Another object of the present invention is to provide a crystal oscillation circuit that can obtain an oscillation output that does not cause a delay in a startup time.
  • the crystal oscillation circuit includes an oscillation unit that oscillates a crystal oscillator, a load capacitance selection unit that varies an oscillation frequency by selecting a capacitance value, and a first control signal supplied to the load capacitance selection unit.
  • a first adjustment unit that adjusts a capacitance value of the load capacitance selection unit, wherein the load capacitance selection unit outputs a second control signal having an integral value of a unit cycle of zero. Connected to.
  • the capacitance value can be adjusted by the second control signal that makes the integral value of the unit cycle zero. Therefore, the phase noise caused by the voltage noise of the control signal voltage can be reduced, and the oscillation frequency can be changed gradually with respect to the voltage change at the time of switching the capacitance value.
  • the second adjustment unit generates a signal having the same frequency as the oscillation frequency.
  • the output of the oscillation unit is used as the second control signal.
  • a feedback section for returning to the load capacity selection section According to the above configuration, a signal generated inside can be used as a periodic signal, so that the circuit scale can be reduced.
  • the load capacitance selection unit includes: a plurality of transistors connected in parallel to each other and having different operating voltages; and a capacitance connected in series to each transistor. According to the above configuration, the operating voltage of each transistor is different, so that the input voltage variable range can be widened and the oscillation frequency can be changed more gradually.
  • the crystal oscillation circuit of the present invention includes a limiting unit that limits the first and second control signals supplied to the load capacitance selecting unit for a certain period of time after power is turned on. According to the above configuration, by limiting the input of the control signal to the load capacitance selection unit for a certain period of time after the power supply voltage is turned on, the voltage is not applied to the load capacitance selection unit immediately after the power supply voltage is turned on. Since the capacity seen from the resonator becomes small, it can be started in a short time.
  • the transistor is a MOS transistor. Further, in the crystal oscillation circuit according to the present invention, the transistor is a bipolar transistor. Further, in the crystal oscillation circuit according to the present invention, the oscillation section includes a bipolar transistor and a resistor. Furthermore, a crystal oscillation circuit according to the present invention includes the crystal resonator.
  • FIG. 1 (a) is a block diagram showing a crystal oscillation circuit of Example 1 in the embodiment of the present invention
  • FIG. 1 (b) is a circuit diagram.
  • FIG. 2A is a block diagram showing a crystal oscillation circuit according to a second embodiment of the present invention
  • FIG. 2B is a circuit diagram.
  • FIG. 3 is a diagram showing a change in the output frequency of the crystal oscillation circuits of Examples 1 and 2.
  • FIG. 4 (a) is a block diagram showing the crystal oscillation circuit of Example 3 in the embodiment of the present invention.
  • b) is a circuit diagram,
  • FIG. 5 is a diagram showing the change in the output frequency of the crystal oscillation circuit when two sets of load capacitors consisting of MOS transistors and capacitors connected in series in the load capacitor selector are connected in parallel.
  • FIG. 6A is a block diagram showing a crystal oscillation circuit of Example 4 in the embodiment of the present invention.
  • FIG. 7 is a circuit diagram showing a crystal oscillation circuit (when the load capacity is one stage) according to the embodiment of the present invention using a variable voltage source.
  • FIG. 8 is a circuit diagram showing a crystal oscillation circuit (when the load capacity is multi-stage) of the embodiment of the present invention using a variable voltage source.
  • FIG. 9 is a circuit diagram showing a conventional crystal oscillation circuit.
  • 1 is a constant voltage source
  • 2 is an oscillation circuit section
  • 3 is a load capacitance selection section
  • 4 is an amplifier circuit
  • 5 is a feedback circuit
  • 6 is a frequency adjustment circuit
  • 7 is a sensitivity adjustment circuit
  • 8 is Frequency setting circuit
  • 9 is startup time adjustment circuit
  • 10 is crystal oscillator
  • 11 is power supply terminal
  • 12 is constant voltage circuit
  • 14 is output terminal
  • 15 is external application terminal
  • 1 and 18 are crystal Connection terminals
  • 20 to 28, 30, 31 ', 20' to 24, are capacitors
  • 35 to 39, 35, to 39, are switches
  • 41 to 43 are resistors
  • 44 to 46 are inverters, 47-52, 47, —49 'are MOS transistors
  • 61 is a variable voltage source.
  • FIG. 1A is a block diagram illustrating a crystal oscillation circuit according to a first embodiment of the present invention
  • FIG. 1B is a circuit diagram.
  • a constant voltage is applied from the constant voltage source 1 to the oscillation circuit section 2 and the amplifier circuit 4 of the oscillating means by the voltage applied to the power supply terminal 11.
  • the constant voltage source 1 and the inverter 45 are connected.
  • the input and output terminals of the inverter 45 are feedback-connected to the resistor 41, and are connected to the amplifier circuit 4.
  • One end of a resistor 42 is connected to the output terminal of the inverter 45, and the other end of the resistor 42 is connected to the crystal unit 10 and the capacitor 26 of the load capacitance selection unit 3 which is the load capacitance of the crystal unit 10. It is connected.
  • a MOS transistor 50 is connected in series to the capacitor 26, and serves as a load capacitance at one end as viewed from the crystal resonator 10.
  • the other end of the crystal unit 10 is connected to the capacitor 25 of the load capacitance selection unit 3 serving as a load capacitance, and is also connected to the input terminal of the inverter 45.
  • the inverter 4 in the amplifier 4 4 is connected to one end of the capacitor 27 of the feedback circuit 5, and the other end of the capacitor 27 is connected to the capacitor 28 and the gate of the MOS transistor 50 of the load capacitance selection unit 3 to form a crystal oscillation circuit. ing.
  • the crystal oscillation circuit according to the first embodiment configured as described above will be described. Now, when the power supply voltage is applied to the power supply terminal 11, the REG voltage is output from the constant voltage circuit 12. After the crystal oscillator starts to be excited, a stable oscillation frequency is supplied by the load capacitance selection unit 3 selected by the load capacitance selection unit 3 based on the voltage externally applied for selecting the load capacitance and the feedback signal from the feedback circuit 5. Will be.
  • the time is determined by the transient voltage applied to the crystal unit 10 immediately after the power is turned on and the magnitude of the negative resistance of the oscillation circuit.
  • the transient voltage is determined by the excitation current obtained by dividing the REG voltage by the absolute resistance of the crystal unit 10 and the capacitance value selected by the load capacitance selection unit 3, and the startup time is given by (Equation 3)
  • Equation (3) L l and R 1 are the equivalent circuit constants of the crystal oscillator, k is the ratio of the amplitude at steady state to the amplitude at startup, and R is the negative resistance of the oscillation circuit.
  • the start-up time depends on the amplitude at start-up, the amplitude ratio in the normal state, and the negative resistance R.
  • the negative resistance R is mainly determined by the operating state of the transistor (at the time of a small signal), and the negative resistance R in the oscillation circuit section 2 and the load capacitance selection section 3 is given as (Equation 4).
  • Equation 4 gm is the amplification factor, C01 and C02 are the load capacities viewed from the crystal unit, and ⁇ is the frequency angular velocity.
  • the starting time can be reduced from the (Equation 3) and (Equation 4) to reduce the starting time. It is determined by the amplitude of the crystal unit 10, the amplitude ratio between the normal state and the startup state, the negative resistance R, the load capacitance, and the amplification factor.
  • the feedback circuit 5 feeds back the output oscillated by the crystal oscillator 10 and applies the output to the gate of the MOS transistor 50 to control the load capacitance selection unit 3.
  • Frequency adjustment circuit that adjusts the frequency sensitivity of the oscillation frequency by superimposing the oscillation output on the load capacitance selection control signal input from the load capacitance selection control signal. By making it hard to be affected by 0, phase noise can be reduced.
  • FIG. 2A is a block diagram showing a crystal oscillation circuit of Example 2 of the present embodiment
  • FIG. 2B is a circuit diagram.
  • an externally applied voltage connected to the gate of the MOS transistor 50 via a resistor 43 is used.
  • the configuration is the same, and those having substantially the same function are denoted by the same reference numerals, and redundant description will be omitted.
  • the control signal for selecting the load capacitance of the load capacitance selection unit 3 applied to the gate of the MOS transistor 50 is input from the external voltage application terminal.
  • Phase noise is reduced by superimposing the signal whose integral value of the unit cycle becomes zero so that it is superimposed so that it is not easily affected by the voltage noise of the control signal on the MOS transistor 50. be able to.
  • FIG. 3 is a diagram illustrating a change in the output frequency of the crystal oscillation circuit according to the first and second embodiments.
  • the horizontal axis indicates the voltage input from the frequency adjustment circuit 6, and the vertical axis indicates the output frequency of the crystal oscillation circuit. .
  • the output frequency rapidly changes in a narrow voltage range (input D range A) before and after the voltage 1, which is the operating voltage of the MOS 50.
  • input D range A the narrow voltage range
  • the voltage 1 which is the operating voltage of the MOS 50.
  • FIG. 4A is a block diagram illustrating a crystal oscillation circuit according to a third embodiment of the present embodiment
  • FIG. 4B is a circuit diagram.
  • FIG. 4 (b) as shown in FIG. 1 (b), in the crystal oscillation circuit of FIG.
  • This embodiment has the same configuration except that a plurality of 0, 31 and 103 transistors 51, 52 are connected.
  • the third embodiment substantially the same as in the first embodiment described above. Those having functions are denoted by the same reference numerals, and duplicate description will be omitted.
  • a set of load capacitors composed of capacitors 26 in series with the MOS transistor 50 in the load capacitor selector 3 is connected in parallel as three stages.
  • Fig. 5 is a graph showing the change in the output frequency of the crystal oscillation circuit when two sets of load capacitors each consisting of a MOS transistor and a capacitor connected in series in the load capacitor selector are connected in parallel.
  • the operating voltage of each MOS transistor is different.
  • the output frequency rapidly changes in a narrow voltage range before and after each of the voltages 1 and 2. For this reason, in the conventional oscillator circuit, it is necessary to adjust the output frequency by approaching voltages 1 and 2 to make the output frequency change as gradual as possible, and to set the input voltage finely. .
  • the output frequency gradually changes over a wide voltage range before and after the voltages 1 and 2. Therefore, in the oscillation circuit of the present embodiment, the operating voltage of each transistor is different, so that the input voltage variable range can be widened, and the oscillation frequency can be changed more gradually. Therefore, according to the oscillation circuit of the present embodiment, fine adjustment of the input voltage is not required to adjust the output frequency, and the control becomes easier.
  • FIG. 6A is a block diagram showing a crystal oscillation circuit of Example 4 of the present embodiment
  • FIG. 6B is a circuit diagram.
  • the crystal oscillation circuit shown in Fig. 1 (b) At the time, except for the configuration including the startup time adjustment circuit 9 for applying a certain period of time to GND or applying a pulse, the configuration is the same, and those having substantially the same function are denoted by the same reference numerals, and Duplicate description will be omitted.
  • the REG voltage which is also the output voltage of the constant voltage source 1
  • the REG voltage is applied as a transient voltage applied to the crystal unit 10.
  • the crystal oscillator 10 is excited by the excitation current divided by the absolute resistance of the crystal oscillator 10 by this R EG voltage, and starts to vibrate.
  • the oscillation control signal of the voltage output from the feedback circuit 5 is superimposed on the control signal of the voltage applied from the frequency adjustment circuit 6, and the load capacitance selection unit 3 appropriately applies the signal.
  • a suitable load capacity is selected, and a stable transmission frequency can be obtained.
  • oscillation can be started in a short time, and after the start, a stable oscillation frequency can be supplied.
  • the impact shortage determined by the negative resistance R and the load capacitance, which are the causes of the start-up time delay during power supply voltage operation, is improved, and the feedback signal of the oscillation output and the control signal of the load capacitance selection are superimposed.
  • the circuit configuration input to the load capacitance selection unit 3 a crystal oscillation circuit that starts up in a short time and realizes low phase noise can be obtained.
  • FIG. 7 when the load capacitance is one stage
  • FIG. A variable voltage source may be used instead of the frequency adjustment circuit, as shown in (2).

Abstract

本発明の課題は、低位相雑音で安定した動作を得ることである。また他の課題は、起動時間の遅延を生じさせない発振出力を得ることである。　本発明によれば、帰還回路（５）によって、水晶振動子（１０）の発振出力を帰還した信号を、負荷容量選択部（３）の負荷容量を選択する制御信号に重畳させて、制御信号がもつ電圧雑音により受けるＭＯＳトランジスタ（５０）への影響を受けにくくして、位相雑音の低減化を図り、また、起動時においてある一定時間、負荷容量選択部（３）に入力される制御信号を制限して、短時間で起動することができる水晶発振回路を実現できる。

Description

明 細 書 水晶発振回路 <技術分野 >
本発明は、 比較的大きな発振出力を得ることができ、 短時間で起動し、 かつ低 位相雑音を実現する水晶を用いた発振器である水晶発振回路に関するものである。 ぐ背景技術 >
近年、 水晶発振回路は電子機器内の基準となる周波数として多用され、 また伝 送データレートも高くなつてきている。 このような電子機器では、 低消費電力を 目的として間欠動作と低電圧動作が行われ、 かつ基準周波数の低位相雑音化も求 められている。 このため、 これらの基準となる周波数を得るために使用する水晶 発振回路に対して、 短時間で起動を行うことができ、 低位相雑音であり、 かつ一 定の発振出力を得られる水晶発振回路が望まれていることから、 発振回路は回路 技術として極めて有用でもある。
このような水晶発振回路としては、 例えば、 特許文献 1に記載のものが知られ ている。 以下に従来の水晶発振回路について説明する。 図 9は、 従来の水晶発振 回路の一例を示す回路図である。 図 9において、 2は発振回路部、 3は負荷容量 選択部、 1 0は水晶振動子である。 この従来の水晶発振回路は、 電源端子 1 1に より発振回路部 2の電源を供給し、 水晶振動子 1 0と発振回路部 2と負荷容量選 択部 3にて発振ループを形成し、 周波数調整回路 6と感度調整回路 7と周波数設 定回路 8により負荷容量選択部 3の制御を行い発振周波数の変化の割合である感 度 （以下、 周波数感度と称する) を調整する構成となっている。
以上のように構成された水晶発振回路について、 以下その動作について説明す る。 電源電圧を電源端子 1 1より印加すると、 発振回路部 2と負荷容量選択部 3 と水晶振動子 1 0に供給され、 また負荷容量選択部 3の制御端子に電位が印加さ れることにより水晶振動子 1 0から見た負荷容量が決定され、 （数 1 ) ， （数 2 ) にて周波数が決定される。 (数 1)
f = 1/ (2 X π X (L 1 XC 1) 0.5) X ( l +C 1/ (C O + C L) ) ひ.5 (数 2)
CL = C 0 1 XC 0 2/ (C 1 +C 2)
(数 1) ， （数 2) の L I , C I , C 0は水晶振動子の等価回路定数、 C Lは水 晶振動子から見た負荷容量、 C 0 1， C O 2は負荷容量選択部にて選択された容 量値を示している。
また、 この際に周波数調整回路 6と感度調整回路 7と周波数設定回路 8によつ て制御された電圧信号により、 負荷容量選択部 3の MO S トランジスタのゲート 電圧を制御して発振周波数を可変にしているため、 MO S トランジスタ部の MO. Sトランジスタ 4 7〜4 9, 4 7， 〜4 9， がオフ状態であるときに、 負荷容量 選択部 3のスィツチ部におけるコンデンサ 20, 2 1, 20， ， 2 1， と直列接 続されたスィッチ 3 5， 3 6 , 3 5， ， 3 6， がオフ状態のとき、 負荷容量が接 続されてない状態と等価になり、 または、 全負荷容量としてスィツチ部のスィッ チ 3 5， 3 6， 3 5， ， 3 6， の状態にもよるがスィッチと直列接続された容量 だけとなる。
逆に MOSトランジスタがオン状態のときは、 そのオン抵抗が十分に小さいと みなすことのできる場合に、 スィッチ 3 5， 3 6， 3 5 ' , 3 6， と直列接続さ れたコンデンサ 20 , 2 1， 20 ' , 2 1， と MO S トランジスタのオン状態の コンデンサのみの負荷容量となる。 このために、 コンデンサと直列に接続された MOS トランジスタ 4 7〜4 9， 47 , 〜4 9， のゲートに印加される制御電圧 と、 スィッチ 3 5〜3 9， 3 5 ' 〜3 9， の制御により周波数感度を自由に設定 することが行われている。
(特許文献 1) 特開平 9— 1 0 2 7 1 4号公報
しかしながら、 図 9に示す発振回路では、 周波数調整回路と感度調整回路と周 波数設定回路によつて制御された電圧信号を負荷容量選択部の各 MO Sトランジ スタのゲートに印加するため、 制御された電圧信号がもつ電圧雑音による影響を 受けて、 MO S トランジスタのオン抵抗が変化する。 これにより負荷容量選択部 の容量値が変化することになり周波数が変化してジッタが大きくなつて、 結果的 に位相雑音が大きくなるという従来からの未解決課題を有していた。
さらに、 温度特性に応じて負荷容量を切り替えるために負荷容量を可変にして 、 発振周波数を変化させるように構成した場合には、 所定の容量値を有する負荷 容量を切り替えるために、 切り替え時の位相が不連続に変化することになり、 位 相雑音が著しく悪化するという課題も有していた。
また、 起動時間の短縮には、 起動時の振幅と通常状態での振幅の比、 負性抵抗 Rの値、 負荷容量おょぴ増幅率に依存している。 このため、 従来例の図 9に示す 発振回路では、 周波数の感度調整用スィッチを設けることにより、 スィッチを設 けない発振回路に比べると、 水晶振動子から見た負荷容量が接続されることによ り、 負性抵抗 Rと起動時において発振回路に入力される振幅に差が生じ、 結果的 に起動時間が遅延するという課題も有していた。
本発明は、 前記従来技術の問題点を解決することに指向するものであり、 低位 相雑音で安定した動作を得ることができる水晶発振回路を提供することを目的と する。 また本発明は、 起動時間の遅延を生じさせない発振出力を得ることができ る水晶発振回路を提供することを目的とする。
<発明の開示 >
本発明の水晶発振回路は、 水晶振動子を発振させる発振部と、 容量値の選択に より発振周波数を可変する負荷容量選択部と、 前記負荷容量選択部へ供給する第 1の制御信号により前記負荷容量選択部の容量値を調整する第 1の調整部とを有 し、 前記負荷容量選択部が、 単位周期の積分値がゼロとなる第 2の制御信号を出 力する第 2の調整部に接続される。 上記構成によれば、 第 1の制御信号による負 荷容量選択部の容量値の調整に加えて、 単位周期の積分値がゼロとなる第 2の制 御信号による容量値の調整が可能となるため、 制御信号電圧の電圧雑音に起因す る位相雑音を低減でき、 容量値の切替時において電圧変化に対して発振周波数を 緩やかに変化させることができる。
また、 本発明の水晶発振回路は、 前記第 2の調整部が、 前記発振周波数と同じ 周波数の信号を生成する。
また、 本発明の水晶発振回路は、 前記発振部の出力を前記第 2の制御信号とし て前記負荷容量選択部に帰還する帰還部を備える。 上記構成によれば、 内部で生 成された信号を周期信号として利用できるため、 回路規模を低減できる。
また、 本発明の水晶発振回路は、 前記負荷容量選択部が、 互いに並列接続され た動作電圧が異なる複数のトランジスタと、 各トランジスタに直列接続された容 量と、 を含む。 上記構成によれば、 各トランジスタの動作電圧が異なるため入力 電圧可変範囲を広くすることができ、 発振周波数をさらに緩やかに変化させるこ とができる。
また、 本発明の水晶発振回路は、 前記負荷容量選択部へ供給する前記第 1及び 前記第 2の制御信号を電源投入後の一定時間制限する制限部を備える。 上記構成 によれば、 電源電圧投入後の一定時間前記負荷容量選択部への前記制御信号の入 力を制限することにより、 電源電圧投入直後には負荷容量選択部へ電圧が印加さ れず、 水晶発振子から見た容量が小さくなるため、 短時間で起動できる。
また、 本発明の水晶発振回路は、 前記トランジスタが、 MO S トランジスタで ある。 また、 本発明の水晶発振回路は、 前記トランジスタが、 バイポーラトラン ジスタである。 また、 本発明の水晶発振回路は、 前記発振部が、 バイポーラトラ ンジスタと抵抗とを含む。 さらに、 本発明の水晶発振回路は、 前記水晶振動子を 備えたことを特徴とするものである。
<図面の簡単な説明 >
図 1 ( a ) は本発明の実施の形態における実施例 1の水晶発振回路を示すプロ ック図、 図 1 ( b ) は回路図であり、
図 2 ( a ) は本発明の実施の形態における実施例 2の水晶発振回路を示すプロ ック図、 ( b ) は回路図であり、
図 3は実施例 1及び 2の水晶発振回路の出力周波数変化を示す図であり、 図 4 ( a ) は本発明の実施の形態における実施例 3の水晶発振回路を示すプロ ック図、 （b ) は回路図であり、
図 5は負荷容量選択部内の互いに直列接続される MO S トランジスタ及びコン デンサからなる負荷容量の組が 2段並列接続される場合の水晶発振回路の出力周 波数変化を示す図であり、 図 6 (a) は本発明の実施の形態における実施例 4の水晶発振回路を示すプロ ック図、 （b) は回路図であり、
図 7は可変電圧源を用いた本発明の実施例の水晶発振回路 （負荷容量が一段の 場合） を示す回路図であり、
図 8は可変電圧源を用いた本発明の実施例の水晶発振回路 （負荷容量が多段の 場合） を示す回路図であり、
図 9は従来の水晶発振回路を示す回路図である。
なお、 図中の符号、 1は定電圧源、 2は発振回路部、 3は負荷容量選択部、 4 は増幅回路、 5は帰還回路、 6は周波数調整回路、 7は感度調整回路、 8は周波 数設定回路、 9は起動時間調整回路、 10は水晶振動子、 1 1は電源端子、 1 2 は定電圧回路、 14は出力端子、 1 5は外部印加用端子、 1 7, 18は水晶接続 端子、 20〜28, 30, 3 1, 20' 〜 24， はコンデンサ、 35〜 39， 3 5， 〜39， はスィッチ、 4 1〜 43は抵抗、 44〜46はィンバータ、 47— 52 , 47， —49 ' は MO Sトランジスタ、 6 1は可変電圧源である。
<発明を実施するための最良の形態 >
以下、 図面を参照して本発明における実施の形態を詳細に説明する。 図 1 (a ) は本発明の実施の形態における実施例 1の水晶発振回路を示すプロック図、 図 1 (b) は回路図である。 図 1 (b) に示すように、 電源端子 1 1に印加された 電圧により定電圧源 1から発振手段の発振回路部 2と増幅回路 4に定電圧が印加 される。 この発振回路部 2においては、 定電圧源 1とインバータ 45が接続され 、 さらにインバータ 45には、 その入出力端に抵抗 41が帰還接続され、 増幅回 路 4と接続されている。 また、 ィンバータ 45の出力端には抵抗 42の一端が接 続され、 この抵抗 42の他端に、 水晶振動子 10および水晶振動子 10の負荷容 量となる負荷容量選択部 3のコンデンサ 26が接続されている。
さらに、 コンデンサ 26には、 MOS トランジスタ 50が直列に接続され、 水 晶振動子 10から見た一端の負荷容量となっている。 水晶振動子 10の他端には 、 負荷容量となる負荷容量選択部 3のコンデンサ 25が接続されており、 インバ ータ 45の入力端とも接続されている。 また、 増幅回路 4におけるインバータ 4 4の出力端と帰還回路 5のコンデンサ 27の一端とが接続され、 コンデンサ 27 の他端とコンデンサ 28および負荷容量選択部 3の MOSトランジスタ 50のゲ ートに接続されて水晶発振回路が構成されている。
以上のように構成された本実施例 1の水晶発振回路の動作について説明する。 いま、 電源電圧を電源端子 1 1に与えると定電圧回路 1 2より REG電圧が出力 される。 水晶振動子が励起し始めた後は、 外部より負荷容量選択用に印加された 電圧と帰還回路 5からの帰還信号により負荷容量選択部 3において選択され適切 な容量により安定した発振周波数が供給されることになる。
このときの起動としては、 まず電源投入直後での水晶振動子 10に加わる過渡 的な電圧と発振回路の負性抵抗の大きさにより時間が決定される。 過渡的な電圧 は、 REG電圧を水晶振動子 10の絶対抵抗と負荷容量選択部 3で選択された容 量値とで割った励振電流により決定され、 起動時間は （数 3) として与えられる
(数 3)
T s t = 2 XL l/ (R-R l) X I n (k)
(数 3) の L l、 R 1は水晶振動子の等価回路定数、 kは定常状態の振幅と起動 時の振幅比、 Rは発振回路部の負性抵抗を示している。
(数 3) からも明確であるが起動時間は、 起動時の振幅と通常状態での振幅比 と負性抵抗 Rに依存している。 また、 負性抵抗 Rは、 主にトランジスタの動作状 態 （小信号時） により決定されており、 発振回路部 2と負荷容量選択部 3におい ての負性抵抗 Rは (数 4) として与えられる。
(数 4)
Figure imgf000008_0001
(数 4) の gmは増幅率、 C0 1 , C 02は水晶振動子から見た負荷容量、 ωは 周波数角速度を示している。
(数 4) からも明白であるが負性抵抗 Rは、 負荷容量と増幅率に依存性をもつ ているため、 前記 （数 3) ， （数 4) より起動時間短縮には、 起動時の水晶振動 子 10に係る振幅、 通常状態と起動時の振幅比、 負性抵抗 R、 負荷容量および増 幅率で決定されている。 また、 本実施例 1の水晶発振回路では、 帰還回路 5によって、 水晶振動子 1 0 により発振した出力を帰還して MO Sトランジスタ 5 0のゲートに印加すること によって、 負荷容量選択部 3の制御を行い発振周波数の周波数感度を調整する周 波数調整回路 6より入力される負荷容量選択の制御信号に、 発振出力を重畳させ て、 負荷容量選択の制御信号がもつ電圧雑音によって受ける MO S トランジスタ 5 0への影響を受けにくくすることにより、 位相雑音の低減化を図ることができ る。
図 2 ( a ) は本実施の形態における実施例 2の水晶発振回路を示すブロック図 、 図 2 ( b ) は回路図である。 図 2 ( b ) に示すように、 前述の図 1 ( b ) の水 晶発振回路における帰還回路 5に代えて、 抵抗 4 3を介して M O S トランジスタ 5 0のゲ一トに接続する外部印加用端子 1 5を設けて接続した構成以外は、 同様 の構成であり、 実質的に同等の機能を有するものには同一の符号を付して、 重複 する説明は省略する。
本実施例 2においても、 実施例 1と同様に、 MO S トランジスタ 5 0のゲート に印加される負荷容量選択部 3の負荷容量選択の制御信号に、 外部電圧印加用端 子から入力される、 単位周期の積分値がゼロとなる信号を同期するように重畳さ せて、 制御信号がもつ電圧雑音により受ける MO S トランジスタ 5 0への影響を 受けにくくすることにより、 位相雑音の低減化を図ることができる。
図 3は、 実施例 1及び 2の水晶発振回路の出力周波数変化を示す図であり、 横 軸は周波数調整回路 6から入力される電圧を示し、 縦軸は水晶発振回路の出力周 波数を示す。 点線で示すように、 従来の発振回路では、 MO S 5 0の動作電圧で ある電圧 1の前後において、 狭い電圧レンジ (入力 Dレンジ A ) で出力周波数が 急激に変化する。 このため、 従来の発振回路では、 出力周波数を調整するために 、 入力電圧を細かく設定するか、 もしくは、 入力 Dレンジ以上の 2段階の電圧切 替で電圧を調整する必要がある。 一方、 実線で示すように、 実施例 1及び 2の発 振回路では、 電圧 1の前後において、 広い電圧レンジ （入力 Dレンジ B ) で出力 周波数が緩やかに変化する。 このため、 実施例 1及び 2の発振回路では、 出力周 波数を調整するために、 入力電圧の細かい設定が不要となり、 制御が容易になる 図 4 ( a ) は本実施の形態における実施例 3の水晶発振回路を示すプロック図 、 図 4 ( b ) は回路図である。 図 4 ( b ) に示すように、 前述の図 1 ( b ) の水 晶発振回路における負荷容量選択部 3内のコンデンサ 2 6と M O Sトランジスタ 5 0が直列接続された負荷容量に、 さらにコンデンサ 3 0 , 3 1と1 0 3 トラン ジスタ 5 1， 5 2とが複数接続された構成とした以外は同様の構成であり、 本実 施例 3においても前述した実施例 1と実質的に同等の機能を有するものには同一 の符号を付して、 重複する説明は省略する。
本実施例 3における図 4 ( b ) に示す構成によれば、 負荷容量選択部 3内の M O S トランジスタ 5 0と直列されているコンデンサ 2 6からなる負荷容量の組を 、 3段として並列接続しているが、 複数の負荷容量をもつことによって、 制御信 号の電圧差により負荷容量を切り替える際に発生する不連続点を解消することが できる。
図 5は、 負荷容量選択部内の互いに直列接続される MO Sトランジスタ及びコ ンデンサからなる負荷容量の組が 2段並列接続される場合の水晶発振回路の出力 周波数変化を示す図であり、 横軸は周波数調整回路 6から入力される電圧を示し 、 縦軸は水晶発振回路の出力周波数を示す。 なお、 各 MO S トランジスタの動作 電圧はそれぞれ異なる。 点線で示すように、 従来の発振回路では、 電圧 1及ぴ 2 それぞれの前後において、 狭い電圧レンジで出力周波数が急激に変化する。 この ため、 従来の発振回路では、 出力周波数を調整するために、 電圧 1及ぴ 2を近づ けて出力周波数変化がなるべく緩やかになるようし、 かつ、 入力電圧を細かく設 定する必要がある。 一方、 実線で示すように、 本実施例の発振回路では、 電圧 1 及び 2の前後において、 広い電圧レンジで出力周波数が緩やかに変化する。 この ため、 本実施例の発振回路では、 各トランジスタの動作電圧が異なるため入力電 圧可変範囲を広くすることができ、 発振周波数をさらに緩やかに変化させること ができる。 したがって、 本実施例の発振回路によれば、 出力周波数を調整するた めに、 入力電圧の細かい設定が不要となり、 より制御が容易になる。
図 6 ( a ) は本実施の形態における実施例 4の水晶発振回路を示すプロック図 、 図 6 ( b ) は回路図である。 図 6 ( b ) に示すように、 前述の図 1 ( b ) の水 晶発振回路にて、 負荷容量選択部 3の MO Sトランジスタ 5 0のゲートに、 起動 時において、 ある一定期間を G N D、 またはパルス印加する起動時間調整回路 9 を備えた構成以外は、 同様の構成であり、 実質的に同等の機能を有するものには 同一の符号を付して、 重複する説明は省略する。
本実施例 4では、 起動時間調整回路 9により起動後のある一定時間、 負荷容量 選択部 3への制御信号の入力が制限されるため、 定電圧源 1の出力電圧でもある R E G電圧に対し、 水晶振動子 1 0に加わる過渡的な電圧としては R E G電圧が 加わることになる。 この R E G電圧により水晶振動子 1 0の絶対抵抗で割った励 振電流により水晶振動子 1 0が励起され振動し始める。 水晶振動子 1 0が励起さ れた後は、 周波数調整回路 6より印加される電圧の制御信号に帰還回路 5から帰 還された発振出力の信号を重畳させて、 負荷容量選択部 3により適切な負荷容量 が選択され安定した発信周波数を得ることができる。 本実施例 4によれば、 短時 間にて発振を起動することができ、 さらに起動された後は、 安定した発振周波数 を供給することができる。
以上のように電源電圧動作時の起動時間遅延の原因でもある負性抵抗 R、 負荷 容量によって決定される衝撃不足を改善し、 発振出力の帰還信号と負荷容量選択 の制御信号を重畳して、 負荷容量選択部 3に入力する回路構成により、 短時間に 起動し低位相雑音が実現した水晶発振回路を得ることができる。
なお、 以上、 周波数調整回路 6が、 負荷容量選択部へ供給する制御信号により 負荷容量選択部の容量値を調整する場合について説明したが、 図 7 (負荷容量が 一段の場合） 及び図 8 (負荷容量が多段の場合） に示すように、 周波数調整回路 の代わりに可変電圧源を使用してもよい。
また、 各実施例において、 発振回路部 2のインバータ、 負荷容量選択部 3の M O Sトランジスタを用いた回路例を説明したが、 インバータ， MO S トランジス タに代えてバイポーラトランジスタを用いても同様の効果を得ることができる。 本出願は、 2003年 3月 6 日出願の日本特許出願 No.2003-059546に基づくもの であり、 その内容はここに参照として取り込まれる。 ぐ産業上の利用可能性 > 以上説明したように、 本発明によれば、 帰還回路により発振出力を帰還させた 信号と発振周波数の周波数感度を調整する負荷容量選択の制御信号とを重畳する ことにより低位相雑音の出力を得ることができる。 また、 本発明によれば、 起動 時に制御信号の入力を制限して短時間で起動して、 起動後に安定した発振出力を 得る水晶発振回路を実現できるという効果を奏する。

Claims

請 求 の 範 囲
1 . 水晶振動子を発振させる発振部と、
容量値の選択により発振周波数を可変する負荷容量選択部と、
前記負荷容量選択部へ供給する第 1の制御信号により前記負荷容量選択部の容 量値を調整する第 1の調整部とを有し、
前記負荷容量選択部が、 単位周期の積分値がゼロとなる第 2の制御信号を出力 する第 2の調整部に接続される水晶発振回路。
2 . 請求の範囲第 1項記載の水晶発振回路であって、
前記第 2の調整部は、 前記発振周波数と同じ周波数の信号を生成する水晶発振 回路。
3 . 請求の範囲第 1項又は第 2項記載の水晶発振回路であって、 前記発振部の出力を前記第 2の制御信号として前記負荷容量選択部に帰還する 帰還部を備える水晶発振回路。
4 . 請求の範囲第 1項〜第 3項のいずれか一項記載の水晶発振回路であつ て、
前記負荷容量選択部は、 互いに並列接続された動作電圧が異なる複数のトラン ジスタと、 各トランジスタに直列接続された容量と、 を含む水晶発振回路。
5 . 請求の範囲第 1項ないし第 4項のいずれか一項記載の水晶発振回路で めってヽ
前記負荷容量選択部へ供給する前記第 1及び前記第 2の制御信号を電源投入後 の一定時間制限する制限部を備える水晶発振回路。
6 . 請求の範囲第 4項又は第 5項記載の水晶発振回路であって、 前記トランジスタは、 MO Sトランジスタである水晶発振回路。
7 . 請求の範囲第 4項又は第 5項記載の水晶発振回路であって、 前記トランジスタは、 バイポーラトランジスタである水晶発振回路。
8 . 請求の範囲第 1項ないし第 7項のいずれか一項記載の水晶発振回路で あって、
前記発振部は、 バイポーラトランジスタと抵抗とを含む水晶発振回路。
9 . 請求の範囲第 1項記載の水晶発振回路が、 前記水晶振動子を備えたこ とを特徴とする水晶発振回路。
PCT/JP2004/002635 2003-03-06 2004-03-03 水晶発振回路 WO2004079895A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04716794A EP1587211A4 (en) 2003-03-06 2004-03-03 QUARTZ OSCILLATION CIRCUIT
JP2005503070A JPWO2004079895A1 (ja) 2003-03-06 2004-03-03 水晶発振回路
US10/506,076 US7286023B2 (en) 2003-03-06 2004-03-03 Crystal oscillation circuit with frequency regulation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-059546 2003-03-06
JP2003059546 2003-03-06

Publications (1)

Publication Number Publication Date
WO2004079895A1 true WO2004079895A1 (ja) 2004-09-16

Family

ID=32958852

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/002635 WO2004079895A1 (ja) 2003-03-06 2004-03-03 水晶発振回路

Country Status (5)

Country Link
US (1) US7286023B2 (ja)
EP (1) EP1587211A4 (ja)
JP (1) JPWO2004079895A1 (ja)
CN (1) CN1698262A (ja)
WO (1) WO2004079895A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268636B2 (en) 2004-07-14 2007-09-11 Matsushita Electric Industrial Co., Ltd. Voltage controlled oscillator
US7633350B2 (en) 2006-06-01 2009-12-15 Panasonic Corporation Function generation circuit
CN105915180A (zh) * 2016-04-05 2016-08-31 浪潮电子信息产业股份有限公司 一种谐振电路的参数确定方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725628A (zh) * 2004-07-23 2006-01-25 松下电器产业株式会社 电压控制型振荡器
US7348861B1 (en) * 2005-03-31 2008-03-25 Ralink Technology, Inc. Method and apparatus for a crystal oscillator to achieve fast start-up time, low power and frequency calibration
CN103222185B (zh) * 2010-10-26 2017-06-23 马维尔国际贸易有限公司 具有低功率模式的晶体振荡器
JP5757786B2 (ja) * 2011-01-06 2015-07-29 日本電波工業株式会社 水晶発振器
CN104115395B (zh) * 2012-02-28 2017-06-09 株式会社大真空 表面安装型压电振荡器
CN104218892B (zh) * 2013-06-05 2017-06-06 上海华虹宏力半导体制造有限公司 多频率晶体振荡电路
US9515666B2 (en) 2014-08-27 2016-12-06 Freescale Semiconductor, Inc. Method for re-centering a VCO, integrated circuit and wireless device
US9407199B2 (en) * 2014-08-27 2016-08-02 Freescale Semiconductor, Inc. Integrated circuit comprising a frequency dependent circuit, wireless device and method of adjusting a frequency
EP3393038B1 (en) * 2017-04-18 2024-01-10 Stichting IMEC Nederland Crystal oscillator circuit and method for starting up a crystal oscillator
CN110492847B (zh) * 2019-08-26 2023-05-12 许昌富奥星智能科技有限公司 一种快速起振、低相位噪声的射频振荡器集成电路
CN111953315B (zh) * 2020-09-08 2024-02-20 深圳市汇顶科技股份有限公司 晶体振荡器、芯片和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320102A (ja) * 1991-04-19 1992-11-10 Kokusai Electric Co Ltd システムクロック発振回路
JPH052435U (ja) * 1991-06-21 1993-01-14 シチズン時計株式会社 温度補償型水晶発振器
JPH09102714A (ja) * 1995-10-05 1997-04-15 Asahi Kasei Micro Syst Kk 電圧制御発振器
JP2000031741A (ja) * 1998-05-01 2000-01-28 Seiko Epson Corp 発振周波数制御方泡電圧制御圧電発振器、電圧制御圧電発振器調整システムおよび電圧制御圧電発振器調整方法
JP2003046334A (ja) * 2001-07-27 2003-02-14 Nec Microsystems Ltd 温度補償型水晶発振器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052435A (ja) 1991-06-26 1993-01-08 Nec Corp Ｃｐｕ立上げシステム
US5825777A (en) * 1995-05-05 1998-10-20 Creative Integrated Systems, Inc. Home and small business phone system for operation on a single internal twisted pair line and methodology for operating the same
US5557243A (en) * 1995-04-19 1996-09-17 Lg Semicon Co., Ltd. Oscillation circuit with power limiting controller
JP3829525B2 (ja) * 1998-04-02 2006-10-04 セイコーエプソン株式会社 容量アレイユニット及び発振回路
CN1248406C (zh) 2000-07-17 2006-03-29 东洋通信机株式会社 压电振荡器
JP2002344242A (ja) * 2001-05-18 2002-11-29 Nippon Precision Circuits Inc 電圧制御発振器
JP2003115720A (ja) * 2001-10-09 2003-04-18 Nippon Precision Circuits Inc 温度補償型発振器とその調整方法及び温度補償型発振用集積回路
JP3998233B2 (ja) * 2001-11-09 2007-10-24 セイコーＮｐｃ株式会社 発振回路および発振用集積回路
US6861917B2 (en) * 2003-05-22 2005-03-01 Intel Corporation Oscillator system with switched-capacitor network and method for generating a precision time reference

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320102A (ja) * 1991-04-19 1992-11-10 Kokusai Electric Co Ltd システムクロック発振回路
JPH052435U (ja) * 1991-06-21 1993-01-14 シチズン時計株式会社 温度補償型水晶発振器
JPH09102714A (ja) * 1995-10-05 1997-04-15 Asahi Kasei Micro Syst Kk 電圧制御発振器
JP2000031741A (ja) * 1998-05-01 2000-01-28 Seiko Epson Corp 発振周波数制御方泡電圧制御圧電発振器、電圧制御圧電発振器調整システムおよび電圧制御圧電発振器調整方法
JP2003046334A (ja) * 2001-07-27 2003-02-14 Nec Microsystems Ltd 温度補償型水晶発振器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1587211A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268636B2 (en) 2004-07-14 2007-09-11 Matsushita Electric Industrial Co., Ltd. Voltage controlled oscillator
US7633350B2 (en) 2006-06-01 2009-12-15 Panasonic Corporation Function generation circuit
CN105915180A (zh) * 2016-04-05 2016-08-31 浪潮电子信息产业股份有限公司 一种谐振电路的参数确定方法

Also Published As

Publication number Publication date
EP1587211A4 (en) 2006-05-03
JPWO2004079895A1 (ja) 2006-06-08
US20050225405A1 (en) 2005-10-13
EP1587211A1 (en) 2005-10-19
US7286023B2 (en) 2007-10-23
CN1698262A (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
JP6106018B2 (ja) 半導体装置、発振回路及び信号処理システム
WO2004079895A1 (ja) 水晶発振回路
US9634608B2 (en) Crystal oscillation circuit and electronic timepiece
JP2008005195A (ja) 電圧制御型水晶発振器
JP2006060797A (ja) 電圧制御型発振器
JP6609457B2 (ja) 圧電アクチュエータ駆動回路
JPH11298248A (ja) 発振回路
JP2003283249A (ja) 水晶発振回路および該水晶発振回路を用いた電子機器
JPH088651A (ja) 電圧制御発振器
JP2005086664A (ja) 発振回路及び半導体集積回路
JP2009290379A (ja) 発振器
JP2022170966A (ja) 回路装置及び発振器
JP2005217773A (ja) 電圧制御型圧電発振器
JP2005094147A (ja) 発振回路
JP2006033238A (ja) 電圧制御型発振器
JP4455734B2 (ja) 発振回路
JP4296982B2 (ja) 発振回路
JP4155447B2 (ja) 発振回路
JP2008103808A (ja) 水晶発振器
JP2009124530A (ja) 圧電発振器
JP4750510B2 (ja) 水晶発振回路
JP5066969B2 (ja) 発振装置、半導体装置、電子機器、時計及び振動子発振回路
JP2012114679A (ja) 電圧制御発振器
JP2590617B2 (ja) 電圧制御圧電発振器
JP2004312080A (ja) 発振器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005503070

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004716794

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048000415

Country of ref document: CN

Ref document number: 10506076

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2004716794

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2004716794

Country of ref document: EP