JP2005094147A - 発振回路 - Google Patents

発振回路 Download PDF

Info

Publication number
JP2005094147A
JP2005094147A JP2003322000A JP2003322000A JP2005094147A JP 2005094147 A JP2005094147 A JP 2005094147A JP 2003322000 A JP2003322000 A JP 2003322000A JP 2003322000 A JP2003322000 A JP 2003322000A JP 2005094147 A JP2005094147 A JP 2005094147A
Authority
JP
Japan
Prior art keywords
capacitor
oscillation
terminal
oscillation circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003322000A
Other languages
English (en)
Inventor
Minoru Ariyama
稔 有山
Yoshihiro Shibuya
義博 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2003322000A priority Critical patent/JP2005094147A/ja
Publication of JP2005094147A publication Critical patent/JP2005094147A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】
水晶振動子を用いた発振回路において、発振起動時は負性抵抗が小さくなり、発振起動時間が遅延する、又は、発振しない場合が起こった。
【解決手段】
負荷容量および負性抵抗を決定する容量を複数個設け、発振起動時と安定動作時においてスイッチを用いてこれらの容量を切り替え、発振起動時のみ負性抵抗を大きくすることによって発振の起動時間を短縮し、発振が起動してからは負荷容量を大きくすることによって、安定した発振周波数を得る手段を備える。
【選択図】図1

Description

本発明は、振動子を用いた発振回路に関し、特に起動時間の短縮に関する。
従来の振動子を用いた発振回路を図3に示す。発信回路は、水晶振動子2、発振用のインバータ1、帰還抵抗3、ドライブ調整用の抵抗6、及び水晶振動子2の両端と接地電位間に容量4及び容量5が設けられている。この発振回路の場合には、負性抵抗および負荷容量の値は容量によって一意に決まっていた。
一般に、水晶振動子が安定な発振をするためには、発振回路の負性抵抗が水晶振動子の等価直列抵抗に対して十分に大きいことが必要である。負性抵抗が十分に大きい場合には発振起動時間が短く発振は安定するが、負性抵抗が小さい場合には発振起動時間が遅くなる、または発振しない場合があることが知られている。
また、安定した発振周波数を得るには、負荷容量を大きくとることが必要である。負荷容量が大きい場合には発振周波数の変化量は小さく、発振回路の微小変化に対して発振周波数の変化は小さいが、負荷容量が小さい場合には発振周波数の変化量が大きく、周波数安定度の悪化要因となることが知られている(例えば、特許文献1参照。)。
特開2002―135055号公報
従来の発振回路は以上のように構成されているので、発振起動時間および発振周波数安定度は、容量によって一意に決まる負性抵抗および負荷容量によって決まり、発振起動時間が短くかつ安定した周波数安定度を有する発振回路を実現することはできなかった。
本発明の発振回路は、負荷容量および負性抵抗を決定する容量を複数個設け、スイッチを用いてこれらの容量を切り替えることにより上記の問題を解決するものである。すなわち、発振起動時の負性抵抗を大きくすることによって発振の起動時間を短縮し、発振が起動してからは負荷容量を大きくすることによって、安定した発振周波数を得ることができるようにしたものである。
本発明の発振回路は、負荷容量および負性抵抗を決定する容量を複数個設け、スイッチを用いて切り替えることにより、発振起動時のみ負性抵抗を大きくすることによって発振の起動時間を短縮し、発振が起動してからは負荷容量を大きくすることによって、安定した発振周波数を得ることができる。
以下、本発明の実施形態を図面を参照しながら説明する。
図1は、本発明の第1の実施例を表した回路図である。図1において、インバータ1の入力端子の両端には帰還抵抗3が接続されている。また、インバータ1の入力端子には水晶振動子3の第1の端子が接続され、インバータ1の出力端子には抵抗6を介して水晶振動子3の第2の端子が接続されている。また、インバータ1の入力端子と接地電位との間にはスイッチ7を介して容量4または容量9が接続され、インバータ1の出力端子と接地電位の間には前記の抵抗6とスイッチ8を介して容量5または容量10が接続される回路構成となっている。
ここに、容量4および容量5はそれぞれ位相条件を満たす容量である。また、容量9は容量4よりも小さい容量であり、容量10は容量5よりも小さい容量である。スイッチ7は発振起動時にはインバータ1の入力端子と容量9を接続し、発振が開始した後にはインバータ1の入力端子と容量4を接続するスイッチである。スイッチ8は発振起動時にはインバータ1の出力端子に抵抗6を介して容量10を接続し、発振が開始した後にはインバータ1の出力端子に抵抗6を介して容量5を接続するスイッチである。図1においては、発振が開始した後のスイッチの状態を示している。
このように接続することにより、発振起動時には、小さい容量をもつ容量9および容量10により決まる負性抵抗は大きい値をとるため、発振起動時間を短くすることがでる。その一方で、小さい容量を用いることによって負荷容量が小さくなるため周波数安定度が悪化するが、発振が開始した後には、スイッチを用いて大きな容量をもつ容量4および容量5に切り替えることにより、負荷容量を大きくすることができるため、安定した周波数安定度を得ることができる。
本実施例では、便宜上、容量4および容量5の容量値はそれぞれ容量9および容量10の容量値よりも小さい値としたが、発振回路の特性によっては、容量値の大小関係は、本実施例と逆であっても良い。また、本実施例ではスイッチによって切り替える容量は2つとしたが、3個以上の複数であっても良い。
図2は、本発明の第2の実施例を表した回路図である。図2において、インバータ1の入力端子の両端には帰還抵抗3が接続されている。また、インバータ1の入力端子には水晶振動子3の第1の端子が接続され、インバータ1の出力端子には抵抗6を介して水晶振動子3の第2の端子が接続されている。
また、インバータ1の入力端子と接地電位との間には容量11と容量4が直列に接続され、スイッチ7は容量11の両端子に並列に接続されている。ここで容量11は容量4よりもインバータ1の入力端子に近い側に接続されているものとする。
また、インバータ1の出力端子と接地電位の間には前記の抵抗6を介して、容量12と容量5が直列に接続され、スイッチ8は容量12の両端子に並列に接続されている。ここで容量12は容量5よりもインバータ1の出力端子に近い側に接続されているものとする。ここに、容量4および容量5はそれぞれ位相条件を満たす容量である。
スイッチ7およびスイッチ8は発振起動時にはそれぞれ容量11と容量の12の両端を開放し、発振が開始した後にはそれぞれ容量11と容量の12の両端を短絡するスイッチである。図2においては、発振が開始した後のスイッチの状態を示している。
このように接続することにより、発振起動時には、入力端子側では、容量4と容量11の直列接続による合成容量は、容量4のみの場合の容量値よりも小さい値となり、第1の実施例と同様に、負性抵抗は大きい値をとるため、発振起動時間を短くすることができる。出力端子側についても同様であり、容量5と容量12の直列接続による合成容量は、容量5のみの場合の容量値よりも小さい値となり、発振起動時の負性抵抗は大きい値をとるため、発振起動時間を短くすることができる。
また、その一方で、発振起動時には負荷容量が小さいために周波数安定度が悪化するが、発振が開始した後には、スイッチ7および8を用いて容量11および容量12の両端を短絡し、負荷容量を大きくすることができるため、安定した周波数安定度を得ることができる。
本実施例では、便宜上、容量11および容量12をそれぞれ容量4および容量5よりもインバータの端子に近い側としたが、逆に容量4および容量5をインバータの端子に近い側としても良い。また、本実施例では直列に接続する容量を2つとしたが、3個以上の複数であっても良い。
第1の実施例と第2の実施例では、インバータ1の入力端子側と出力端子側の両方で容量を切り替えられる構成としたが、入力端子側もしくは出力端子側のどちらか一方の容量を切り替えられる構成としても良い。また、入力端子側には第1の実施例で示す回路構成を用い、出力端子側には第2の実施例で示す回路構成を用いる等、第1の実施例と第2の実施例を組み合わせた回路構成にしてもよい。
本発明では、便宜上スイッチを単にスイッチと示したが、制御信号によってON−OFF可能な素子、例えば、PMOSトランジスタ、NMOSトランジスタ、トランスミッションゲート等を用いても良い。制御信号としては、例えば、インバータ1の出力端子に接続した発振検出回路の出力などが挙げられる。また、本発明では、インバータ1と水晶振動子の第2の端子の間に抵抗6を直列に接続しているが、この抵抗6は無くても良い。
なお、本発明では、便宜上、インバータと水晶振動子を用いたコルピッツ型発振回路について説明したが、インバータの代わりにバイポーラトランジスタやFET等、また水晶振動子の代わりに圧電振動子等を用いた発振回路についても、同様に適用することができる。また、スイッチおよび容量は、半導体集積回路に内蔵しても、また外付けとしても構わないことはもちろんである。
本発明の実施形態における発振回路の第1の実施例の回路図である。 本発明の実施形態における発振回路の第2の実施例の回路図である。 従来の発振回路を示す回路図である。
符号の説明
1 インバータ
2 水晶振動子
3 帰還抵抗
4 第1の容量
5 第1の容量
6 抵抗
7 スイッチ
8 スイッチ
9 第2の容量
10 第2の容量
11 第2の容量
12 第2の容量

Claims (11)

  1. 振動子を発振させる発振回路において、スイッチを用いて容量を切り替えることにより、前記発振回路の負性抵抗値または負荷容量値を発振開始時と発振安定時とで切り替えることを特徴とする発振回路。
  2. 前記容量は第1の容量と第2の容量で構成され、前記第1の容量と前記第2の容量のそれぞれの一方の端子は接地電位に接続され、前記振動子の一方の端子に前記スイッチの一方の端子が接続され、前記スイッチのもう一方の端子が、前記スイッチを切り替えることにより前記第1の容量と前記第2の容量のいずれかに接続されて、前記第1の容量と前記第2の容量が前記スイッチにより切り替えられることを特徴とする請求項1に記載された発振回路。
  3. 前記容量は第1の容量と第2の容量が直列接続される構成であり、前記第1の容量の一方の端子は接地電位に接続され、前記第1の容量のもう一方の端子は前記第2の容量の一方の端子に接続され、前記第2の容量のもう一方の端子は前記振動子の一方の端子に接続され、前記第1の容量又は第2の容量の両端に前記スイッチが並列に接続されていることを特徴とする請求項1に記載された発振回路。
  4. 前記容量は3個以上の容量により構成され、前記スイッチによりいずれかの容量が前記振動子の一方の端子に接続されることを特長とする請求項2に記載された発振回路。
  5. 前記容量は3個以上の容量が直列接続される構成であり、前記スイッチはいずれかの容量に並列に接続されることを特長とする請求項3に記載の発信回路。
  6. 前記容量は第3の容量と第4の容量が直列接続される構成であり、前記第3の容量の一方の端子は接地電位に接続され、前記第3の容量のもう一方の端子は前記第4の容量の一方の端子に接続され、前記第4の容量のもう一方の端子は前記振動子の他方の端子に接続され、前記第3の容量又は第4の容量の両端に第2のスイッチが並列に接続されていることを特徴とする請求項3に記載された発振回路。
  7. 前記発振回路の発振開始時の負性抵抗が、発振安定時の負性抵抗よりも大きいことを特徴とする請求項1に記載された発振回路。
  8. 前記発振回路の発振開始時の負荷容量が、発振安定時の負荷容量よりも小さいことを特徴とする請求項1に記載された発振回路。
  9. 前記発振回路の前記スイッチおよび前記容量が半導体集積装置内に内蔵されていることを特徴とする請求項1に記載された発振回路。
  10. 前記発振回路の前記スイッチおよび前記容量が前記半導体集積装置の外付けであることを特徴とする請求項1に記載された発振回路。
  11. 前記振動子として水晶振動子を用い、前記発振回路の増幅手段としてMOSインバータを用いて構成されたコルピッツ型発振回路からなる請求項1に記載された発振回路。
JP2003322000A 2003-09-12 2003-09-12 発振回路 Pending JP2005094147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003322000A JP2005094147A (ja) 2003-09-12 2003-09-12 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003322000A JP2005094147A (ja) 2003-09-12 2003-09-12 発振回路

Publications (1)

Publication Number Publication Date
JP2005094147A true JP2005094147A (ja) 2005-04-07

Family

ID=34453505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003322000A Pending JP2005094147A (ja) 2003-09-12 2003-09-12 発振回路

Country Status (1)

Country Link
JP (1) JP2005094147A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008136032A (ja) * 2006-11-29 2008-06-12 Epson Toyocom Corp 圧電発振回路
JP2008244617A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 発振装置、半導体装置、電子機器および時計
JP2012227938A (ja) * 2012-06-15 2012-11-15 Seiko Epson Corp 発振装置、半導体装置、電子機器、時計、及び、振動子発振回路
JP2019161450A (ja) * 2018-03-13 2019-09-19 シチズン時計株式会社 発振回路及び電子時計
US20190305727A1 (en) * 2018-03-30 2019-10-03 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008136032A (ja) * 2006-11-29 2008-06-12 Epson Toyocom Corp 圧電発振回路
JP2008244617A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 発振装置、半導体装置、電子機器および時計
JP2012227938A (ja) * 2012-06-15 2012-11-15 Seiko Epson Corp 発振装置、半導体装置、電子機器、時計、及び、振動子発振回路
JP2019161450A (ja) * 2018-03-13 2019-09-19 シチズン時計株式会社 発振回路及び電子時計
US20190305727A1 (en) * 2018-03-30 2019-10-03 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor system
JP2019180028A (ja) * 2018-03-30 2019-10-17 ラピスセミコンダクタ株式会社 半導体装置、及び半導体システム
US10958215B2 (en) * 2018-03-30 2021-03-23 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor system
JP7173745B2 (ja) 2018-03-30 2022-11-16 ラピスセミコンダクタ株式会社 半導体システム

Similar Documents

Publication Publication Date Title
US7852164B2 (en) Piezoelectric oscillator
JP2008245255A (ja) 発振回路、発振器
US20090261914A1 (en) Crystal oscillator circuits
JP4977220B2 (ja) 基本波/オーバートーン水晶発振器
WO2004079895A1 (ja) 水晶発振回路
EP1471632A2 (en) Oscillator circuit and oscillator
JP2005094147A (ja) 発振回路
JP2008005195A (ja) 電圧制御型水晶発振器
KR100618059B1 (ko) 집적 오실레이터
JP4259241B2 (ja) 発振回路及び半導体集積回路
TWI313961B (en) Oscillator
JP2003283249A (ja) 水晶発振回路および該水晶発振回路を用いた電子機器
JP5311545B2 (ja) 発振器
JP2005217773A (ja) 電圧制御型圧電発振器
JP5098979B2 (ja) 圧電発振器
JP2002237722A (ja) 電圧制御発振回路
JP2004242241A (ja) 水晶発振回路
JP4346948B2 (ja) 周波数切替水晶発振器
JP2004104631A (ja) 水晶発振回路
JP2013150033A (ja) 電圧制御型発振器
JP2009124530A (ja) 圧電発振器
JP2007096396A (ja) 発振回路
JPH0279603A (ja) 発振回路
JP2004179706A (ja) 二周波切替型の水晶発振器
JP2006320062A (ja) 発振回路およびそれを用いたスイッチング電源装置