JP2007096396A

JP2007096396A - 発振回路

Info

Publication number: JP2007096396A
Application number: JP2005279243A
Authority: JP
Inventors: Aritsugu Yajima; 有継矢島; Makoto Furuhata; 誠古畑
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-09-27
Filing date: 2005-09-27
Publication date: 2007-04-12

Abstract

【課題】ＩＣの小型化、集積化に寄与し、より高い周波数の信号を安定して発生することができる発振回路を提供する。
【解決手段】発振回路は、所定の共振周波数で共振する圧電振動子１０と、差動接続された少なくとも一対の能動素子を有する差動増幅器と、を含み、圧電振動子１０は一対の能動素子の間に接続されている。ここで、能動素子は電界効果トランジスタであり、圧電振動子１０は、電界効果トランジスタのドレイン間またはゲート間に接続されていてもよい。
【選択図】図１

Description

本発明は、発振回路に関する。

従来、モノリシック電圧制御発振回路としては、図３に示す電圧制御発振回路がある。この図３に示す構成の電圧制御発振回路はクロスカップル型発振回路とよばれモノリシック化には適しているが、位相雑音特性はディスクリート部品と比較すると劣っているため高精度な発振には課題が残っていた。図３の電圧制御発振回路は、発振周波数を決定するタンク回路に対して、負荷抵抗として発振に必要な電流を供給するクロスカップルトランジスタとして、第１Ｎ型電界効果トランジスタＮ１及び第１Ｐ型電界効果トランジスタＰ１が相補的に接続され、第２Ｎ型電界効果トランジスタＮ２及び第２Ｐ型電界効果トランジスタＰ２が相補的に接続されている。なお、タンク回路は、アノードが互いに接続された一対のバラクタ（可変容量ダイオード）Ｃ１，Ｃ２と、その一対のバラクタＣ１，Ｃ２に並列に接続されたインダクタンス素子Ｌ１で構成されている。

ここで、第１、第２Ｎ型電界効果トランジスタＮ１，Ｎ２及び第１、第２Ｐ型電界効果トランジスタＰ１，Ｐ２のチャネル長は極力長くした上で、所望の発振周波数レンジや発振レベルを満たすように構成することが、位相雑音特性をより向上させるために有効である。

特開２００２−２６６５５５号公報

ところで、上記電圧制御発振回路において、タンク回路を個々の抵抗、コイル及びコンデンサの部品から構成することにより、温度変化、経年変化などによる影響を受ける。またクロスカップル型発振回路の共振子（タンク回路）はＩＣ上のスパイラルインダクタとコンデンサにより構成されているがその特性は良くない。これはスパイラルインダクタを構成するアルミ配線の抵抗値が高いためスパイラルインダクタのＱが低くなる事が原因である。

本発明の目的は、このような状況に鑑みてなされたものであり、ＩＣの小型化、集積化に寄与し、より高い周波数の信号を安定して発生することができる発振回路を提供することにある。

（１）本発明に係る発振回路は、所定の共振周波数で共振する圧電振動子と、差動接続された少なくとも一対の能動素子を有する差動増幅器と、を含み、前記圧電振動子は前記一対の能動素子の間に接続されている。本発明によれば、差動増幅器の出力を入力に正帰還し、１対の能動素子の間に圧電振動子を接続して発振動作を行わせるようにしたので、雑音に対する耐性が向上している。

（２）この発振回路は、前記能動素子は電界効果トランジスタであり、前記圧電振動子は、前記電界効果トランジスタのドレイン間またはゲート間に接続されていてもよい。

（３）この発振回路は、前記一対の電界効果トランジスタは、前記圧電振動子の一端にドレイン端子が接続され、ソース端子がグランドに接続された第１Ｐ型電界効果トランジスタと、前記圧電振動子の他端にドレイン端子が接続され、ソース端子がグランドに接続された第２Ｐ型電界効果トランジスタとを含んでもよい。

以下、本発明を適用した実施の形態について図面を参照して説明する。図１は、本発明を適用した実施の形態に係る発振回路について説明するための図である。

本実施の形態に係る発振回路２は、図１に示すように、所定の共振周波数で共振する圧電振動子１０と、差動接続された少なくとも一対の能動素子としての電界効果トランジスタを有する差動増幅器とを含む。圧電振動子１０は一対の電界効果トランジスタとしての第１、第２Ｐ型電界効果トランジスタ１２と１４のそれぞれの間である第１、第２Ｐ型電界効果トランジスタ１２と１４のそれぞれのドレイン間またはゲート間に接続されている。第１、第２Ｐ型電界効果トランジスタ１２と１４はそれぞれのエミッタが接地されている。第１Ｐ型電界効果トランジスタ１２のコレクタは、電流源１６に接続され、また、第２Ｐ型電界効果トランジスタ１４のコレクタは、電流源１８に接続されている。すなわち、第１、第２Ｐ型電界効果トランジスタ１２と１４は、差動接続され、差動増幅器を構成している。

また、第１Ｐ型電界効果トランジスタ１２のドレイン（電界効果とトランジスタの場合の名称はドレインになります）は、第２Ｐ型電界効果トランジスタ１４のゲートに接続され、第２Ｐ型電界効果トランジスタ１４のドレインは、第１Ｐ型電界効果トランジスタ１２のゲートに接続されている。すなわち、差動接続されている第１、第２Ｐ型電界効果トランジスタ１２と１４の一方の出力は、他方の入力に正帰還されるようになされている。さらに、第１、第２Ｐ型電界効果トランジスタ１２と１４のドレインは、それぞれ圧電振動子１０の端子２０と２２に接続されている。圧電振動子１０は図２に示すような等価回路をなしている。すなわち、端子２０と２２の間には、抵抗２４、コイル２６及びコンデンサ２８よりなる直列回路とコンデンサ３０との並列回路が接続されている。このコンデンサ３０は、圧電振動子１０の端子間容量である。

この圧電振動子１０は、次に条件を満たすとき、実質的にインダクタンスとして作用する。なお、Ｌ２６，Ｃ２８，Ｃ３０，Ｒ２４は、それぞれコイル２６のインダクタンス、コンデンサ２８の容量、コンデンサ３０の容量、または抵抗２４の抵抗値を表している。
ωＬ２６＞１／（ωＣ２８）＝１／（ωＣ３０）＝Ｒ２４
すなわち、圧電振動子１０が、上記条件を満足して、実質的にインダクタンス（コイル）として機能するとき、図１の回路は、所謂クロスカップル型発振回路を構成し、発振動作を行う。

第１Ｐ型電界効果トランジスタ１２のドレインの出力は、第２Ｐ型電界効果トランジスタ１４のゲートに正帰還される。また、第２Ｐ型電界効果トランジスタ１４のコレクタの出力が、第１Ｐ型電界効果トランジスタ１２のゲートに正帰還される。その結果、発振回路２は、実質的に圧電振動子１０のコンデンサ３０とコイル２６の値（Ｃ３０とＬ２６）により規定される共振モードで発振する。

第１、第２Ｐ型電界効果トランジスタ１２と１４のパラメータが等しいとすると、この発振回路は完全平衡状態となる。完全平衡回路となるため、漏洩の少ない発振回路を実現することができる。

圧電振動子１０に代えて、図２に示す回路を、個々の抵抗、コイルおよびコンデンサの部品から構成すると、温度変化、経年変化などによる影響を受け、高周波の信号を高精度で発生させることが困難になる。従って、圧電振動子を用いることが必要となる。この発振回路は、高周波ＩＣに内蔵する場合に適しており、特に電源や接地線へのインピーダンスを充分に低下させることができない場合において、高周波の発振信号を、高精度でかつ無調整で発生させる場合に用いることができる。

以上述べたように、本発明によれば、差動増幅器の出力を入力に正帰還し、１対の能動素子の間に圧電振動子を接続して発振動作を行わせるようにしたので、温度変化、経年変化に影響されず、無調整で高精度の高い周波数の信号を発生させることが可能となる。

さらに、（１）圧電振動子を用いた発振回路において、温度ドリフトや回路素子のばらつきによる影響を低減し、消費電力を抑えながら高周波で安定した発振を行うことができる。（２）各構成要素を集積回路化したので、小型化と性能の安定化が図れる。（３）圧電振動子とＩＣチップ間の浮遊容量を減少できるので、高周波特性などの電気特定が向上する。（４）ＭＯＳ構造のトランジスタ、コンデンサ、又はインピーダンス素子を含む発振回路において、低消費電力化及び小型化を実現することができる。（５）圧電振動子を用いることによりＱが高く、高周波数化が可能になる。（６）差動構成のため耐ノイズ性が向上する。

なお、上記実施例においては、差動増幅器を構成する能動素子としてＰ型電界効果トランジスタを用いるようにしたが、Ｎ型電界効果トランジスタなどを用いることも可能である。また、差動増幅器を構成する能動素子として電界効果トランジスタとなっているが、他のデバイス、例えばバイポーラトランジスタ、ＧａＡｓトランジスタ、ＳｉＧｅトランジスタ等にしてもよい。この場合、ソース、ゲート、ドレインの端子は、それぞれエミッタ、ベース、コレクタの端子となる。

また、圧電振動子１０は、ＳＡＷ発振子、ＦＢＡＲ（Film Bulk Acoustic Resonator）型の素子構造またはＳＭＲ（Solid Mounted Resonator）型の素子構造であるＢＡＷ（Bulk Acoustic Wave）素子、または水晶製等の厚み滑り振動子等であってもよい。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。

本発明を適用した実施の形態に係る発振回路について説明するための図である。本発明を適用した実施の形態に係る圧電振動子の等価回路を示す回路図である。従来の発振回路の他の構成例を示す回路図である。

符号の説明

２…発振回路１０…圧電振動子１２…第１Ｐ型電界効果トランジスタ１４…第２Ｐ型電界効果トランジスタ１６…電流源１８…電流源２０…端子２２…端子２４…抵抗２６…コイル２８…コンデンサ３０…コンデンサ。

Claims

所定の共振周波数で共振する圧電振動子と、
差動接続された少なくとも一対の能動素子を有する差動増幅器と、
を含み、
前記圧電振動子は前記一対の能動素子の間に接続されている発振回路。
請求項１に記載された発振回路において、
前記能動素子は電界効果トランジスタであり、
前記圧電振動子は、前記電界効果トランジスタのドレイン間またはゲート間に接続されている発振回路。
請求項１又は請求項２に記載された発振回路において、
前記一対の電界効果トランジスタは、
前記圧電振動子の一端にドレイン端子が接続され、ソース端子がグランドに接続された第１Ｐ型電界効果トランジスタと、
前記圧電振動子の他端にドレイン端子が接続され、ソース端子がグランドに接続された第２Ｐ型電界効果トランジスタとを含む発振回路。