JP2005130209A - 圧電発振回路 - Google Patents

Abstract

【課題】 所望共振周波数近傍で共振回路が容量性を示しても、この共振周波数で発振する圧電発振回路を提供する。
【解決手段】 共振回路１は、容量性を示すＳＡＷ共振子ＳＡＷＲと、これに並列接続されたキャパシタＣｓと、これらの並列回路に直列接続されたインダクタＬｓとからなる。一方、増幅回路２は負性抵抗を示すトランジスタＴｒと、ベース−エミッタ間に接続された帰還用キャパシタＣ１と、エミッタと接地との間に接続されたキャパシタＣ２とを備え、トランジスタＴｒのベースを共振回路１のインダクタＬｓに接続している。この構成とすることで、ＳＡＷ共振子ＳＡＷＲが容量性であっても、インダクタＬｓにより、増幅回路２から見た共振回路１のインピーダンスの位相が回転して、共振回路１は誘導性となる。
【選択図】 図１

Description

この発明は、共振回路に圧電共振子を備え、増幅回路に負性抵抗を示す増幅素子を備えた圧電発振回路、特に単体で容量性を示す圧電共振子を用いた圧電発振回路に関するものである。

従来、圧電発振回路としては、圧電共振子を備えた共振回路と、負性抵抗を示すトランジスタを備えた増幅回路とからなり、共振回路の共振周波数の信号を増幅回路のトランジスタで帰還増幅して発振させるものが知られている。このような圧電発振回路では、増幅回路のトランジスタのベース−エミッタ間に第１のキャパシタが接続されていて、トランジスタのエミッタが第２のキャパシタを介して接地されている。また、増幅回路のトランジスタのベースには共振回路が接続されている。一方、共振回路は、誘導性を示すＳＡＷ共振子等の圧電共振子を備えており、圧電共振子の一方の端部が前記増幅回路のトランジスタのベースに接続されていて、他方の端部が接地されている。このような構成とすることで、増幅回路のトランジスタ、および第１、第２のキャパシタと、共振回路の誘導性を示す圧電共振子とで、コルピッツ型圧電発振回路が形成されるので、この回路は各素子の定数により定まる周波数で発振して、この発振信号を出力する（例えば特許文献１参照）。
実開平５−３４７１１号公報

ところで、近年、圧電共振子としてＳＡＷ共振子が多く利用されている。ＳＡＷ共振子は、水晶等の圧電体基板上にＩＤＴと称す櫛歯形電極を備え、このＩＤＴに印加／励振される電気信号と圧電体表面に伝送する表面波とによる電気機械相互変換により所定周波数で共振する。

ここで、前記圧電共振子としては等価直列抵抗が小さいことが望ましく、特に、信号が高周波信号であり増幅回路のトランジスタ等の能動素子で十分な利得が得られない場合には等価直列抵抗が小さいことが重要である。前述のＳＡＷ共振子の場合、等価直列抵抗を小さくする方法としては、電気機械結合係数の大きい材料、例えば、タンタル酸リチウム（ＬＴ）結晶や、ニオブ酸リチウム（ＬＮ）結晶を圧電体に用いればよい。

しかしながら、このような電気機械結合係数の大きい材料は通常誘電率が比較的高くなる。圧電体の誘電率が高くなると、前記ＩＤＴの引き回し電極に対する浮遊容量が増加する。また、圧電発振回路を搭載する装置の小型化に伴い、ＳＡＷ共振子に対しても小型化の要求があり、圧電体の厚みが薄くなる傾向がある。しかし、圧電体を薄くすると前記ＩＤＴの浮遊容量はさらに増加する。また、ＳＡＷ共振子をフリップ実装する場合、すなわち、ＳＡＷ共振子の外部電極側を基板側にしてＳＡＷ共振子に形成された電極上のバンプによりＳＡＷ共振子を接合する場合、ＳＡＷ共振子の接合強度を高めるため前記基板上の電極の面積を広くしなければならなくなる。このように基板上の電極面積が広くなることで、前記浮遊容量はさらに増加する。

このような要因によりＳＡＷ共振子の浮遊容量性成分が大きくなると、誘導性成分と比較して容量性成分が大きくなり、ＳＡＷ共振子自体が所定周波数帯域（共振周波数近傍）で容量性を示し、誘導性を示さなくなる。また、場合によっては全周波数に亘り容量性を示すようになる。この結果、このＳＡＷ共振子を備えた共振回路を前述のようなコルピッツ型発振回路の誘導性素子部には使用することができなくなる。すなわち、前述のＳＡＷ共振子を用いて圧電発振器を構成することができなくなる。

この発明の目的は、圧電共振子が容量性を示しても、前記圧電共振子の共振周波数近傍で発振する圧電発振回路を提供することにある。

この発明は、所定周波数帯域で負性抵抗を示す増幅素子を備える増幅回路と、圧電共振子を備え共振周波数近傍で誘導性を示す共振回路とを備え、共振回路の共振周波数の信号を増幅回路で帰還増幅させて発振させる圧電発振回路において、
共振回路を、少なくとも共振周波数近傍で容量性を有する圧電共振子と該圧電共振子に直列接続された誘導性素子とから構成することを特徴としている。

また、この発明は、共振回路の圧電共振子に並列接続した容量性素子を有することを特徴としている。

さらに、この発明は、圧電共振子をＳＡＷ共振子とすることを特徴としている。

この構成では、ＳＡＷ共振子である圧電共振子が前述のような原因で容量性を示しても、直列接続されたインダクタ等の誘導性素子、または並列接続されたキャパシタ等の容量性素子により、増幅回路からみた共振回路のインピーダンスの位相が回転し、誘導性を示す。これを、図２のスミスチャート上に見ると、インピーダンス曲線（反射特性曲線）が時計回りに回転して、容量性領域から部分的に誘導性領域へ移動する。このように共振回路が誘導性領域となる周波数帯域を形成し、この周波数帯域に所望の共振周波数を設定することで、この共振周波数で発振する圧電発振回路が形成される。この際、誘導性素子は、共振回路の共振周波数を変化させない程度の大きさに設定しておくことで、予め設定されたＳＡＷ共振子の共振周波数で発振する圧電発振回路が形成される。

また、この発明は、増幅素子をトランジスタとし、容量性素子をトランジスタのベース−エミッタ間に接続された第１容量素子と、エミッタと接地との間に接続された第２容量素子とを含んで構成し、共振回路をトランジスタのベースに接続する圧電共振子と、該圧電共振子に直列接続された誘導性素子とを含んで構成する。これにより、圧電共振子および誘導性素子からなる誘導性回路と、トランジスタと、第１、第２容量素子とでコルピッツ型発振回路を構成することを特徴としている。

この構成では、圧電共振子が容量性を示しても、これに直列接続する誘導性素子で誘導性回路が形成されるので、コルピッツ型発振回路の誘導性回路部にこの圧電共振子と誘導性素子からなる誘導性回路を用いることで、圧電共振子の共振周波数で発振するコルピッツ型発振回路が形成される。

この発明によれば、増幅回路に負性抵抗を示す増幅素子を備える圧電発振回路において、ＳＡＷ共振子等の圧電共振子が容量性を示しても、該圧電共振子に直列接続されたインダクタにより共振回路が誘導性になる。これにより、圧電発振回路は、圧電共振子により定められた所定の共振周波数で発振して、この発振信号を出力することができる。すなわち、圧電共振子が容量性であっても確実に発振する圧電発振回路を形成することができる。

また、この発明によれば、容量性を示す圧電共振子と誘導性素子とで誘導性回路が形成されるので、この誘導性回路をコルピッツ型発振回路の誘導性回路部に適用することで、容量性を有する圧電共振子であっても確実に発振する圧電発振回路を形成することができる。

本発明の第１の実施形態に係る圧電発振回路について、図１、図２を参照して説明する。
図１は本実施形態に係る圧電発振回路の回路図である。
図２（ａ）は図１に示すＳＡＷ共振子ＳＡＷＲ単体での外部から見た反射特性を表すスミスチャートであり、図２（ｂ）は、図１に示す共振回路を増幅回路側から見た反射特性を表すスミスチャートである。

図１に示すように、圧電発振回路は、共振回路１と増幅回路２とからなる。増幅回路２は、所定周波数帯域、この場合ＳＡＷ共振子の共振周波数を含む所定周波数帯域で負性抵抗を示すＮＰＮ型トランジスタ（以下、単にトランジスタという）Ｔｒを備える。該トランジスタＴｒのベース−エミッタ間には帰還用のキャパシタＣ１が接続されている。トランジスタＴｒのエミッタは、キャパシタＣ２を介して接地されていて、キャパシタＣ０を介して発振信号出力端子ＲＦｏｕｔに接続されている。また、トランジスタＴｒのコレクタは、駆動電圧入力端子Ｖｃｃに接続されていて、キャパシタＣ３を介して接地されている。また、トランジスタＴｒのベース−コレクタ間には抵抗素子Ｒ１が接続されていて、トランジスタのＴｒのベースと接地との間には抵抗素子Ｒ２が接続されている。これら抵抗素子Ｒ１，Ｒ２によりトランジスタＴｒのベースに所定のベースバイアス電流が入力される。さらに、トランジスタＴｒのエミッタと接地との間には抵抗素子Ｒ３が接続されており、この抵抗Ｒ３によりトランジスタＴｒに駆動電圧が印加される。

共振回路１は、一方端が接地された、所望の共振周波数を含む帯域で容量性を示すＳＡＷ共振子ＳＡＷＲと、該ＳＡＷ共振子ＳＡＷＲの他方端に接続されたインダクタＬｓと、ＳＡＷ共振子ＳＡＷＲに並列接続されたキャパシタＣｓとからなる。ここで、ＳＡＷ共振子ＳＡＷＲは、図２（ａ）に示すように、共振周波数を含む全周波数帯域で容量性を示す。そして、インダクタＬｓのＳＡＷ共振子ＳＡＷＲ側とは反対側の端部が増幅回路２のトランジスタＴｒのベースに接続されている。なお、前記インダクタＬｓが本発明の「誘導性素子」に相当する。

ここで、ＳＡＷ共振子ＳＡＷＲが全周波数帯域で容量性を示しても、このＳＡＷ共振子ＳＡＷＲに直列接続されたインダクタＬｓにより、図２（ｂ）に示すように、共振回路１の反射特性曲線はスミスチャート上を時計回りに回転する。すなわち、増幅回路２から見た共振回路１側のインピーダンスの位相が回転する。そして、前記インダクタＬｓを所定値に設定することで、所望の共振周波数を含む所定周波数帯域で共振回路１を誘導性とすることができる。

共振回路１が誘導性となることで、増幅回路２のトランジスタＴｒと、キャパシタＣ１と、キャパシタＣ２と、誘導性の共振回路１とでコルピッツ型発振回路が構成される。このように、コルピッツ型発振回路が構成されることにより、この圧電発振回路はＳＡＷ共振子ＳＡＷＲの共振周波数に応じて帰還増幅して発振し、発振信号を発振信号出力端子ＲＦｏｕｔから出力することができる。

なお、前述の説明において、インダクタＬｓの値は単に増幅回路２側から見た共振回路１のインピーダンスの位相を回転させる程度のものであり、共振回路１の回路定数、すなわち共振周波数に影響を与えない程度のものである。これにより、インダクタＬｓを誘導性素子としてＳＡＷ共振子ＳＡＷＲに直列接続しても共振周波数を変えることなく発振させることができる。

ところで、圧電共振子にインダクタを直列接続する圧電発振回路が特開平７−１５４１８６号公報に示されているが、この開示されている圧電発振回路の圧電共振子は元々誘導性を示すものであり、インダクタは電源電圧印加から発振出力開始までの遅延時間を改善するように定数が設定されたものである。一方、本発明は、容量性を示す圧電共振子に直列インダクタを接続することで、共振回路全体として誘導性を示すように素子の定数を設定したものである。そして、これにより、容量性を示す圧電共振子を用いても確実に発振する圧電発振回路を構成することができる。

次に、第２の実施形態に係る圧電発振回路について、図３を参照して説明する。
図３は本実施形態に係る圧電発振回路の回路図である。
図３に示す圧電発振回路は、図１に示した圧電発振回路の共振回路１に周波数可変回路を設けるとともに、増幅回路２のトランジスタＴｒのコレクタ側にトラップ回路を設けたものである。

具体的には、共振回路１のＳＡＷ共振子ＳＡＷＲのインダクタＬｓとは反対側の端部に抵抗素子Ｒ４を介して制御電圧入力端子Ｖｃｏｎｔが接続されるとともに、ＳＡＷ共振子ＳＡＷＲと抵抗素子Ｒ４との接続点と接地との間にバラクタダイオードＶＤが接続され、さらにバラクタダイオードＶＤにキャパシタＣｖｄが並列接続されている。なお、制御電圧入力端子ＶｃｏｎｔはキャパシタＣ６を介して接地されている。

このような構成では、制御電圧入力端子Ｖｃｏｎｔから所定電圧が印加されると、この電圧値に応じてバラクタダイオードＶＤのキャパシタンスが変化する。バラクタダイオードＶＤのキャパシタンスが変化することで、共振回路１のキャパシタンス成分（容量成分）が変化し、共振周波数が変化する。このように、制御電圧を変化させることで共振周波数を調整することができるので、結果的に制御電圧の調整により圧電発振回路から出力される信号の周波数を調整することができる。

一方、増幅回路２のトランジスタＴｒのコレクタは、インダクタＬ２とキャパシタＣ５との直列回路により接地され、このコレクタと駆動電圧入力端子Ｖｃｃとの間にはインダクタＬ１が接続されている。また、駆動電圧入力端子ＶｃｃはキャパシタＣ３とともにキャパシタＣ４によって接地されている。

ここで、コレクタに接続するインダクタＬ２とキャパシタＣ５との直列回路を所望の共振周波数で直列共振するように各素子の定数を定めることで、所望の共振周波数でのみトランジスタＴｒのコレクタを高周波的に接地する。これにより、例えば、共振回路１が複数の異なる周波数帯域で誘導性を示すようになっても、必要とする周波数（所望の共振周波数）でのみ前記コルピッツ型発振回路を正常に動作させ発振させることができる。一方、この所望共振周波数以外の周波数（スプリアス周波数）では、この直列回路でコレクタは高周波的に接地されない。また、制御電圧入力端子ＶｃｃとキャパシタＣ３，Ｃ４との接続点とコレクタとの間にインダクタＬ１が接続されることで、コレクタはキャパシタＣ３，Ｃ４を介しても接地されることはない。これにより、前記コルピッツ型発振回路の発振特性が劣化し、所望共振周波数以外の信号（スプリアス信号）が発振することを抑制できる。

次に、第３の実施形態に係る圧電発振回路について図４を参照して説明する。

図４は本実施形態に係る圧電発振回路の回路図である。

図４に示す圧電発振回路は、増幅回路１２にインバータ論理回路１０１とこのインバータ論理回路１０１に接続する帰還用抵抗素子Ｒ２１とを備えている。また、インバータ論理回路１０１の出力には緩衝増幅回路としてのインバータ論理回路１０２が接続されており、このインバータ論理回路１０２の出力が発振信号出力端子ＲＦｏｕｔに接続されている。

増幅回路１２のインバータ論理回路１０１の入力端と出力端との間には、ＳＡＷ共振子ＳＡＷＲおよびキャパシタＣｓの並列回路とインダクタＬｓとの直列回路が接続されていて、前記入力端と出力端とはキャパシタＣ２１，Ｃ２２を介して接地されている。また、インバータ論理回路１０１の入力端は、キャパシタＣ１１を介してバラクタダイオードＶＤの一方端に接続されていて、このバラクタダイオードＶＤの他方端が接地されている。そして、このバラクタダイオードＶＤとキャパシタＣ１１との接続点が抵抗素子Ｒ１１を介して制御電圧入力端子Ｖｃｏｎｔに接続されている。これら、ＳＡＷ共振子ＳＡＷＲ、キャパシタＣ１１，Ｃｓ，Ｃ２１，Ｃ２２、インダクタＬｓ、バラクタダイオードＶＤ、抵抗素子Ｒ１１で共振回路１１を構成している。

この共振回路１１では、制御電圧入力端子Ｖｃｏｎｔに所定電圧が入力されると、この電圧値に応じて、バラクタダイオードＶＤのキャパシタンス値が変化する。このバラクタダイオードＶＤのキャパシタンス値、キャパシタＣ１１，Ｃ２１，Ｃ２２のキャパシタンス値、およびＳＡＷ共振子ＳＡＷＲのキャパシタンス値と、ＳＡＷ共振子ＳＡＷＲのインダクタンス値により決定される共振周波数の信号が、インバータ論理回路１０１と帰還用抵抗Ｒ２１とからなる増幅回路で負帰還増幅されることで発振し、この所定周波数の信号がインバータ論理回路１０２を介して発振信号出力端子ＲＦｏｕｔから出力される。

このような構成の圧電発振回路においても、ＳＡＷ共振子ＳＡＷＲに直列接続したインダクタＬｓにより、増幅回路１２から共振回路１１をみた場合の反射特性（特性インピーダンス）を誘導性にすることができる。これにより、ＳＡＷ共振子ＳＡＷＲが容量性を示しても、共振回路のインピーダンスは誘導性を示すので、正常に発振する圧電発振回路を構成することができる。

なお、前述の各実施形態では、ＳＡＷ共振子ＳＡＷＲにインダクタＬｓを直列接続して、且つキャパシタＣｓを並列接続した構成を示したが、必要な位相調整量に応じて、インダクタＬｓを直列接続させるのみであってもよい。

第１の実施形態に係る圧電発振回路の回路図 図１に示すＳＡＷ共振子ＳＡＷＲ単体での外部から見た反射特性を表すスミスチャート、および、図１に示す共振回路を増幅回路側から見た反射特性を表すスミスチャート 第２の実施形態に係る圧電発振回路の回路図 第３の実施形態に係る圧電発振回路の回路図

符号の説明

１，１１−共振回路
２，１２−増幅回路
１０１，１０２−インバータ論理回路

Claims (4)

1. 所定周波数帯域で負性抵抗を示す増幅素子を備えた増幅回路と、圧電共振子を備え共振周波数近傍で誘導性を示す共振回路とを備え、該共振回路の共振周波数の信号を前記増幅回路で帰還増幅させて発振させる圧電発振回路において、
   前記圧電共振子は、少なくとも前記共振周波数近傍で容量性を有し、
   前記共振回路は、前記圧電共振子に直列接続された誘導性素子を備えたことを特徴とする圧電発振回路。
2. 前記圧電共振子に並列接続された容量性素子を有する請求項１に記載の圧電発振回路。
3. 前記圧電共振子はＳＡＷ共振子である請求項１〜２のいずれかに記載の圧電発振回路。
4. 前記増幅素子はトランジスタであり、前記容量性素子はトランジスタのベース−エミッタ間に接続された第１容量素子、エミッタと接地との間に接続された第２容量素子を含み、
   前記圧電共振子は前記トランジスタのベースに接続され、
   前記圧電共振子および前記誘導性素子からなる誘導性回路と、前記トランジスタと、前記第１、第２容量素子とでコルピッツ型発振回路を構成した請求項１〜３のいずれかに記載の圧電発振回路。

Images