JP4524179B2

JP4524179B2 - ピアース型発振回路

Info

Publication number: JP4524179B2
Application number: JP2004381405A
Authority: JP
Inventors: 浩行菅野
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2004-12-28
Filing date: 2004-12-28
Publication date: 2010-08-11
Anticipated expiration: 2024-12-28
Also published as: JP2006186949A

Description

本発明は、水晶振動子などの圧電振動子を共振子とするピアース型発振回路に関する。

圧電発振回路として最も多く使用されるコルピッツ型発振回路は、高速光通信装置などの高周波クロック供給源として使用されている。近年は加工技術の進歩により水晶デバイス等の更なる高周波化が進んでいるが、上記コルピッツ型発振回路は、励振電流を低く抑えられ設計がしやすいものの、高周波になるほど回路損失が大きくなり、安定動作が困難になる。

一方、ピアース型発振回路は、ＣＭＯＳを用いた低電圧のクロック供給源として、一部移動体端末用等に使用されているものの、高精度の安定度を必要としないアプリケーションに使用されることが多く、高速光通信などの高精度・高安定を要求される用途ではほとんど使用されていない。

図６は、水晶振動子を用いたピアース型発振回路を示す。図において、出力抵抗Ｒ_１とコンデンサＣ_１ではその入出力の位相が９０°遅れ、反転増幅回路ＩＮＶでは入出力が反転するため位相が１８０°遅れることになる。水晶振動子Ｘはその共振周波数では純抵抗に近い低いインピーダンスとなって、この抵抗分とコンデンサＣ_２で位相が９０°遅れると、全体の伝達特性では３６０°（すなわち０°）の位相遅れとなり、これら全体のループには正帰還がかかって発振を得ることができる。この発振動作は水晶振動子Ｘの共振周波数でのみ成立する。反転増幅回路ＩＮＶは、エミッタ接地型トランジスタ増幅回路やＣＭＯＳ論理素子の入出力間に負帰還抵抗を設けることで、Ａ級増幅動作を得る。

図７は、反転増幅回路にエミッタ接地型トランジスタを用いたピアース型発振回路の具体例を示す。なお、同図では、高周波でかつ低電圧で動作可能なように電流を制御するエミッタのバイアス抵抗は省略して示す。図７の構成において、出力抵抗Ｒ_１とコンデンサＣ_１，Ｃ_２および水晶振動子Ｘは図６のそれらと同じ作用を得るものである。抵抗Ｒ_２は、トランジスタＱ_１ベースバイアス電流を供給してそれをＡ級動作させるための負帰還抵抗である。

他のピアース型発振回路の具体例として、発振回路のゲイン（利得）を大きくしながら回路のＩＣ化および確実な発振を得ようとするために、図７の負帰還抵抗Ｒ_２に代えて別途のベースバイアス回路を設け、起動時にこのベースバイアス回路からトランジスタＱ_１にベース電流を供給するものもある（例えば、特許文献１参照）。

特開２００３−８３５０号公報

図７に例を示すように、バイポーラトランジスタＱ_１をエミッタ接地型にして反転増幅回路を構成するピアース型発振回路において、負荷抵抗の抵抗値Ｒ_Ｘが固定であれば、Ａ級動作域でのトランジスタＱ_１のコレクタ電流Ｉ_Ｃを大きくすればゲイン（バイポーラトランジスタではＲ_Ｘ×電流増幅率β、ＦＥＴではＲ_Ｘ×相互コンダクタンスｇｍ）を大きくすることができ、発振回路の負性抵抗を増大させて安定した発振動作を得ることができる。

上記のコレクタ電流Ｉｃを増やすためには、図７における負荷抵抗Ｒ_１を小さくすれば良い。しかし、エミッタ接地型トランジスタは、負荷抵抗Ｒ_１を小さくすると、そのコレクタ・ベース間に介挿される容量Ｃｃｂが増大し、この容量Ｃｃｂの増大によって圧電振動子からみたミラー効果が大きくなってしまい、確実な発振が難しくなる。

また、容量Ｃｃｂの増大は、高い周波数（例えば１５５ＭＨｚ〜２００ＭＨｚ等）でのゲインを低下させ、発振周波数の高周波化が難しくなる。

また、容量Ｃｃｂの増大は、圧電振動子のＱを低下させ、発振周波数の揺らぎ、つまり安定した発振周波数を得るのが難しくなる。

なお、バイポーラトランジスタに代えて、電界効果トランジスタを増幅素子とする場合にも同様の問題がある。

本発明の目的は、上記の各課題を解決したピアース型発振回路を提供することにある。

本発明は、前記の課題を解決するため、例えば、バイポーラ型トランジスタを反転増幅素子とする発振回路の場合、反転増幅用としての第１のトランジスタのコレクタと出力回路との間に第２のトランジスタをカスコード接続し、この第２のトランジスタを低入力インピーダンスかつ高出力インピーダンスを呈するベース接地型に構成するもので、以下の構成を特徴とする。

バイポーラトランジスタまたは電界効果トランジスタを反転増幅素子とする反転増幅回路と、この反転増幅回路の出力回路と入力回路の間に圧電振動子を設けたピアース型発振回路であって、
前記反転増幅回路は、
前記圧電振動子を通した入力を反転増幅するエミッタ接地型の第１のトランジスタと、
前記第１のトランジスタのコレクタと前記出力回路との間にカスコード接続され、該第１のトランジスタからみて低入力インピーダンスを呈し、該出力回路からみて高出力インピーダンスを呈するベース接地型に構成した第２のトランジスタと、
前記第１のトランジスタのベースと第２のトランジスタのコレクタとの間に接続された帰還抵抗と、を備え、
前記第２のトランジスタのコレクタと電源との間には、位相を９０度遅らせるためのコンデンサＣ１が介在し、
前記第１のトランジスタのベースと接地との間には、位相を９０度遅らせるためのコンデンサＣ２が介在し、
前記第１のトランジスタのエミッタは、前記コンデンサＣ２を介さずに接地されていることを特徴とする。

以上のとおり、本発明によれば、ピアース型発振回路の反転増幅回路として、反転増幅用の第１のトランジスタのコレクタと出力回路との間に第２のトランジスタをカスコード接続し、この第２のトランジスタを低入力インピーダンスかつ高出力インピーダンスを呈するベース接地型の構成としたため、回路の負性抵抗を増加させた確実な発振動作を得るとともに、その周波数特性を高周波数帯まで延ばした高周波化が可能となる。さらに、反転増幅回路が圧電振動子からみて高いインピーダンスを呈し、高いＱを得て高い周波数安定度の発振回路を提供することができる。

図１は、本発明の実施形態を示すピアース型発振回路を示し、図７と異なる部分は、第１のトランジスタＱ_１のコレクタに第２のトランジスタＱ_２のエミッタを接続したいわゆるカスコード接続で構成した点にある。

第１のトランジスタＱ_１のエミッタは直接に接地、または高周波でかつ低電圧で動作可能なように電流を制御するエミッタのバイアス抵抗を介して接地する。第２のトランジスタＱ_２は、分圧抵抗Ｒ_３，Ｒ_４と平滑コンデンサＣ_３による直流バイアス回路でベース接地したベース接地型に構成する。

他の回路要素は、図７と同様に、水晶振動子Ｘは、第１のトランジスタＱ_１のベース（入力回路）と第２のトランジスタＱ_２のコレクタ（出力回路）間に設ける。更に、抵抗Ｒ_１は発振回路の出力抵抗であり、抵抗Ｒ_２は反転増幅回路の帰還抵抗であって第１のトランジスタＱ_１のベースにバイアスを与える。

また、第２のトランジスタＱ_２は、ベース接地型に構成されているため、そのエミッタ電流とコレクタ電流は同位相になることから、水晶振動子Ｘの一方の端子を第２のトランジスタＱ_２のコレクタに接続した正帰還により発振動作を得ることができる。

本実施形態において、第１のトランジスタＱ_１とカスコード接続された第２のトランジスタＱ_２は、ベース接地型、すなわち低入力インピーダンスを呈する。このため、等価的には、第２のトランジスタＱ_２の出力インピーダンスがそのまま第１のトランジスタＱ_１の出力インピーダンスとしてみえるため、カスコード接続構成によりそのゲインを高めて負性抵抗を増大させ、安定した発振動作を得ることができる。すなわち、出力抵抗Ｒ_１の抵抗値を下げることなく、コレクタ電流Ｉ_Ｃを大きくすることができ、これは第１のトランジスタＱ_１のゲインを等価的に大きくすることと等しく、結果的に発振回路の負性抵抗を増大させ、確実な発振を可能にする。

前記の図７に示す従来のピアース型発振回路では、トランジスタＱ_１のゲインを大きくするため、出力抵抗Ｒ_１の抵抗値を小さくしてコレクタ電流Ｉｃを増大させようとすると、エミッタ接地型であるためコレクタ・ベース間に介挿される容量Ｃｃｂが増加し、ミラー効果が大きくなってしまい、負性抵抗を大きくしたり、高周波化が制限されてしまう。

この点、本実施形態では、第１のトランジスタＱ_１とカスコード接続された第２のトランジスタＱ_２は、ベース接地型、すなわち低入力インピーダンスを呈する。このため、第１のトランジスタＱ_１は、そのコレクタからみて低インピーダンスの出力回路が接続されることになり、そのゲインが低くなるが、トランジスタＱ１のコレクタ・ベース間に介在する容量Ｃｃｂの増大を抑制してミラー効果を小さくし、負性抵抗を大きくした確実な発振、かつ高い周波数域での減衰を小さくした発振（周波数帯域を高い周波数域にした高周波発振）が可能となる。

図２は図７の従来の発振回路が呈する負性抵抗を、図３は図１の本実施形態の発振回路が呈する負性抵抗を、ＳＰＩＣＥ（シミュレーション設計用ソフトウェア）を用いてシミュレーションしたものである。なお、シミュレーションには、図７に対応するものとして図４に示す回路定数をもつ等価回路を、図１に対応するものとして図５に示す回路定数をもつ等価回路とし、水晶振動子Ｘに代えてその共振周波数を変更するための可変周波数発生源とした。また、実際には、寄生容量等による影響で、損失が増えることが予想されるが、ここでは比較のためあえて考慮していない。

図２、図３において、例えば、１５０ＭＨｚで比較しても本実施形態による回路は、従来回路よりも大きな負性抵抗を有していることがわかる。更に、高い周波数で発振可能とするためＣ_１，Ｃ_２をそれぞれ小さくすることが考えられるが、従来の回路では負性抵抗が大きく増加せず、一方、本実施形態の回路では高い周波数域においても十分な大きさの負性抵抗を得ることができ、これは高い周波数でも発振可能なことを示すものである。

また、本実施形態の発振回路で従来回路と同等の負性抵抗を実現しようとした場合は、Ｃ_１，Ｃ_２の値を従来回路よりも大きくすることが可能であり、これは水晶振動子からみた発振回路のインピーダンスを大きくすることになり、すなわち発振回路のＱを大きくすることができるため、より安定度の高い（周波数の揺らぎの少ない）発振回路を得ることができる。

なお、本実施形態では、圧電振動子として水晶振動子を使用する場合を示すが、他の振動子やＬＣ共振回路を使用して改善された発振動作を得ることができる。また、反転増幅素子としてバイポーラトランジスタを用いた場合を示すが、ＦＥＴ（電界効果トランジスタ）などの他のトランジスタ、さらにこれらトランジスタをＩＣ化した論理素子を用いることができる。なお、ＦＥＴを用いる場合は、回路説明上ではトランジスタのエミッタ／コレクタ／ベースがそれぞれソース／ドレイン／ゲートに対応する。

本発明の実施形態を示すピアース型発振回路の構成図。従来回路における負性抵抗のシミュレーション特性図。実施形態における負性抵抗のシミュレーション特性図。従来回路における負性抵抗のシミュレーションに使用した回路構成図。実施形態における負性抵抗のシミュレーションに使用した回路構成図。ピアース型発振回路の原理的な動作説明図。従来のピアース型発振回路の構成図。

符号の説明

Ｑ_１反転増幅用トランジスタ
Ｑ_２カスコード接続用トランジスタ
Ｃ_１，Ｃ_２，Ｃ_３コンデンサ
Ｒ_１〜Ｒ_４抵抗
Ｘ水晶振動子

Claims

バイポーラトランジスタまたは電界効果トランジスタを反転増幅素子とする反転増幅回路と、この反転増幅回路の出力回路と入力回路の間に圧電振動子を設けたピアース型発振回路であって、
前記反転増幅回路は、
前記圧電振動子を通した入力を反転増幅するエミッタ接地型の第１のトランジスタと、
前記第１のトランジスタのコレクタと前記出力回路との間にカスコード接続され、該第１のトランジスタからみて低入力インピーダンスを呈し、該出力回路からみて高出力インピーダンスを呈するベース接地型に構成した第２のトランジスタと、
前記第１のトランジスタのベースと第２のトランジスタのコレクタとの間に接続された帰還抵抗と、を備え、
前記第２のトランジスタのコレクタと電源との間には、位相を９０度遅らせるためのコンデンサＣ１が介在し、
前記第１のトランジスタのベースと接地との間には、位相を９０度遅らせるためのコンデンサＣ２が介在し、
前記第１のトランジスタのエミッタは、前記コンデンサＣ２を介さずに接地されていることを特徴とするピアース型発振回路。