JP2001156599A - 単一ステージの電圧制御リング発信回路 - Google Patents
単一ステージの電圧制御リング発信回路Info
- Publication number
- JP2001156599A JP2001156599A JP2000306951A JP2000306951A JP2001156599A JP 2001156599 A JP2001156599 A JP 2001156599A JP 2000306951 A JP2000306951 A JP 2000306951A JP 2000306951 A JP2000306951 A JP 2000306951A JP 2001156599 A JP2001156599 A JP 2001156599A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trans
- voltage
- current
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、リング発振回路に関する。
【解決手段】 単一ステージ電圧制御リング発振器は、
トランスインピーダンス電流‐電圧回路に接続されてい
るトランスアドミッタンス電圧−電流回路を含む。トラ
ンスインピーダンス回路の出力は、トランスアドミッタ
ンス回路の入力に接続されている。好適には、トランス
アドミッタンス回路とトランスインピーダンス回路とを
対にして整合させ、１つ以上の伝送線を介して２つの回
路を互いに接続し、伝送線の長さを選択して要求される
公称の発振周波数を決定することが可能である。また、
トランスインピーダンス回路とトランスアドミッタンス
回路とは、電圧により制御することができる素子を含ん
でもよく、それらの素子を調節することにより発振周波
数を調節することが可能である。
トランスインピーダンス電流‐電圧回路に接続されてい
るトランスアドミッタンス電圧−電流回路を含む。トラ
ンスインピーダンス回路の出力は、トランスアドミッタ
ンス回路の入力に接続されている。好適には、トランス
アドミッタンス回路とトランスインピーダンス回路とを
対にして整合させ、１つ以上の伝送線を介して２つの回
路を互いに接続し、伝送線の長さを選択して要求される
公称の発振周波数を決定することが可能である。また、
トランスインピーダンス回路とトランスアドミッタンス
回路とは、電圧により制御することができる素子を含ん
でもよく、それらの素子を調節することにより発振周波
数を調節することが可能である。
Description
【０００１】
【技術分野】本発明は、リング発信回路に関する。
【０００２】
【従来技術】電子回路の種類のうち多くのものは、内部
のクロック信号を生成することを要求される。図１に示
されているように、上記の信号を生成する単純な回路と
しては、在来型のリング発振器がある。上記の回路１０
は、直列接続の複数のインバータ１２ａ，１２ｂと、最
後のインバータ１２ｂの出力を最初のインバータ１２ａ
の入力に接続する交差接続の帰還経路１４とを含む。上
記の回路が発振するためには、ループの全体にわたる利
得が、１よりも大きいことが必要となる。加えて、全体
にわたる位相シフトが、１８０度でなければならず、従
って、この位相シフトのために要求される２つの極を生
じさせるのに少なくとも２つのステージを必要とする。
在来型のリング発振器の発振周波数は、各ステージ間の
遅延に関係しており、その遅延は、使用されているイン
バータ回路の種類のみならず回路内に存在する寄生の容
量Ｃpの大きさに帰する。各ステージがτの遅延を生じ
る場合には、半周期に要する時間に相当するループ遅延
は、２τとなる。従って、２ステージの回路が動作する
際の公称の周波数は、図１に示されているように１／４
τとなる。
のクロック信号を生成することを要求される。図１に示
されているように、上記の信号を生成する単純な回路と
しては、在来型のリング発振器がある。上記の回路１０
は、直列接続の複数のインバータ１２ａ，１２ｂと、最
後のインバータ１２ｂの出力を最初のインバータ１２ａ
の入力に接続する交差接続の帰還経路１４とを含む。上
記の回路が発振するためには、ループの全体にわたる利
得が、１よりも大きいことが必要となる。加えて、全体
にわたる位相シフトが、１８０度でなければならず、従
って、この位相シフトのために要求される２つの極を生
じさせるのに少なくとも２つのステージを必要とする。
在来型のリング発振器の発振周波数は、各ステージ間の
遅延に関係しており、その遅延は、使用されているイン
バータ回路の種類のみならず回路内に存在する寄生の容
量Ｃpの大きさに帰する。各ステージがτの遅延を生じ
る場合には、半周期に要する時間に相当するループ遅延
は、２τとなる。従って、２ステージの回路が動作する
際の公称の周波数は、図１に示されているように１／４
τとなる。
【０００３】
【解決しようとする課題】しかしながら、構造を容易に
することに起因して、リング発振器は、未解決の技術的
な限界と関連して、高い周波数領域においてはとりわけ
有効であるというわけではない。例えば、ある特定に技
術に関しては、ラッチ回路は、４０ＧＨｚでクロック信
号を発生することが可能である。かかる技術的な方法に
おいては、２ステージのリング発振器は、各ステージの
スイッチングの遅延に起因して、２０ＧＨｚよりも大き
い周波数の出力信号を生成するのは通常不可能である。
負荷抵抗を小さくすることにより、在来型のリング発振
器で使用されるインバータの遅延を減少させることが可
能である。上記の解決手段は、リング発振器の動作周波
数を増加させるが、同時に、その動作周波数における小
信号利得をも減少させる。従って、上記の発振器は、一
般的に、その出力で小さな電力しか供給しないため、受
容しかねるノイズの影響を受けることとなる。
することに起因して、リング発振器は、未解決の技術的
な限界と関連して、高い周波数領域においてはとりわけ
有効であるというわけではない。例えば、ある特定に技
術に関しては、ラッチ回路は、４０ＧＨｚでクロック信
号を発生することが可能である。かかる技術的な方法に
おいては、２ステージのリング発振器は、各ステージの
スイッチングの遅延に起因して、２０ＧＨｚよりも大き
い周波数の出力信号を生成するのは通常不可能である。
負荷抵抗を小さくすることにより、在来型のリング発振
器で使用されるインバータの遅延を減少させることが可
能である。上記の解決手段は、リング発振器の動作周波
数を増加させるが、同時に、その動作周波数における小
信号利得をも減少させる。従って、上記の発振器は、一
般的に、その出力で小さな電力しか供給しないため、受
容しかねるノイズの影響を受けることとなる。
【０００４】高周波領域での使用に耐え得る代替的な発
振器は、ＬＣ共振回路を使用している。ＬＣ発振器の広
い多様性は、当業者にとっては周知である。この種の回
路についての欠点は、集積回路上で大きな範囲を占めて
しまうということである。その他の欠点としては、調節
可能な範囲が非常に限られていることと、製造の際に高
い精度を要し、全コストがかさむこととがあげられる。
振器は、ＬＣ共振回路を使用している。ＬＣ発振器の広
い多様性は、当業者にとっては周知である。この種の回
路についての欠点は、集積回路上で大きな範囲を占めて
しまうということである。その他の欠点としては、調節
可能な範囲が非常に限られていることと、製造の際に高
い精度を要し、全コストがかさむこととがあげられる。
【０００５】従って、要求される発振周波数において在
来型のリング発振回路よりも大きな利得を有すると共
に、小さなループ遅延を有し、なお且つ発振周波数を増
加させた修正されたリング発振器の構造を提案すること
は好ましいことである。
来型のリング発振回路よりも大きな利得を有すると共
に、小さなループ遅延を有し、なお且つ発振周波数を増
加させた修正されたリング発振器の構造を提案すること
は好ましいことである。
【０００６】
【解決手段】本発明によって設計される単一ステージ電
圧制御リング発振器は、トランスインピーダンス電流−
電圧（ＴＩＳ）回路に接続されているトランスアドミッ
タンス（ＴＡＳ）電圧−電流回路を含む。一対の伝送線
によりＴＡＳ回路をＴＩＳ回路に接続してもよく、要求
される（公称の）発振周波数に応じて伝送線の長さを選
択することが可能である。ＴＩＳ回路の電圧出力は、Ｔ
ＩＳ回路の入力に接続される。加えて、好適には、回路
素子を対にして整合させることによって、ＴＡＳ回路の
寄生の出力容量をＴＩＳ回路の入力インピーダンスで相
殺して、発振周波数における利得を増加させる。好適に
は、ＴＩＳ回路は、調節可能な電流源を含み、電流源を
調節して発振周波数を変化させることが可能である。Ｔ
ＡＳ回路もまた、調節可能な素子を備えることが可能で
ある。接続されたＴＡＳ／ＴＩＳ回路は、２つ以上の極
を持ち、それによって十分な位相シフトを生じて発振を
促すように構成される。
圧制御リング発振器は、トランスインピーダンス電流−
電圧（ＴＩＳ）回路に接続されているトランスアドミッ
タンス（ＴＡＳ）電圧−電流回路を含む。一対の伝送線
によりＴＡＳ回路をＴＩＳ回路に接続してもよく、要求
される（公称の）発振周波数に応じて伝送線の長さを選
択することが可能である。ＴＩＳ回路の電圧出力は、Ｔ
ＩＳ回路の入力に接続される。加えて、好適には、回路
素子を対にして整合させることによって、ＴＡＳ回路の
寄生の出力容量をＴＩＳ回路の入力インピーダンスで相
殺して、発振周波数における利得を増加させる。好適に
は、ＴＩＳ回路は、調節可能な電流源を含み、電流源を
調節して発振周波数を変化させることが可能である。Ｔ
ＡＳ回路もまた、調節可能な素子を備えることが可能で
ある。接続されたＴＡＳ／ＴＩＳ回路は、２つ以上の極
を持ち、それによって十分な位相シフトを生じて発振を
促すように構成される。
【０００７】ある特定の実施形態においては、制限増幅
器は、ＴＩＳ回路に使用される。在来型の制限するため
の増幅器は、比較的広帯域の応答特性を有し、その利得
が特定の周波数でピークをもたないように構成される
が、在来型の制限増幅器とは異なり、利得が、要求され
る発振周波数でピークを持つ狭帯域の応答特性を有する
ように、制限増幅器の素子を選択することが可能であ
る。
器は、ＴＩＳ回路に使用される。在来型の制限するため
の増幅器は、比較的広帯域の応答特性を有し、その利得
が特定の周波数でピークをもたないように構成される
が、在来型の制限増幅器とは異なり、利得が、要求され
る発振周波数でピークを持つ狭帯域の応答特性を有する
ように、制限増幅器の素子を選択することが可能であ
る。
【０００８】好都合なことに、本発明によるＴＡＳ／Ｔ
ＩＳリング発振回路は、在来型のマルチステージリング
発振器の設計により実現することが可能なものよりもよ
り高い発振周波数とより高い電力とを供給する。加え
て、寸法の相対的な小型化と電圧制御リング発振器の設
計上の簡素化とを犠牲にせずに、発振周波数及び電力の
増加を達成することが可能である。回路は、受動インダ
クタンス又は可変容量ダイオードを使用せずに高い発振
周波数を実現することが可能であり、従って、高周波Ｌ
Ｃ発振器により利用可能な調節可能な範囲よりもより広
い調節可能な範囲を有する。
ＩＳリング発振回路は、在来型のマルチステージリング
発振器の設計により実現することが可能なものよりもよ
り高い発振周波数とより高い電力とを供給する。加え
て、寸法の相対的な小型化と電圧制御リング発振器の設
計上の簡素化とを犠牲にせずに、発振周波数及び電力の
増加を達成することが可能である。回路は、受動インダ
クタンス又は可変容量ダイオードを使用せずに高い発振
周波数を実現することが可能であり、従って、高周波Ｌ
Ｃ発振器により利用可能な調節可能な範囲よりもより広
い調節可能な範囲を有する。
【０００９】
【実施の形態】本発明の上記の及びその他の特徴は、本
発明の例示的な実施例に関する以下の詳細な記載と図面
とにより容易に明らかとなるであろう。
発明の例示的な実施例に関する以下の詳細な記載と図面
とにより容易に明らかとなるであろう。
【００１０】図２は、本発明によるリング発振器２０の
ブロック線図である。発振器２０は、トランスインピー
ダンス（“ＴＩＳ”）回路２４の入力２５に接続されて
いる出力２３を備えるトランスアドミッタンス（“ＴＡ
Ｓ”）電圧‐電流回路２２を含む。ＴＩＳ回路２４は、
反転電流−電圧増幅器２６と帰還インピーダンス２8と
を含む。ＴＩＳ回路２４の出力３０は、ＴＡＳ回路の入
力３２に接続されている。回路２０内に存在する寄生の
容量Ｃpも図２に示されている。好適な実施例において
は、ＴＡＳ回路２２とＴＩＳ回路２４とを対にして整合
させ、それによってＴＡＳ回路２２の出力容量をＴＩＳ
回路２４の入力インピーダンスで相殺する。この構成
は、２つの回路間の接続におけるエネルギー損失の値を
減少させ、それによってループ利得を増加させ、従って
回路の動作を改善する。回路を対にして整合させる様々
な方法は、当業者にとって周知であり、従って、ここで
は詳細に検討する必要はない。
ブロック線図である。発振器２０は、トランスインピー
ダンス（“ＴＩＳ”）回路２４の入力２５に接続されて
いる出力２３を備えるトランスアドミッタンス（“ＴＡ
Ｓ”）電圧‐電流回路２２を含む。ＴＩＳ回路２４は、
反転電流−電圧増幅器２６と帰還インピーダンス２8と
を含む。ＴＩＳ回路２４の出力３０は、ＴＡＳ回路の入
力３２に接続されている。回路２０内に存在する寄生の
容量Ｃpも図２に示されている。好適な実施例において
は、ＴＡＳ回路２２とＴＩＳ回路２４とを対にして整合
させ、それによってＴＡＳ回路２２の出力容量をＴＩＳ
回路２４の入力インピーダンスで相殺する。この構成
は、２つの回路間の接続におけるエネルギー損失の値を
減少させ、それによってループ利得を増加させ、従って
回路の動作を改善する。回路を対にして整合させる様々
な方法は、当業者にとって周知であり、従って、ここで
は詳細に検討する必要はない。
【００１１】本発明の好適な実施例においては、ＴＩＳ
回路２４は、修正された制限増幅器の設計を含んでい
る。在来型の制限増幅器の動的な応答特性は、発振を生
じさせる利得のピークを減少させ又は除去するように意
図的に構成されているので、それらの増幅器は、一般的
に、リング発振器を構成する際の用途に適しているとは
考えられていない。特に、在来型の制限増幅器において
は、広い周波数帯域で比較的一定の値を維持すると共
に、特定の周波数でスパイクしない利得を増幅器が有す
るように、素子の値を選択する。対照的に、本発明によ
れば、本発明に使用される修正された制限増幅器の利得
が、重要度の高い周波数、例えば、４０ＧＨｚでピーク
を持つように、増幅器の特定の素子の値を選択する。好
適には、素子の値を選択することにより、要求される発
振周波数での狭帯域の応答特性を得ることが可能であ
る。
回路２４は、修正された制限増幅器の設計を含んでい
る。在来型の制限増幅器の動的な応答特性は、発振を生
じさせる利得のピークを減少させ又は除去するように意
図的に構成されているので、それらの増幅器は、一般的
に、リング発振器を構成する際の用途に適しているとは
考えられていない。特に、在来型の制限増幅器において
は、広い周波数帯域で比較的一定の値を維持すると共
に、特定の周波数でスパイクしない利得を増幅器が有す
るように、素子の値を選択する。対照的に、本発明によ
れば、本発明に使用される修正された制限増幅器の利得
が、重要度の高い周波数、例えば、４０ＧＨｚでピーク
を持つように、増幅器の特定の素子の値を選択する。好
適には、素子の値を選択することにより、要求される発
振周波数での狭帯域の応答特性を得ることが可能であ
る。
【００１２】好都合なことに、本発明によるＴＡＳ／Ｔ
ＩＳリング発振回路は、在来型のマルチステージリング
発振器の設計により実現可能なものよりもより高い発振
周波数とより大きな出力電力とを有する。加えて、特に
ＴＡＳ回路２２とＴＩＳ回路２４とを対にして整合させ
る場合には、本発明の発振回路２０のループ遅延は、同
等の素子を使用する在来型のリング発振器の遅延よりも
小さくなり、従って、発振周波数を増加させる。
ＩＳリング発振回路は、在来型のマルチステージリング
発振器の設計により実現可能なものよりもより高い発振
周波数とより大きな出力電力とを有する。加えて、特に
ＴＡＳ回路２２とＴＩＳ回路２４とを対にして整合させ
る場合には、本発明の発振回路２０のループ遅延は、同
等の素子を使用する在来型のリング発振器の遅延よりも
小さくなり、従って、発振周波数を増加させる。
【００１３】好適には、ＴＡＳ回路２２とＴＩＳ回路２
４とのうちの少なくとも１つが、発振周波数を変化させ
るように調節することが可能である調節可能な回路素子
を含む。好適には、発振器の動作範囲内で周波数と共に
減少する利得を有する出力緩衝増幅器 (示されていな
い) を発振器２０に接続してもよい。上記の減少する利
得を有する緩衝増幅器は、発振器２０の出力電力が発振
周波数と共に増加する特性を補償し、回路の利用可能な
調節範囲にわたって比較的一定の出力電力をもたらす。
４とのうちの少なくとも１つが、発振周波数を変化させ
るように調節することが可能である調節可能な回路素子
を含む。好適には、発振器の動作範囲内で周波数と共に
減少する利得を有する出力緩衝増幅器 (示されていな
い) を発振器２０に接続してもよい。上記の減少する利
得を有する緩衝増幅器は、発振器２０の出力電力が発振
周波数と共に増加する特性を補償し、回路の利用可能な
調節範囲にわたって比較的一定の出力電力をもたらす。
【００１４】図３は、図２に示されているリング発振器
２０の好適な実施形態の概略図である。ＴＡＳ回路２２
は、共通の電流源Ｉｃｏｎｔ２に接続されているエミッ
タを有する一対のトランジスタＱ１とＱ２とを含む。ト
ランジスタＱ１とＱ２のベースは、ＴＡＳ回路２２の非
反転入力３２ａと反転入力３２ｂとして使用される。図
示されているように、ＴＡＳ回路２２の非反転出力２３
ａと反転出力２３ｂは、ＴＩＳ回路２４の非反転入力２
５ａと反転入力２５ｂに接続されている。電流源Ｉｃｏ
ｎｔ２は、好適には、在来型の電流ミラーであり、制御
信号に依存する電流の大きさを安定させる。ＴＡＳ回路
２２の出力２３ｂ，２３ｂとＴＩＳ回路２４の入力２５
ａ，２５ｂとの間に伝送線Ｔ１とＴ２とを挿入すること
が可能である。伝送線Ｔ１とＴ２の長さを適切に選択す
ることにより、回路２０の公称の発振周波数の範囲を調
節することが可能である。
２０の好適な実施形態の概略図である。ＴＡＳ回路２２
は、共通の電流源Ｉｃｏｎｔ２に接続されているエミッ
タを有する一対のトランジスタＱ１とＱ２とを含む。ト
ランジスタＱ１とＱ２のベースは、ＴＡＳ回路２２の非
反転入力３２ａと反転入力３２ｂとして使用される。図
示されているように、ＴＡＳ回路２２の非反転出力２３
ａと反転出力２３ｂは、ＴＩＳ回路２４の非反転入力２
５ａと反転入力２５ｂに接続されている。電流源Ｉｃｏ
ｎｔ２は、好適には、在来型の電流ミラーであり、制御
信号に依存する電流の大きさを安定させる。ＴＡＳ回路
２２の出力２３ｂ，２３ｂとＴＩＳ回路２４の入力２５
ａ，２５ｂとの間に伝送線Ｔ１とＴ２とを挿入すること
が可能である。伝送線Ｔ１とＴ２の長さを適切に選択す
ることにより、回路２０の公称の発振周波数の範囲を調
節することが可能である。
【００１５】ＴＩＳの制限増幅器回路２４は、上記で検
討されたように、トランジスタＱ４及びＱ３をそれぞれ
駆動させる入力２５ａ及び２５ｂと、エミッタフォロワ
の構成に配列されているトランジスタＱ６とＱ８とによ
り提供される非反転出力３０ａと、トランジスタＱ５と
Ｑ７とにより提供される反転出力３０ｂとを備える差動
電流増幅器の形態を取る。トランジスタＱ８及びＱ７の
エミッタは、電流源Ｉ a及びＩbにそれぞれ接続され、こ
れらの電流源は、適切な大きさの抵抗器であってもよ
い。トランジスタＱ３及びＱ４のエミッタは、接続さ
れ、さらに電流源Ｉｃｏｎｔ１に接続される。電流源Ｉ
ｃｏｎｔ１は、好適には、在来型の電流ミラーであり、
制御信号に依存すると共に、電流Ｉa及びＩbよりも大き
い電流の大きさを安定させる。出力３０ａ，３０ｂは、
ＴＡＳ回路２２の入力３２ｂ，３２ａに交差接続され
る。
討されたように、トランジスタＱ４及びＱ３をそれぞれ
駆動させる入力２５ａ及び２５ｂと、エミッタフォロワ
の構成に配列されているトランジスタＱ６とＱ８とによ
り提供される非反転出力３０ａと、トランジスタＱ５と
Ｑ７とにより提供される反転出力３０ｂとを備える差動
電流増幅器の形態を取る。トランジスタＱ８及びＱ７の
エミッタは、電流源Ｉ a及びＩbにそれぞれ接続され、こ
れらの電流源は、適切な大きさの抵抗器であってもよ
い。トランジスタＱ３及びＱ４のエミッタは、接続さ
れ、さらに電流源Ｉｃｏｎｔ１に接続される。電流源Ｉ
ｃｏｎｔ１は、好適には、在来型の電流ミラーであり、
制御信号に依存すると共に、電流Ｉa及びＩbよりも大き
い電流の大きさを安定させる。出力３０ａ，３０ｂは、
ＴＡＳ回路２２の入力３２ｂ，３２ａに交差接続され
る。
【００１６】ＴＩＳのステージの周波数応答は、Ｑ３，
Ｑ４及びＲLによって構成される差動増幅器の全体に渡
る利得と、増幅器の帯域幅と、帰還抵抗ＲFとに依存す
る。増幅器の利得は、ＲLと電流Ｉｃｏｎｔ１の振幅と
を選ぶことにより決定される。増幅器の帯域幅は、トラ
ンジスタＱ３乃至Ｑ８の寸法とＲLの大きさとに依存す
る。素子の値の大きさは、重要度の高い周波数で利得の
ピークを持つように選択される。ＲFに対するＲLの比を
増加させるにつれて、ピーク値は、高くなる。利得Ａを
増加させるにつれて、ピーク値は、増加する。一般的
に、精密な伝達関数とピークの周波数は、上記のパラメ
ータ全ての間の相互作用と、特定のトランジスタの構成
と、未解決の技術的課題とに依存する。適切な設計パラ
メータを選択して、期待するピーク値の効果を得るため
に、様々な技術が利用可能であり、これらの技術は、当
業者にとって周知となるであろう。高い動作速度を得る
ためには、所定の技術の応用と同程度に小さくトランジ
スタを製造する必要がある。回路のある特定の実施形態
においては、Ｉｃｏｎｔ１は、概ね８mAの電流を供給
し、Ｉｃｏｎｔ２は、概ね４mAの電流を供給し、Ｉaと
Ｉbは、共に、概ね３mAであり、抵抗器は、全て、概ね
１００Ωである。ＴＩＳ増幅器の直流電流Ｉｃｏｎｔ１
を変化させることにより、発振周波数についての電圧制
御を実現することが可能である。また、ＴＡＳ回路の電
流Ｉｃｏｎｔ２を付加的な制御手段として使用して、発
振周波数を調節することも可能である。
Ｑ４及びＲLによって構成される差動増幅器の全体に渡
る利得と、増幅器の帯域幅と、帰還抵抗ＲFとに依存す
る。増幅器の利得は、ＲLと電流Ｉｃｏｎｔ１の振幅と
を選ぶことにより決定される。増幅器の帯域幅は、トラ
ンジスタＱ３乃至Ｑ８の寸法とＲLの大きさとに依存す
る。素子の値の大きさは、重要度の高い周波数で利得の
ピークを持つように選択される。ＲFに対するＲLの比を
増加させるにつれて、ピーク値は、高くなる。利得Ａを
増加させるにつれて、ピーク値は、増加する。一般的
に、精密な伝達関数とピークの周波数は、上記のパラメ
ータ全ての間の相互作用と、特定のトランジスタの構成
と、未解決の技術的課題とに依存する。適切な設計パラ
メータを選択して、期待するピーク値の効果を得るため
に、様々な技術が利用可能であり、これらの技術は、当
業者にとって周知となるであろう。高い動作速度を得る
ためには、所定の技術の応用と同程度に小さくトランジ
スタを製造する必要がある。回路のある特定の実施形態
においては、Ｉｃｏｎｔ１は、概ね８mAの電流を供給
し、Ｉｃｏｎｔ２は、概ね４mAの電流を供給し、Ｉaと
Ｉbは、共に、概ね３mAであり、抵抗器は、全て、概ね
１００Ωである。ＴＩＳ増幅器の直流電流Ｉｃｏｎｔ１
を変化させることにより、発振周波数についての電圧制
御を実現することが可能である。また、ＴＡＳ回路の電
流Ｉｃｏｎｔ２を付加的な制御手段として使用して、発
振周波数を調節することも可能である。
【００１７】本発明は、専ら、好適な実施例と関連して
示され、説明されてきたが、当業者であれば、本発明の
意図及び範囲から逸脱することなく形態及び細部の種々
の改変を行うことが可能であるということを認識するで
あろう。
示され、説明されてきたが、当業者であれば、本発明の
意図及び範囲から逸脱することなく形態及び細部の種々
の改変を行うことが可能であるということを認識するで
あろう。
【図１】在来型のリング発振回路を表す図である。
【図２】本発明によるリング発振回路を表す図である。
【図３】図２のリング発振器の実施形態の１つを表す図
である。
である。
Claims (6)
- 【請求項１】 単一ステージの電圧制御リング発振器で
あって、 入力として電圧を受信して、該入力電圧に比例する大き
さを持つ出力電流を発生するトランスアドミッタンス回
路と、 入力として該トランスアドミッタンス回路の該出力電流
を受信して、該入力電流に比例する大きさを持つ出力電
圧を発生するトランスインピーダンス回路とを含み、該
トランスインピーダンス回路の出力は、該トランスアド
ミッタンス回路の入力に接続されている発振器。 - 【請求項２】 請求項１に記載の発振器において、該ト
ランスインピーダンス回路が、制限増幅器を含む発振
器。 - 【請求項３】 請求項２に記載の発振器において、該制
限増幅器は、あらかじめ定められた発振周波数でピーク
の利得を持つように構成される発振器。 - 【請求項４】 請求項２に記載の発振器において、該制
限増幅器が、電圧によって制御される電流源を含み、該
電流源によって生じる電流の大きさを変化させることに
より発振周波数を調節することが可能である発振器。 - 【請求項５】 請求項２に記載の発振器において、該ト
ランスアドミッタンス回路の出力とトランスコンダクタ
ンス回路の入力との間に接続されると共に、ある長さを
有する伝送線をさらに含み、該伝送線の長さにより発振
周波数を決定する発振器。 - 【請求項６】 請求項１に記載の発振器において、要求
される動作周波数において該トランスアドミッタンス回
路と該トランスインピーダンス回路とを対にして整合さ
せる発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/415,602 US6297706B1 (en) | 1999-10-08 | 1999-10-08 | Single stage voltage controlled ring oscillator |
| US09/415602 | 1999-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156599A true JP2001156599A (ja) | 2001-06-08 |
| JP3756393B2 JP3756393B2 (ja) | 2006-03-15 |
Family
ID=23646381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000306951A Expired - Fee Related JP3756393B2 (ja) | 1999-10-08 | 2000-10-06 | 単一ステージの電圧制御リング発信回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6297706B1 (ja) |
| EP (1) | EP1091488A1 (ja) |
| JP (1) | JP3756393B2 (ja) |
| KR (1) | KR100636472B1 (ja) |
| TW (1) | TW483253B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008375A (ja) * | 2001-06-21 | 2003-01-10 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
| KR100530738B1 (ko) * | 2001-08-11 | 2005-11-28 | 한국전자통신연구원 | 트랜스어드미턴스 증폭기 |
| JP2012239168A (ja) * | 2011-05-10 | 2012-12-06 | Freescale Semiconductor Inc | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784500B2 (en) * | 2001-08-31 | 2004-08-31 | Analog Devices, Inc. | High voltage integrated circuit amplifier |
| US7701301B2 (en) * | 2006-09-13 | 2010-04-20 | Conexant Systems, Inc. | Systems for implementing a temperature and process compensated two-stage ring oscillator |
| US10224905B1 (en) * | 2018-04-27 | 2019-03-05 | Realtek Semiconductor Corp. | Method and apparatus for high speed clock transmission |
| US10742224B2 (en) | 2018-11-15 | 2020-08-11 | Nvidia Corp. | Voltage-follower based cross-coupling oscillators with embedded phase-interpolation function |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519703B2 (ja) * | 1987-02-04 | 1996-07-31 | 株式会社東芝 | 発振回路 |
| JP3528203B2 (ja) * | 1993-06-30 | 2004-05-17 | ソニー株式会社 | リング発振器および電圧制御発振器 |
| US5428318A (en) * | 1994-02-15 | 1995-06-27 | At&T Corp. | Voltage controlled ring oscillator producing a sum output |
| JPH088644A (ja) * | 1994-06-23 | 1996-01-12 | Nippon Motorola Ltd | 電圧制御発振回路およびテレビ用自動周波数調整回路 |
| US5917383A (en) * | 1997-11-26 | 1999-06-29 | Sirf Technology, Inc. | Compact voltage controlled ring oscillator with quadrature outputs |
-
1999
- 1999-10-08 US US09/415,602 patent/US6297706B1/en not_active Expired - Fee Related
-
2000
- 2000-10-03 EP EP00308690A patent/EP1091488A1/en not_active Withdrawn
- 2000-10-06 JP JP2000306951A patent/JP3756393B2/ja not_active Expired - Fee Related
- 2000-10-07 KR KR1020000059004A patent/KR100636472B1/ko not_active IP Right Cessation
- 2000-10-31 TW TW089121001A patent/TW483253B/zh not_active IP Right Cessation
- 2000-12-22 US US09/746,989 patent/US20020135410A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008375A (ja) * | 2001-06-21 | 2003-01-10 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
| KR100530738B1 (ko) * | 2001-08-11 | 2005-11-28 | 한국전자통신연구원 | 트랜스어드미턴스 증폭기 |
| JP2012239168A (ja) * | 2011-05-10 | 2012-12-06 | Freescale Semiconductor Inc | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW483253B (en) | 2002-04-11 |
| EP1091488A1 (en) | 2001-04-11 |
| KR20010040023A (ko) | 2001-05-15 |
| US6297706B1 (en) | 2001-10-02 |
| JP3756393B2 (ja) | 2006-03-15 |
| US20020135410A1 (en) | 2002-09-26 |
| KR100636472B1 (ko) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917383A (en) | Compact voltage controlled ring oscillator with quadrature outputs | |
| US7375596B2 (en) | Quadrature voltage controlled oscillator | |
| KR19990025790A (ko) | 다중궤환 루프 링발진기 및 그 지연셀 | |
| JP2925158B2 (ja) | 変調器および送信器 | |
| US7902930B2 (en) | Colpitts quadrature voltage controlled oscillator | |
| US6690242B2 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
| JPH0879068A (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| JP2000236218A (ja) | 発振器および電圧制御型発振器 | |
| JP3756393B2 (ja) | 単一ステージの電圧制御リング発信回路 | |
| WO2018010180A1 (zh) | 一种振荡器 | |
| JPH1093398A (ja) | 高速リング発振器 | |
| US20050179502A1 (en) | Differential oscillator circuit | |
| JP2005136961A (ja) | 水晶発振回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| JP4620982B2 (ja) | 発振回路 | |
| US6816024B2 (en) | Oscillator circuit with switchable compensated amplifiers | |
| US6208212B1 (en) | Delay cell with controlled output amplitude | |
| NO309590B1 (no) | Spenningsstyrt overflateakustisk bölgeoscillator | |
| JP4524179B2 (ja) | ピアース型発振回路 | |
| US6512420B1 (en) | Variable frequency oscillator utilizing selectively combined dual delay paths | |
| KR100844457B1 (ko) | 직교신호 발생 콜피츠 전압 제어 발진기 | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JP2600479B2 (ja) | 電圧制御発振器 | |
| JPH0542846B2 (ja) | ||
| JP3142857B2 (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |