JP7173745B2

JP7173745B2 - 半導体システム

Info

Publication number: JP7173745B2
Application number: JP2018068472A
Authority: JP
Inventors: 鉄男大森
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2018-03-30
Filing date: 2018-03-30
Publication date: 2022-11-16
Anticipated expiration: 2038-03-30
Also published as: JP2019180028A; CN110324006B; US10958215B2; CN110324006A; US20190305727A1

Description

本発明は、半導体装置、及び半導体システムに関するものである。

一般に、半導体装置として、水晶振動子を用いた発振回路（水晶発振回路）が知られている。近年の低消費電流化に伴い水晶発振回路も低消費電流化が望まれている。低消費電流化の指針としては水晶振動子とのマッチングから負荷容量ＣＬに見合った電流までは消費電流の低減が可能である。一般に、水晶発振回路において、消費電流と発振開始までに要する時間とはトレードオフの関係にあり、消費電流を低減すると、発振開始までに要する時間は遅くなる。

一般的に、消費電流を低減させるための回路方式として、水晶振動子の発振開始時のみ消費電流を増加させて発振が安定した後に消費電流を削減させる方式が知られている。しかしながら、この方式では、発振開始時に水晶振動子の負荷容量ＣＬに対してあまりにも大きい電流に増加させた場合、発振停止もしくは異常発振を起こす場合がある。すなわち、発振開始時の電流についても水晶振動子の負荷容量ＣＬに見合った電流までしか増加させることができないため、発振開始までに要する時間を所望される時間以下とすることが困難な場合がある。

また、消費電流を低減する方法として、近年登場した負荷容量ＣＬが極小の水晶振動子を用いて、超低消費電流化を図る方法もある。しかしながらこの方法では、超低消費電流化により、上述したようにトレードオフの関係から、発振開始時間がますます遅くなる。すなわち、消費電流を増加させないと発振開始時間を早くすることは困難である。

そこで、発振開始時間の短縮化と、低消費電流化とを両立するための技術として、例えば、特許文献１に記載の技術がある。特許文献１には、複数のインバータ素子を備え、水晶振動子が発振を開始した直後から発振が安定化するまでの一定期間は、複数のインバータ素子を駆動させ、一定期間の経過後は、一つのインバータ素子のみを駆動させる技術が記載されている。

特開２００８－１４７８１５号公報

特許文献１に記載の技術では、水晶振動子の発振開始直後に消費電流を増加させて駆動能力を上げているため、発振の停止や異常発振が生じる原因となる場合がある。また、特許文献１に記載の技術では、複数のインバータ素子の各々の駆動を制御するための制御回路（制御部）が必要となり、全体での消費電流が却って増加してしまう場合がある。さらに、特許文献１に記載の技術では、半導体装置全体の回路規模が大型化する。

本開示は、簡易な構成で水晶振動子の発振開始時間を短縮化すると共に、消費電力を低減することができる、半導体装置及び半導体システムを提供することを目的とする。

上記目的を達成するために、本開示の半導体装置は、水晶振動子と、前記水晶振動子の一端と他端との間に接続された抵抗素子と、前記抵抗素子の一端に入力が接続され、他端に出力が接続された、電流調整型のインバータ素子と、前記インバータ素子の入力に一端が接続され、他端が接地された第１容量素子と、一端が接地された第２容量素子と、前記第１容量素子の一端と、前記第２容量素子の他端と、の接続状態を切り替える第１スイッチング素子と、前記インバータ素子の出力に一端が接続され、他端が接地された第３容量素子と、一端が接地された第４容量素子と、前記第３容量素子の一端と、前記第４容量素子の他端と、の接続状態を切り替える第２スイッチング素子と、を備える。

また、上記目的を達成するために、本開示の半導体システムは、本開示の半導体装置と、前記半導体装置の第１スイッチング素子及び第２スイッチング素子の動作を制御する制御信号を出力する制御部と、を備える。

本開示によれば、簡易な構成で水晶振動子の発振開始時間を短縮化すると共に、消費電力を低減することができるという効果を奏する。

実施形態の半導体システムの一例の構成を表す構成図である。実施形態の半導体装置の一例の構成を表す回路図である。実施形態の半導体装置における、負性抵抗特性の一例を表すグラフであり。実施形態の半導体装置における、発振開始特性の一例を表すグラフである。半導体システムの制御部における動作流れの一例を表すフローチャートである。一般的な水晶発振回路の一例の回路図である。図６に示した水晶発振回路の透過回路図である。図７に示した水晶発振回路のさらなる透過回路図である。一般的な水晶発振回路の他の例の回路図である。図９に示した水晶発振回路における、負性抵抗特性の一例を表すグラフであり。図９に示した水晶発振回路における、発振開始特性の一例を表すグラフである。一般的な水晶発振回路の他の例の回路図である。図１２に示した水晶発振回路における、負性抵抗特性の一例を表すグラフであり。図１２に示した水晶発振回路における、発振開始特性の一例を表すグラフである。

まず、本実施形態の半導体装置の説明の前に、一般的な水晶発振回路の動作原理について説明する。

一般的な水晶発振回路の一例として、図６には、水晶発振回路１００の回路図を示す。図６に示した水晶発振回路１００は、水晶振動子１２０と、帰還抵抗素子１２２と、インバータ素子１２４と、発振容量素子１２６、１３２と、を備える。

また、図７には、図６に示した水晶発振回路１００の等価回路図を示す。図７に示した等価回路では、水晶振動子１２０はインダクタンス２００及び実効抵抗２０２に置き換えられる。また、インバータ素子１２４、帰還抵抗素子１２２、発振容量素子１２６、１３２で構成される回路側は、帰還抵抗素子１２２及び発振容量素子１２６、１３２に置き換えられる。

ここで、帰還抵抗素子１２２の抵抗値Ｒｆが十分に大きい場合において回路側は、図８に示した等価回路と同等となり、負荷容量２０４と、負性抵抗２０６とで表現することができる。

図８に示した等価回路における負荷容量２０４の負荷容量ＣＬは下記（１）式で表される。また、負性抵抗２０６の抵抗値－ＲＬは、下記（２）式で表される。但し、発振容量素子１２６の容量をＣｇ、発振容量素子１３２の容量をＣｄ、インバータ素子１２４のコンダクタンスをｇｍと表し、インバータ素子１２４における電流の変化量をΔＩｏｕｔ、入力電圧の変化量をΔＶｉｎで表すものとする。
ＣＬ＝Ｃｇ×Ｃｄ／（Ｃｇ＋Ｃｄ）・・・（１）
－ＲＬ＝－ｇｍ／（２πｆ）２×Ｃｇ×Ｃｄ・・・（３）
ｇｍ＝ΔＩｏｕｔ／ΔＶｉｎ・・・（３）

上記（１）～（３）式で表される水晶発振回路の発振条件は下記（４）式で表される。但し、水晶振動子１２０の実行抵抗２０２をＲｅで表すものとする。
－ＲＬ≧Ｒｅ・・・（４）

上記（４）式の条件が成立した場合に帰還抵抗素子１２２によって水晶振動子１２０の実効抵抗２０２は打ち消され、水晶発振回路１００のインピーダンス損失がなくなり、インダクタンス２００及び負荷容量２０４で構成されるＬＣ発振回路となり発振することが可能となる。

次に、一般的な水晶発振回路の他の例として、図９には、水晶発振回路１１０の回路図を示す。図９に示した水晶発振回路１１０は、インバータ素子１２４を駆動させる、一定量の駆動電流を発生する電流源１２３を備える点で、図６に示した水晶発振回路１００と異なっている。

低消費電流を実現するには水晶発振回路に含まれるインバータ素子のサイズ調整や、駆動電源電圧を下げる等の手法が用いられるが「数μＡ」もしくは「数ｎＡ」程度まで消費電流を低減することは困難である。そこで、図９に一例を示した水晶発振回路１１０では、電流源１２３によって供給される一定の駆動電流ＩＢにより、インバータ素子１２４を駆動することにより「数μＡ」もしくは「数ｎＡ」程度まで、消費電流の低減を実現させることができる。

しかしながら低消費電流化に伴い、発振開始までに要する時間が遅くなる。図１０には、水晶発振回路１１０における、負性抵抗特性の一例を表すグラフを示す。また、図１１には、水晶発振回路１１０における、発振開始特性の一例を表すグラフを示す。図１０に示される負性抵抗特性から、水晶発振回路１１０における負性抵抗は少ないことが明確である。また、図１１に示される発振開始特性から、水晶発振回路１１０における発振開始時間が遅い（発振開始までに時間を要する）ことが明確である。

次に、低消費電流化を図った水晶発振回路の他の例として、図１２には、水晶発振回路１１１の回路図を示す。図１２に示した水晶発振回路１１１は、電流量が可変の駆動電流ＩＢｎを供給する電流源１２５を備える点で、図９に示した水晶発振回路１１０と異なっている。すなわち、図１２に示した水晶発振回路１１１は、電流調整型のインバータ素子１２４を備えている。

図１２に示した水晶発振回路１１１では、発振開始時に電流源１２５が供給する駆動電流ＩＢｎの電流量を増加させて発振起動を早くさせ、発振の安定後に、駆動電流ＩＢｎの電流量を減少させる。このように動作させることにより、水晶発振回路１１１では、発振開始時間を改善させ、かつ低消費電流化を実現させている。

図１２に示した水晶発振回路１１１で更なる低消費電流化を実現させるためには、上記（２）式より、発振容量素子１２６の発振容量Ｃｇ、及び発振容量素子１３２の発振容量Ｃｄが小さい、すなわち、負荷容量ＣＬの小さい定数の水晶振動子を用いれば、インバータ素子１２４のコンダクタンスｇｍを減少、つまり消費電流を減少させた場合でも、負性抵抗－ＲＬを、上記（４）式の発振条件を満たすようにすることができる。しかしながら上述したように、低消費電流化に伴い、発振開始時間が遅くなる。

上述したように、水晶発振回路１１１において、負荷容量ＣＬが小さい定数の水晶振動子１２０を用いることにより発振開始時間を改善させることは可能である。インバータ素子１２４の駆動電流ＩＢｎを増加させて発振起動を早めることができるが、上記（３）式に示すように、インバータ素子１２４の電流増加によってインバータ素子１２４のコンダクタンスｇｍが増加する。これにより、上記（３）式により、負性抵抗－ＲＬの値が低下し、周波数帯域も水晶振動子１２０の発振周波数より高域に移動してしまう場合がある。

図１３には、水晶発振回路１１１における、負性抵抗特性の一例を表すグラフを示す。また、図１４には、水晶発振回路１１１における、発振開始特性の一例を表すグラフを示す。図１３に示される負性抵抗特性から、水晶発振回路１１１では、負性抵抗が無くなり（正の抵抗となり）、水晶振動子１２０の発振周波数より高域側に移動していることが明確である。また、図１４に示される発振開始特性から、水晶発振回路１１１では、発振が停止していることが明確である。

すなわち、単にインバータ素子１２４の駆動電流量を調整した場合、負荷容量ＣＬの小さい定数の水晶振動子１２０を用いても、一定以上の電流調整は不可能であることがわかる。

上記水晶発振回路１００、１１０、１１１に対して、本実施形態の水晶発振回路である半導体装置では、水晶振動子の発振開始時間を短縮化すると共に、消費電力を低減することができる。以下、図面を参照して本実施形態について詳細に説明する。

図１には、本実施形態の水晶発振回路である半導体装置１０を備えた半導体システム１の一例を表す構成図を示す。また、図２には、本実施形態の半導体装置１０の一例を表す回路図を示す。

図１に示すように、本実施形態の半導体システム１は、水晶振動子回路である半導体装置１０と、半導体装置１０を制御する制御部１２と、を備える。本実施形態の制御部１２は、半導体装置１０に発振を開始させる場合、及び発振状態が安定した場合に、半導体装置１０のインバータ素子２４の駆動電流ＩＢｎ、及びスイッチング素子３０、３６の動作を制御する（詳細後述）。本実施形態の制御部１２としては、例えば、ＭＣＵ（Micro Control Unit）やＣＰＵ（Central Processing Unit）等を用いることができるが、特に限定されるものではない。

図２に示すように、本実施形態の半導体装置１０は、水晶振動子２０、帰還抵抗素子２２、インバータ素子２４、電流源２５、発振容量素子２６、２８、３２、３４、及びスイッチング素子３０、３６を備える。

帰還抵抗素子２２は、水晶振動子２０の一端と他端との間に接続されている。インバータ素子２４は、帰還抵抗素子２２の一端に入力ＸＴが接続され、帰還抵抗素子２２の他端に出力ＸＴＸが接続されている。また、電流源２５は、電流量が可変型の電流源であり、制御部１２の制御に応じた電流量の駆動電流ＩＢｎをインバータ素子２４に供給する。還元すると、本実施形態のインバータ素子２４は、電流調整型のインバータ素子である。

すなわち、本実施形態の半導体装置１０では、水晶振動子２０と、帰還抵抗素子２２と、インバータ素子２４とが並列に接続されている。

発振容量素子２６は、インバータ素子２４の入力ＸＴに一端が接続され、他端が接地（ＧＮＤ電位の供給源に接続）されている。本実施形態の発振容量素子２６が、本開示の第１容量素子の一例である。発振容量素子２８は、一端が接地され（ＧＮＤ電位の供給源に接続）された、発振容量がＣｇｓｔの容量素子である。本実施形態の発振容量素子２８が、本開示の第２容量素子の一例である。

スイッチング素子３０は、発振容量素子２６の一端と、発振容量素子２８の他端と、の接続状態を制御部１２から出力される制御信号Ｓｔに応じて切り替える。本実施形態のスイッチング素子３０が、本開示の第１スイッチング素子の一例である。

発振容量素子３２は、インバータ素子２４の出力ＸＴＸに一端が接続され、他端が接地（ＧＮＤ電位の供給源に接続）されている。本実施形態の発振容量素子３２が、本開示の第３容量素子の一例である。発振容量素子３４は、一端が接地され（ＧＮＤ電位の供給源に接続）された、発振容量がＣｄｓｔの容量素子である。本実施形態の発振容量素子３４が、本開示の第４容量素子の一例である。

スイッチング素子３６は、発振容量素子３２の一端と、発振容量素子３４の他端と、の接続状態を制御部１２から出力される制御信号Ｓｔに応じて切り替える。本実施形態のスイッチング素子３６が、本開示の第２スイッチング素子の一例である。

まず、本実施形態の半導体装置１０において、発振起動時にインバータ素子２４の駆動電流ＩＢｎを増加させても負荷容量ＣＬが小さい定数の水晶振動子２０により、安定して発振させる動作について、説明する。

上述したようにインバータ素子２４の駆動電流ＩＢｎを増加させた場合、インバータ素子２４のコンダクタンスｇｍが大きくなり発振が停止する場合がある。ここで、負荷容量ＣＬが大きい、すなわち発振容量素子２６の発振容量Ｃｇ、及び発振容量素子３２の発振容量Ｃｄが大きければ、上記（４）式より、負性抵抗は低下せず、周波数帯域が水晶振動子２０の発振周波数よりも高域側に移動することなく、発振開始時間を短縮化することができる。

そこで、本実施形態の半導体装置１０では、電流源２５により、インバータ素子２４の駆動電流ＩＢｎの電流量を増加させる。さらに、半導体装置１０では、スイッチング素子３０をオン状態にして、発振容量素子２８とインバータ素子２４の入力ＸＴとを接続させ、また、スイッチング素子３６をオン状態にして、発振容量素子３４とインバータ素子２４の出力ＸＴＸとを接続させる。これにより、インバータ素子２４の入力ＸＴ側の発振容量は、発振容量素子２６の発振容量Ｃｇと、発振容量素子２８の発振容量Ｃｇｓｔとが加算された発振容量Ｃｇ＋Ｃｇｓｔとなる。一方、インバータ素子２４の出力ＸＴＸ側の発振容量は、発振容量素子３２の発振容量Ｃｄと、発振容量素子３４の発振容量Ｃｄｓｔとが加算された発振容量Ｃｄ＋Ｃｄｓｔとなる。すなわち、負荷容量ＣＬが増加する。負荷容量ＣＬを増加させたため、上述した負性抵抗は低下せず、周波数帯域が水晶振動子２０の発振周波数よりも高域側に移動することなく、発振開始時間を短縮化することができる。

図３には、半導体装置１０における、負性抵抗特性の一例を表すグラフを示す。また、図４には、半導体装置１０における、発振開始特性の一例を表すグラフを示す。図３に示される負性抵抗特性から、本実施形態の半導体装置１０では、負性抵抗が維持され、水晶振動子２０の発振周波数よりも高域側に移動しないことが明確である。また、図４に示される発振開始特性から、本実施形態の半導体装置１０では、上述した水晶発振回路１００等に比べて、発振開始に要する時間が短縮されていることが明確である。

このようにして発振が開始し、さらに発振が安定した後に、本実施形態の半導体装置１０では、インバータ素子２４の駆動電流ＩＢｎを減少させ、かつスイッチング素子３０により発振容量素子２８とインバータ素子２４の入力ＸＴとを非接続状態とし、さらにスイッチング素子３６により発振容量素子３４とインバータ素子２４の出力ＸＴＸとを非接続状態にすることで低消費電流化が実現できる。

上記半導体装置１０の動作を行わせるための、本実施形態の半導体システム１の制御部１２の動作について、フローチャートを参照して説明する。制御部１２は、半導体装置１０に発振を開始させるための指示を受け付けると、図５に一例を示したフローチャートの処理を実行する。

ステップＳ１００で制御部１２は、半導体装置１０の電流源２５に、上述したように、駆動電流ＩＢｎの電流量を増加させるよう指示する。当該指示に応じて、電流源２５からインバータ素子２４に供給される駆動電流ＩＢｎの電流量が増加する。

次のステップＳ１０２で制御部１２は、スイッチング素子３０、３６をオン状態にするための制御信号Ｓｔを出力する。当該制御信号Ｓｔに応じて、スイッチング素子３０、３６がオン状態となることにより、上述したように、インバータ素子２４の入力ＸＴ側の発振容量が発振容量Ｃｇ＋Ｃｇｓｔに増加し、出力ＸＴＸ側の発振容量が発振容量Ｃｄ＋Ｃｄｓｔに増加する。

次のステップＳ１０４で制御部１２は、半導体装置１０において、本動作を開始してから、発振が安定するまでに要する所定時間が経過したか否かを判定する。なお、当該所定時間は、予め実験やシミュレーション等により得ておけばよい。所定時間が経過するまでステップＳ１０４の判定が否定判定となり、所定時間が経過した場合、ステップＳ１０４の判定が肯定判定となり、ステップＳ１０６へ移行する。

ステップＳ１０６で制御部１２は、半導体装置１０の電流源２５に、上述したように、駆動電流ＩＢｎの電流量を減少させるよう指示する。当該指示に応じて、電流源２５からインバータ素子２４に供給される駆動電流ＩＢｎの電流量が減少する。

次のステップＳ１０８で制御部１２は、スイッチング素子３０、３６をオフ状態にするための制御信号Ｓｔを出力した後、本動作を終了する。当該制御信号Ｓｔに応じて、スイッチング素子３０、３６がオフ状態となることにより、上述したように、インバータ素子２４の入力ＸＴ側の発振容量が発振容量Ｃｇに減少し、出力ＸＴＸ側の発振容量が発振容量Ｃｄに減少する。

なお、ここでは、制御部１２が、電流源２５から供給される駆動電流ＩＢｎの電流量の調整と、スイッチング素子３０、３６の接続状態の制御とを行う形態について説明したが、当該形態に限定されない。電流量の調整及び接続状態の制御のいずれか一方または両方を、制御部１２以外で行ってもよく、例えば、半導体装置１０内で行ってもよい。また、上述したように、半導体装置１０の発振の開始、及び、発振の安定化に応じて駆動電流ＩＢｎの電流量が変化するため、当該電流量の変化をモニタリングして、当該変化に応じて、スイッチング素子３０、３６の接続状態を切り替えるように制御を行うようにしてもよい。

また、ステップＳ１００の動作及びステップＳ１０２の動作を行うタイミングは、本実施形態に限定されず、例えば、ステップＳ１００の動作とステップＳ１０２の動作とを同じタイミングで行ってもよい。具体的には、制御部１２は、駆動電流ＩＢｎの電流量を増加させつつスイッチング素子３０、３６をオン状態にするための制御信号Ｓｔを出力することもできる。また、ステップＳ１０６の動作及びステップＳ１０８の動作を行うタイミングも、本実施形態に限定されず、例えば、ステップＳ１０６の動作とステップＳ１０８の動作とは、同じタイミングで行ってもよい。具体的には、制御部１２は、駆動電流ＩＢｎの電流量を減少させつつスイッチング素子３０、３６をオフ状態にするための制御信号Ｓｔを出力することもできる。

以上説明したように、本実施形態の半導体装置１０は、水晶振動子２０と、水晶振動子２０の一端と他端との間に接続された帰還抵抗素子２２と、帰還抵抗素子２２の一端に入力ＸＴが接続され、他端に出力ＸＴＸが接続された、電流調整型のインバータ素子２４と、インバータ素子２４の入力ＸＴに一端が接続され、他端が接地された発振容量素子２６と、一端が接地された発振容量素子２８と、発振容量素子２６の一端と、発振容量素子２８の他端との接続状態を切り替えるスイッチング素子３０と、インバータ素子２４の出力ＸＴＸに一端が接続され、他端が接地された発振容量素子３２と、一端が接地された発振容量素子３４と、発振容量素子３２の一端と、発振容量素子３４の他端との接続状態を切り替えるスイッチング素子３６と、を備える。

上記構成を有することにより、本実施形態の半導体装置１０では、発振開始時に負荷容量ＣＬが小さくとも発振が停止することなく、安定して早い発振を実現することができる。また、発振の安定後は、低消費電流化も実現することができる。従って、本実施形態の半導体装置１０によれば、簡易な構成で水晶振動子２０の発振開始時間を短縮化すると共に、消費電力を低減することができる。

また、本実施形態の半導体装置１０によれば、負荷容量ＣＬに依存せず、消費電流の低減と発振開始時間の改善（高速化）とを両立することが可能となる。

なお、本実施形態の半導体装置１０では、半導体装置１０自身がスイッチング素子３０、３６、及び発振容量素子２８、３４を備える形態について説明したが、当該形態に限定されず、スイッチング素子３０、３６、及び発振容量素子２８、３４の一部または全部を、外付けの素子としてもよい。これらの素子を外付けする場合、上記図１２に示したディスクリートな水晶発振回路１１１やモジュールの水晶振動子２０に対しても半導体装置１０と同様の動作を行わせることができる。

なお、上記各実施形態で説明した半導体システム１及び半導体装置１０等の構成及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

１半導体システム
１０半導体装置
１２制御部
２０水晶振動子
２２帰還抵抗素子
２４インバータ素子
２５電流源
２６、２８、３２、３４発振容量素子
３０、３６スイッチング素子
ＩＢｎ駆動電流
Ｓｔ制御信号
ＸＴインバータ素子２４の入力
ＸＴＸインバータ素子２４の出力

Claims

半導体装置と、
制御部と、
を備え、
前記半導体装置は、
水晶振動子と、
前記水晶振動子の一端と他端との間に接続された抵抗素子と、
前記抵抗素子の一端に入力が接続され、前記抵抗素子の他端に出力が接続され、インバータ素子、及び前記インバータ素子に駆動電流を供給する電流源を含む電流調整型インバータ素子と、
前記インバータ素子の入力に一端が接続され、他端が接地された第１容量素子と、
一端が接地された第２容量素子と、
前記第１容量素子の一端と、前記第２容量素子の他端と、の接続状態を切り替える第１スイッチング素子と、
前記インバータ素子の出力に一端が接続され、他端が接地された第３容量素子と、
一端が接地された第４容量素子と、
前記第３容量素子の一端と、前記第４容量素子の他端と、の接続状態を切り替える第２スイッチング素子と、
を備え、
前記制御部は、前記半導体装置の発振の開始の際に、前記電流源から供給される電流量の調整と、前記第１スイッチング素子及び前記第２スイッチング素子の動作の制御を行い、
前記水晶振動子による発振を開始させる際に、
前記電流源が供給する前記駆動電流を増加させ、
前記第１スイッチング素子は、前記第１容量素子の一端と、前記第２容量素子の他端とを接続し、
前記第２スイッチング素子は、前記第３容量素子の一端と、前記第４容量素子の他端とを接続する、
半導体システム。
前記水晶振動子による発振が安定した場合、
前記第１スイッチング素子は、前記第１容量素子の一端と、前記第２容量素子の他端とを非接続とし、
前記第２スイッチング素子は、前記第３容量素子の一端と、前記第４容量素子の他端とを非接続とする、
請求項１に記載の半導体システム。
前記水晶振動子による発振が開始してから所定時間経過した場合、
前記第１スイッチング素子は、前記第１容量素子の一端と、前記第２容量素子の他端とを非接続とし、
前記第２スイッチング素子は、前記第３容量素子の一端と、前記第４容量素子の他端とを非接続とする、
請求項１に記載の半導体システム。
前記インバータ素子の駆動電流の変化に応じて、
前記第１スイッチング素子は、前記第１容量素子の一端と、前記第２容量素子の他端との接続状態を切り替え、
前記第２スイッチング素子は、前記第３容量素子の一端と、前記第４容量素子の他端との接続状態を切り替える、
請求項１に記載の半導体システム。
前記インバータ素子の駆動電流が予め定められた電流量より少なくなった場合、
前記第１スイッチング素子は、前記第１容量素子の一端と、前記第２容量素子の他端とを非接続とし、
前記第２スイッチング素子は、前記第３容量素子の一端と、前記第４容量素子の他端とを非接続とする、
請求項４に記載の半導体システム。
前記第１スイッチング素子及び第２スイッチング素子は、制御信号に応じて動作する、
請求項１から請求項５のいずれか１項に記載の半導体システム。