CN110492847B - 一种快速起振、低相位噪声的射频振荡器集成电路 - Google Patents

Abstract

本发明涉及一种快速起振、低相位噪声的射频振荡器集成电路，其解决了现有集成电路在低压工作状态下的起振时间较长、振荡不容易稳定、相位噪声高等技术问题，所述射频振荡器使用了GM‑boos技术、快速起振技术和开关电容阵列技术，包含开关电容阵列、输出缓冲级、核心振荡三个部分。所述射频振荡器综合采用上述三个技术，实现了7‑9GHz的离散调频、每个频点上高于1GHz的带宽和每个频点处不高于‑114dBc/Hz@1MHz的相位噪声以及不高于30pJ/Pluse的功耗，可以作为7‑9G超宽带(UWB)系统的频率源使用，具有快速起振、高带宽、低相位噪声、低功耗的特点。

Description

一种快速起振、低相位噪声的射频振荡器集成电路

技术领域

本发明涉及一种射频放大电路技术领域，特别是涉及一种快速起振、低相位噪声的射频振荡器集成电路。

背景技术

随着射频集成电路工艺及技术的发展，无线技术朝着大数据容量、高速率方向发展，超宽带(UWB)技术是目前解决短距离高速通信应用问题的最具前景的无线通信技术。它具备保密性好、功耗低、数据率高、抗多径能力强等优势。综合我国UWB应用要求以及FCC标准要求，应当使用7-9GHz的频段作为UWB应用频段，该振荡器以此为基础设计。为了达到超宽带的带宽要求，需要振荡器拥有极短暂的起振时间，同时为保证通信质量，需要振荡器同时具有低相位噪声的特性。

在集成电路中由于在片无源器件低Q值的影响存在起振时间较长、振荡不容易稳定、相位噪声高的问题。

发明内容

本发明为了解决现有集成电路在低压工作状态下的起振时间较长、振荡不容易稳定、相位噪声高等的技术问题，提供一种快速起振、低相位噪声的射频振荡器集成电路结构。

本发明提供一种快速起振、低相位噪声的射频振荡器集成电路，包括：

核心振荡电路模块，核心振荡电路模块用于完成主要的振荡过程；

GM-boost负阻网络，GM-boost负阻网络用于提供负反馈回路，减小相位噪声，改变振荡器的脉冲响应函数；

辅助起振模块，辅助起振模块使振荡回路出现频谱分量丰富的脉冲，加快起振的速度；

开关电容阵列，开关电容阵列使谐振回路中总的电容量增加，谐振频率降低，同时提供交流电补偿；

输出缓冲级模块，输出缓冲级模块用于阻抗变换，减少下级电路对振荡器的负载牵引效应；

核心振荡电路模块与输出缓冲级模块相连，核心振荡电路模块受辅助起振模块、开关电容阵列和GM-boost负阻网络控制，射频振荡器集成电路的最终输出端位于输出缓冲级模块之后。

优选地，核心振荡电路模块包括第一电感和第一电容，第一电感与第一电容并联。

优选地，GM-boost负阻网络由第一MOS管、第二MOS管、第三MOS管、第四MOS管、第二电容、第三电容、第四电容、第五电容组成；其中第一MOS管源端与第二MOS管漏极相连，第一MOS管栅极与第三MOS管漏极相连，第二MOS管栅极与第一MOS管栅极相连也连接到第三MOS管漏极，第五电容与第一MOS管并联，第四电容与第二MOS管并联，第三MOS管源极与第四MOS管漏极相连，第三MOS管与第四MOS管栅极相连并同时连接到第一MOS管的漏极，第二电容与第三MOS管并联，第三电容与第四MOS管并联，第一MOS管漏极与第三MOS管漏极电路中的核心振荡电路模块相连，其中第三MOS管与核心振荡电路模块的左端相连，第一MOS管的漏极与核心振荡电路模块右端相连。

优选地，辅助起振模块由单个MOS管构成，包括电路左侧的第二PMOS管和电路右侧的第一PMOS管，第二PMOS管与第一PMOS管的源极均与电源端相连接，第一PMOS管与第二PMOS管的栅极相连均连到外面的开关信号。

优选地，开关电容阵列包括开关电容阵列内部的第八电容、第七MOS管、第九电容、第三电阻、第四电阻、第十MOS管、第五PMOS管，其中第八电容右端与第七MOS管漏极相连，第七MOS管源极与第九电容左端相连，第七MOS管栅极与第十MOS管栅极第五PMOS管栅极相连并一起接到外部开关信号输入，第十MOS管源极接地，第十MOS管漏极与第五PMOS管漏极相连，第五PMOS管源极接电源，第三电阻上端与第八电容右端相连接，第四电阻上端与第九电容左端和第七MOS管源极相连，第三电阻下端与第四电阻下端相连并连接到第十MOS管漏极和第五PMOS管漏极。

优选地，开关电容阵列共使用4个。

优选地，输出缓冲级模块包括第六电容、第一电阻、第三PMOS管、第八MOS管、第九MOS管、第七电容、第二电阻、第四PMOS管、第十一MOS管、第十二MOS管，其中第六电容左端与核心振荡电路模块右端相连，第六电容右端与第一电阻、第三PMOS管栅极和第八MOS管栅极相连，第三PMOS管源极与电源相连，第三PMOS管漏极与第八MOS管漏极相连，第八MOS管源极与第九MOS管漏极相连，第九MOS管源极与地相连，第九MOS管栅极接外部开关信号；

第七电容、第二电阻、第四PMOS管、第十一MOS管、第十二MOS管连接方式分别与第六电容、第一电阻、第三PMOS管、第八MOS管、第九MOS管对称设置。

本发明还提供一种射频集成电路，其特征在于包括上述任一的快速起振、低相位噪声的射频振荡器集成电路。

本发明的有益效果是：

1、本发明同时使用优化过的开关电容阵列以及GM-boost负阻网络，利用GM-boost负阻网络提高差分对管的负阻大小，抵消由电容阵列和核心振荡电路模块Q值低引入的寄生电阻，提升了电路整体回路的等效Q值，使电路达到低相位噪声的特点。本电路同时使用四个开关电容阵列，达到16个离散可调频率点，覆盖了7-9GHz内的所有频段，满足实际需求。本电路所使用的电容反馈的GM-boost负阻网络，与不使用该结构相比，同等电流消耗下gm更大，可以节省电路功耗。开关电容阵列扩展可调谐带宽范围，使中心频率发生变化可调。

2、本发明在综合上述特点时，还结合使用了左右不对称设计以及辅助起振模块。左右不对称设计是指在交叉耦合振荡器中电路的左半部分与电路的右半部分管子尺寸、无源电路结构尺寸不相等，以此在电路中产生不平衡的噪声加快振荡器起振的速度，并在结合辅助起振模块在开始振荡信号发生时突然断开振荡电路的输出钳位，使振荡回路中产生频谱分量丰富的脉冲冲击电压，加快电路的起振速度，并在结束振荡时钳位振荡电路缩短停止振荡所需要的时间，达到快速起振的效果，使该结构能够在合适的开关信号控制下达到1GHz以上的带宽。

3、本发明GM-boost负阻网络和辅助起振模块能够加快起振速度适用于超宽带应用，使用GM-boost负阻网络还能降低输出相位噪声，GM-boost负阻网络在同等电流消耗下增加了负阻还具有低功耗特性，所提高的负阻能同时加快起振以及降低振荡器的相位噪声，提高核心振荡电路模块的等效Q值。

4、综合使用核心振荡电路模块，GM-boost负阻网络、辅助起振模块、开关电容阵列和输出缓冲级模块达到可调输出频率、低相位噪声、快速起振、低功耗的目的。

附图说明

图1是本发明的模块连接框图；

图2是本发明的电路原理图；

图3是本发明的电路仿真得到的相位噪声结果；

图4是本发明的电路仿真得到所消耗的功率；

图5是本发明的电路仿真得到的功率谱密度曲线；

图6是本发明的电路仿真得到的振荡曲线。

附图符号说明：

1.核心振荡电路模块；2.GM-boost负阻网络；3.辅助起振模块；4.开关电容阵列；5.输出缓冲级模块；6.尾电流源控制模块。

具体实施方式

下面结合附图和实施例对可本发明做进一步说明，以使本发明所属技术领域的技术人员能够容易实施本发明。

如图1所示，为本发明模块连接框图，该发明包括：核心振荡电路模块1，GM-boost负阻网络2、辅助起振模块3、开关电容阵列4、输出缓冲级模块5、尾电流源控制模块6。核心振荡电路模块1与输出缓冲级模块5相连，受两个辅助起振模块3控制，开关电容阵列4、GM-boost负阻网络2、尾电流源控制模块6控制，电路的最终输出端位于两个输出缓冲级模块5之后。辅助起振模块3分别连接Vopen，开关电容阵列4连接控制电平，输出缓冲级模块5分别连接RFout和Rfout-B，尾电流源控制模块6同时连接Vopen和Vbias。

核心振荡电路模块1由电感电容并联谐振组成，利用其谐振特性用于完成主要的振荡过程。

GM-boost负阻网络2是利用电容在MOS管的源极和漏极之间组成负反馈回路，在振荡开关管的栅极到漏极的增益回路中提供负反馈之路，同时其电容值进过优化还能吸收由于开关管在开关瞬间电流脉冲的频谱分量，达到减小相位噪声的目的。该电容能改变振荡器的脉冲响应函数(ISF)。

辅助起振模块3是在起振信号出现时断开振荡器两端输出的钳位，起振信号消失时上拉振荡器两端到电源位，使振荡回路两端在起振瞬间出现频谱分量丰富的脉冲，加快起振的速度，达到700ps以内的起振时间。

开关电容阵列4主要由两个电容和一个开关MOS管组成，另外有上下拉电阻构成。电路中总共有四个开关电容阵列4，每个阵列在启用时两个电容中间的MOS管导通，电容参与谐振回路使谐振回路中总的电容量增加，谐振频率降低，同时两个电阻上拉到电源提供直流电源偏置与交流等效地。阵列关闭时中间的MOS管断开，两个电容不参与谐振回路振荡，谐振频率升高，同时下拉到地作为振荡器负载，减小其对振荡器的影响。上下拉电阻和MOS管的存在使开关电容阵列4在启用或者关断状态下交流等效回路不发生巨大改变，有助于振荡器在所有工作范围内性能稳定。

输出缓冲级模块5主要由基本的反相器和一个尾电流开关组成。尾电流开关在电路起振时打开，停振时关闭最大程度减小功耗。输出缓冲级模块5仅设计用于测量使用，目的在于阻抗变换，减少下级电路对振荡器的负载牵引效应。

尾电流源控制模块6主要由两个串联MOS管组成，其中分别用于控制振荡器起振与否和用于给定振荡器合适的偏置电流。

实施例：

如图2所示，为本发明电路原理图，其中核心振荡电路模块1包括第一电感L1和第一电容C1，第一电感L1与第一电容C1呈并联状态，

GM-boost负阻网络2由第一MOS管MN1、第二MOS管MN2、第三MOS管MN3、第四MOS管MN4、第二电容C2、第三电容C3、第四电容C4、第五C5电容组成，其中第一MOS管MN1源端与第二MOS管MN2漏极相连，第一MOS管MN1栅极与第三MOS管MN3漏极相连，第二MOS管MN2栅极与第一MOS管MN1栅极相连也连接到第三MOS管MN3漏极，第五电容C5与第一MOS管MN1并联，第四电容C4与第二MOS管MN2并联，第三MOS管MN3源极与第四MOS管MN4漏极相连，第三MOS管MN3与第四MOS管MN4栅极相连并同时连接到第一MOS管MN1的漏极，第二电容C2与第三MOS管MN3并联，第三电容C3与第四MOS管MN4并联，第一MOS管MN1漏极与第三MOS管MN3漏极电路中的核心振荡电路模块1相连，其中第三MOS管MN3与核心振荡电路模块1的左端相连，第一MOS管MN1的漏极与核心振荡电路模块1右端相连。

辅助起振模块3由单个MOS管构成，包括电路左侧的第二PMOS管MP2和电路右侧的第一PMOS管MP1，第二PMOS管MP2与第一PMOS管MP1的源极均与电源端相连接，第一PMOS管MP1与第二PMOS管MP2的栅极相连均连到外面的开关信号输入V_open，输入的开关信号用于控制振荡电路的启动与否。

开关电容阵列4包括模块内部的第八电容Cb1、第七MOS管MNb1、第九电容Cb2、第三电阻Rb1、第四电阻Rb2、第十MOS管MNb2、第五PMOS管MPb1，其中第八电容Cb1右端与第七MOS管MNb1漏极相连，第七MOS管MNb1源极与第九电容Cb2左端相连，第七MOS管MNb1栅极与第十MOS管MNb2栅极第五PMOS管MPb1栅极相连并一起接到外部开关信号输入，第十MOS管MNb2源极接地，第十MOS管MNb2漏极与第五PMOS管MPb1漏极相连，第五PMOS管MPb1源极接电源，第三电阻Rb1上端与第八电容Cb1右端相连接，第四电阻Rb2上端与第九电容Cb2左端和第七MOS管MNb1源极相连，第三电阻Rb1下端与第四电阻Rb2下端相连并连接到第十MOS管MNb2漏极和第五PMOS管MPb1漏极。

输出缓冲级模块5主要由基本的反相器和一个尾电流开关组成。包括第六电容C6、第一电阻R1、第三PMOS管MP3、第八MOS管MN8、第九MOS管MN9、第七电容C7、第二电阻R2、第四PMOS管MP4、第十一MOS管MN11、第十二MOS管MN12，其中第六电容C6左端与核心振荡电路模块1右端相连，第六电容C6右端与第一电阻R1、第三PMOS管MP3栅极和第八MOS管MN8栅极相连，第三PMOS管MP3源极与电源相连，第三PMOS管MP3漏极与第八MOS管MN8漏极相连，第八MOS管MN8源极与第九MOS管MN9漏极相连，第九MOS管MN9源极与地相连，第九MOS管MN9栅极接外部开关信号，第七电容C7、第二电阻R2、第四PMOS管MP4、第十一MOS管MN11、第十二MOS管MN12连接方式用与第六电容C6、第一电阻R1、第三PMOS管MP3、第八MOS管MN8、第九MOS管MN9对称设置。

尾电流源控制模块6主要由第五MOS管MN5、第六MOS管MN6串联组成，其中第五MOS管MN5用于控制振荡器起振与否，第六MOS管MN6用于给定振荡器合适的偏置电流。其中，尾电流控制模块中的地五MOS管MN5在电路起振时打开，停振时关闭最大程度减小功耗。

如图3所示，在所有可调频率范围内，相位噪声最差值为-114.4dBc/Hz@1MHzoffset，最优值为-116dBc/Hz@1MHz offset，即振荡器在偏离中心频率1MHz处的功率与振荡功率的比值为-114.4dBc～-116dBc之间，可以减少由于相位噪声引入的解调干扰。

如图4所示，在所有可调频率范围内，消耗功耗功率范围为26.64～28.49pJ/pulse，即每个发送脉冲的消耗的能量为26.64～28.49pJ，处于较为典型的低功耗水平。

如图5所示，在可调频率范围内，起振时间的典型值达到了550ps，即电压波形从0达到90％的稳幅振荡波形所需要的时间。

如图6所示，输出频谱的中心频率在9.4GHz，同时输出频谱的10dB带宽(指功率下降到中心频率的10dB以内的频率范围)约为2GHz。

在具体实际应用中，各个MOS管可以使用三级管代替，使其具体应用环境而定，均在本申请发明的保护范围内。

以上所述仅对本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡是在本发明的权利要求限定范围内，所做的任何修改、等同替换、改进等，均应在本发明的保护范围之内。

Claims (4)

1.一种快速起振、低相位噪声的射频振荡器集成电路，其特征是，包括：

核心振荡电路模块，所述核心振荡电路模块用于完成主要的振荡过程；

GM-boost负阻网络，所述GM-boost负阻网络用于提供负反馈回路，减小相位噪声，改变振荡器的脉冲响应函数；

辅助起振模块，所述辅助起振模块使振荡回路出现频谱分量丰富的脉冲，加快起振的速度；

开关电容阵列，所述开关电容阵列使谐振回路中总的电容量增加，谐振频率降低，同时提供交流电补偿；

输出缓冲级模块，所述输出缓冲级模块用于阻抗变换，减少下级电路对振荡器的负载牵引效应；

所述核心振荡电路模块与所述输出缓冲级模块相连，所述核心振荡电路模块受所述辅助起振模块、所述开关电容阵列和所述GM-boost负阻网络控制，所述射频振荡器集成电路的最终输出端位于所述输出缓冲级模块之后；所述核心振荡电路模块包括第一电感和第一电容，所述第一电感与第一电容并联；所述GM-boost负阻网络由第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第二电容、第三电容、第四电容、第五电容组成；其中所述第一NMOS管源端与第二NMOS管漏极相连，所述第一NMOS管栅极与第三NMOS管漏极相连，所述第二NMOS管栅极与第一NMOS管栅极相连也连接到第三NMOS管漏极，所述第五电容与第一NMOS管并联，所述第四电容与第二NMOS管并联，所述第三NMOS管源极与第四NMOS管漏极相连，所述第三NMOS管与第四NMOS管栅极相连并同时连接到所述第一NMOS管的漏极，所述第二电容与第三NMOS管并联，所述第三电容与第四NMOS管并联，所述第一NMOS管漏极与第三NMOS管漏极和电路中的所述核心振荡电路模块相连，其中所述第三NMOS管与所述核心振荡电路模块的负端相连，所述第一NMOS管的漏极与所述核心振荡电路模块正端相连；

所述辅助起振模块由单个NMOS管构成，包括利用漏端与所述核心振荡电路负端连接的第二PMOS管和利用漏端与所述核心振荡电路正端连接的第一PMOS管，所述第二PMOS管与第一PMOS管的源极均与电源端相连接，所述第一PMOS管与第二PMOS管的栅极相连均连到外部开关信号；

所述开关电容阵列包括开关电容阵列内部的第八电容、第七NMOS管、第九电容、第三电阻、第四电阻、第十NMOS管、第五PMOS管，其中所述第八电容一端与第七NMOS管漏极相连，所述第七NMOS管源极与第九电容一端相连，所述第七NMOS管栅极与第十NMOS管栅极第五PMOS管栅极相连并一起接到所述外部开关信号输入，所述第十NMOS管源极接地，所述第十NMOS管漏极与第五PMOS管漏极相连，所述第五PMOS管源极接电源，所述第三电阻一端与第八电容一端相连接，所述第四电阻一端与第九电容一端和第七NMOS管源极相连，所述第三电阻另一端与第四电阻另一端相连并连接到所述第十NMOS管漏极和第五PMOS管漏极，第八电容和第九电容的另一端连接连接至输出缓冲级模块。

2.根据权利要求1所述一种快速起振、低相位噪声的射频振荡器集成电路，其特征在于，所述开关电容阵列共并联使用4个。

3.根据权利要求2所述一种快速起振、低相位噪声的射频振荡器集成电路，其特征在于，所述输出缓冲级模块包括第六电容、第一电阻、第三PMOS管、第八NMOS管、第九NMOS管、第七电容、第二电阻、第四PMOS管、第十一NMOS管、第十二NMOS管，其中所述第六电容一端与所述核心振荡电路模块正端相连，所述第六电容另一端与所述第一电阻、第三PMOS管栅极和第八NMOS管栅极相连，所述第三PMOS管源极与电源相连，所述第三PMOS管漏极与第八NMOS管漏极相连，所述第八NMOS管源极与第九NMOS管漏极相连，所述第九NMOS管源极与地相连，所述第九NMOS管栅极接所述外部开关信号；

所述第七电容、第二电阻、第四PMOS管、第十一NMOS管、第十二NMOS管连接方式分别与所述第六电容、第一电阻、第三PMOS管、第八NMOS管、第九NMOS管对称设置。

4.一种射频集成电路，其特征在于包括权利要求1-3任一所述快速起振、低相位噪声的射频振荡器集成电路。

Images