JP2004312080A - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP2004312080A JP2004312080A JP2003098952A JP2003098952A JP2004312080A JP 2004312080 A JP2004312080 A JP 2004312080A JP 2003098952 A JP2003098952 A JP 2003098952A JP 2003098952 A JP2003098952 A JP 2003098952A JP 2004312080 A JP2004312080 A JP 2004312080A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature compensation
- voltage
- transistor
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成すること。
【解決手段】電圧制御発振器100は、インバータ回路102−1〜102−Nを用いてクロック信号を生成する。任意の1つのインバータ回路102は、基板上に形成された1つのPチャネルトランジスタ112と3つのNチャネルトランジスタ114、116、118とで構成されている。また、各インバータ回路102−1〜102−Nには、温度補償回路104−1、104−2、…、104−Nが設けられている。任意の1つの温度補償回路104は、1つの抵抗120と、1つのNチャネルトランジスタ122(温度補償回路用トランジスタ)とで構成されている。温度補償回路104は、周囲温度に応じて基板の電位を制御する。
【選択図】 図1
【解決手段】電圧制御発振器100は、インバータ回路102−1〜102−Nを用いてクロック信号を生成する。任意の1つのインバータ回路102は、基板上に形成された1つのPチャネルトランジスタ112と3つのNチャネルトランジスタ114、116、118とで構成されている。また、各インバータ回路102−1〜102−Nには、温度補償回路104−1、104−2、…、104−Nが設けられている。任意の1つの温度補償回路104は、1つの抵抗120と、1つのNチャネルトランジスタ122(温度補償回路用トランジスタ)とで構成されている。温度補償回路104は、周囲温度に応じて基板の電位を制御する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、発振器に関し、特に半導体集積回路に内蔵されクロック信号を生成する発振器に関する。
【0002】
【従来の技術】
半導体集積回路、たとえば、CMOS(Complementary Metal Oxide Semiconductor)集積回路においてクロック信号を生成するために、いわゆるリングオシレータ形の電圧制御発振器およびそれを用いたPLL(Phase Locked Loop)回路が広く利用されている。リングオシレータ形の電圧制御発振器は、奇数段のインバータ回路(反転増幅器)をリング状に接続して構成されており、各インバータ回路の伝搬遅延時間が短くなるほど発振周波数が高くなる。すなわち、この電圧制御発振器は、制御電圧によって各インバータ回路の伝搬遅延時間を変えることで、発振周波数を制御することが可能な構成になっている。
【0003】
各インバータ回路の伝搬遅延時間は、各インバータ回路を構成するトランジスタの駆動能力に依存している。そして、トランジスタの駆動能力は周囲温度により変動するため、図3の電圧対発振周波数特性(V−F特性)に示すように、電圧制御発振器の発振周波数も温度依存性を有している。したがって、このような電圧制御発振器を用いたPLL回路には、ロックアップタイム(所望の発振周波数が得られるまでの期間)やジッタ(各種の乱れ)が周囲温度により変動するという問題がある。
【0004】
この問題に対処するための従来の電圧制御発振器としては、たとえば、特許文献1に記載されたものがある。この電圧制御発振器では、インバータ回路を構成するトランジスタの駆動能力を検出し、この検出結果としてトランジスタの駆動能力が低下している場合はその駆動能力を高めるようにしている。特許文献1には、そのための回路、つまり、トランジスタの駆動能力を検出し、検出結果に応じて駆動能力を制御する回路が開示されている。
【0005】
【特許文献1】
特開平11−330921号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記した従来の電圧制御発振器においては、発振周波数の温度依存性を低減するために、トランジスタの駆動能力を検出し制御する回路を用いるため、電圧制御発振器全体の回路構成が複雑になり、回路規模が増大してしまうという問題がある。
【0007】
なお、電圧制御発振器の発振周波数の温度依存性、ひいてはPLL回路における周囲温度の変化によるロックアップタイムやジッタの変動を低減する方法としては、上記の回路を用いること以外に、温度依存性が無視できるレベルになるまで回路の設計を行ったり、電源電圧を制御したりすることが考えられる。しかし、前者の方法では、回路の設計の合わせ込みに多大の工数を要するとともに、所望の発振特性を得ることができなくなる場合がある。また、後者の方法では、電源電圧を制御する回路を用いるため、トランジスタの駆動能力を検出し制御する回路を用いる場合と同様に、回路構成が複雑になり、回路規模が増大してしまう。
【0008】
本発明は、かかる点に鑑みてなされたものであり、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる発振器を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の発振器は、基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、周囲温度に応じて前記基板の電位を制御する温度補償回路を有する構成を採る。たとえば、前記温度補償回路は、電源に接続された抵抗と、ドレインが前記抵抗に接続され、ゲートがドレインに接続され、およびソースが接地された温度補償回路用トランジスタとを有し、前記抵抗と前記温度補償回路用トランジスタとの接続点が前記基板に接続され、周囲温度に応じた出力電圧を前記基板に印加する構成を採る。
【0010】
この構成によれば、インバータ回路のトランジスタが形成された基板の電位を、たとえば、抵抗および温度補償用トランジスタのみからなる温度補償回路を用いて、周囲温度に応じて制御するため、たとえば、周囲温度の上昇によりインバータ回路のトランジスタの駆動能力が低下する状況であっても、上記のように簡単な温度補償回路を用いて、インバータ回路のトランジスタの駆動能力の低下、ひいては発振周波数の低下を防止することができ、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【0011】
本発明のPLL回路は、上記の発振器を有する構成を採る。
【0012】
この構成によれば、上記の発振器と同様の作用効果をPLL回路において実現することができる。
【0013】
【発明の実施の形態】
本発明の骨子は、基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、周囲温度に応じて基板の電位を制御することにより、簡単な回路構成で、発振周波数の温度依存性を低減することである。
【0014】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0015】
図1は、本発明の一実施の形態に係る電圧制御発振器の要部の構成を示す回路図である。
【0016】
図1に示す電圧制御発振器は、CMOS集積回路におけるリングオシレータ形の電圧制御発振器であって、奇数(N)段のインバータ回路102−1、102−2、…、102−Nと、各インバータ回路102−1〜102−Nに設けられた温度補償回路104−1、104−2、…、104−Nと、電源電圧入力端子106と、制御電圧入力端子108と、クロック信号出力端子110とを有する。各インバータ回路102−1〜102−Nは、基板上に形成され、かつ、リング状に接続されている。また、各温度補償回路104−1〜104−Nも、基板上に形成されている。
【0017】
なお、各インバータ回路102−1〜102−Nは互いに同様の構成を有するため、以下、任意の1つのインバータ回路を「102」と表記する。また、各温度補償回路104−1〜104−Nも互いに同様の構成を有するため、以下、任意の1つの温度補償回路を「104」と表記する。
【0018】
インバータ回路102は、1つのPチャネルトランジスタ112と、3つのNチャネルトランジスタ114、116、118とで構成されている。インバータ回路102は上記のように基板上に形成されているため、各トランジスタ112〜118も基板上に形成されていることになる。また、温度補償回路104は、1つの抵抗120と、1つのNチャネルトランジスタ122(温度補償回路用トランジスタ)とで構成されている。
【0019】
インバータ回路102は、電源電圧入力端子106からの電源電圧および制御電圧入力端子108からの制御電圧に基づいて動作する。すなわち、インバータ回路102は、前段のインバータ回路の出力信号の極性を反転して次段のインバータ回路に出力する。ただし、1段目のインバータ回路102−1は、N段目のインバータ回路102−Nの出力信号の極性を反転して2段目のインバータ回路102−2に出力する。また、N段目のインバータ回路102−Nは、(N−1)段目のインバータ回路102−(N−1)の出力信号の極性を反転して1段目のインバータ回路102−1およびクロック信号出力端子110に出力する。
【0020】
このように奇数(N)段のインバータ回路102−1〜102−Nによって構成されるリングオシレータでは、制御電圧により発振周波数が変化し、周波数可変のクロック信号が生成される。
【0021】
一方、温度補償回路104は、対応するインバータ回路102のトランジスタが形成された基板の電位を周囲温度に応じて制御する。回路の詳細は、後で説明する。
【0022】
次に、インバータ回路102の内部構成について説明する。
【0023】
インバータ回路102において、Pチャネルトランジスタ112のソースは電源電圧入力端子106に接続され、ドレインはNチャネルトランジスタ114のドレインに接続されている。ここでは、Pチャネルトランジスタ112のドレイン出力、つまり、Nチャネルトランジスタ114のドレイン出力が、インバータ回路102の出力となっている。
【0024】
また、Nチャネルトランジスタ114のソースは、他の2つのNチャネルトランジスタ116、118の各ドレインに接続されている。Nチャネルトランジスタ116、118のソースは、それぞれ接地されている。Pチャネルトランジスタ112およびNチャネルトランジスタ114、116の各ゲートは、互いに接続されている。ここでは、これらトランジスタ112、114、116のゲート入力が、インバータ回路102の入力となっている。Nチャネルトランジスタ118のゲートは、制御電圧入力端子108に接続されている。
【0025】
なお、本実施の形態では、インバータ回路102は、PチャネルトランジスタおよびNチャネルトランジスタを有するCMOSインバータ回路であるが、インバータ回路102の構成はこれに限定されない。
【0026】
次に、温度補償回路104の内部構成について説明する。なお、上記のように、温度補償回路104は、インバータ回路102に対応して設けられている。
【0027】
温度補償回路104において、抵抗120の一端は、電源電圧入力端子106に接続されている。抵抗120の他端は、Nチャネルトランジスタ122のドレインに接続されている。抵抗120とNチャネルトランジスタ122との接続点124は、対応するインバータ回路102のNチャネルトランジスタ114の基板の端子に接続されている。Nチャネルトランジスタ122のゲートは自トランジスタ122のドレインに接続され、ソースは接地されている。
【0028】
なお、温度補償回路104の内部構成は、上記の構成に限定されない。たとえば、抵抗120の代わりに容量を用いる構成であっても良い。温度補償回路104は、簡単な構成で後述する動作を行うものであれば、いかなる構成であっても良い。
【0029】
次いで、上記構成を有する電圧制御発振器100におけるインバータ回路102および温度補償回路104の動作について説明する。
【0030】
インバータ回路102は、上記のようにPチャネルトランジスタ112およびNチャネルトランジスタ114、116、118で構成されており、制御電圧入力端子108に与えられる制御電圧に応じて伝搬遅延時間が変化する。このため、インバータ回路102−1〜102−Nで構成されるリングオシレータは、制御電圧に応じて発振周波数が変化する。たとえば、制御電圧が高くなるほど、各インバータ回路102の伝搬遅延時間が短くなり、リングオシレータから出力されるクロック信号の周波数(発振周波数)が高くなる。
【0031】
上記のように、従来、この発振周波数は周囲温度に依存していた。たとえば、同じ制御電圧の場合、周囲温度が高くなるほど発振周波数は低くなっていた。これに対し、本実施の形態では、温度補償回路104を設けることにより、周囲温度の変動による発振周波数のばらつきを補償し、ひいては、電圧制御発振器から発振されるクロック信号の周波数を安定化させることができる。
【0032】
すなわち、温度補償回路104は、周囲温度が上昇するとNチャネルトランジスタ118の閾値電圧が上昇するという性質を有する。このため、周囲温度が上昇すると、Nチャネルトランジスタ118の駆動能力が低下し、これにより、Nチャネルトランジスタ118のオン抵抗(導通時のトランジスタ内部抵抗)が上昇する。このため、温度補償回路104における抵抗120とNチャネルトランジスタ118との抵抗分圧によって、接続点124の出力電圧が高くなる。
【0033】
そして、接続点124の出力電圧は、インバータ回路102のNチャネルトランジスタ114の基板に印加されるため、Nチャネルトランジスタ114の基板電位が上昇する。これにより、Nチャネルトランジスタ114の閾値電圧が低下し、駆動能力が高くなる。そして、Nチャネルトランジスタ114の駆動能力が高くなると、インバータ回路102の伝搬遅延時間が短縮される。インバータ回路102の伝搬遅延時間が短くなった場合は電圧制御発振器100の発振周波数が上昇する。したがって、温度上昇に伴う電圧制御発振器100の発振周波数の低下が、温度補償回路104の出力電圧の上昇に伴う電圧制御発振器100の発振周波数の上昇によって相殺されることになる。
【0034】
これに対し、周囲温度が低くなった場合には、周囲温度が高くなった上記の場合と逆の動作を行い、温度低下に伴う電圧制御発振器100の発振周波数の上昇が、温度補償回路104の出力電圧の低下に伴う電圧制御発振器100の発振周波数の低下によって相殺されることになる。
【0035】
この結果、本実施の形態の電圧制御発振器100では、発振周波数の温度依存性が低減されることになる。
【0036】
次いで、上記構成を有する電圧制御発振器100を用いたPLL回路について説明する。図2は、図1の電圧制御発振器100を有するPLL回路の構成の一例を示すブロック図である。
【0037】
図2に示すPLL回路150は、図1の電圧制御発振器100、分周器152、位相比較器154、チャージポンプ156、およびローパスフィルタ158を有する。
【0038】
位相比較器154では、外部から入力された基準クロック信号と、電圧制御発振器100から出力されたクロック信号を任意の周波数に分周したクロック信号との位相を比較し、位相差に応じた出力をチャージポンプ156に供給する。
【0039】
そして、チャージポンプ156では、位相比較器154からの出力に応じた電圧を生成し、ローパスフィルタ158に出力する。
【0040】
そして、ローパスフィルタ158では、チャージポンプ156からの電圧を平滑化し、制御電圧として電圧制御発振器100の制御電圧入力端子108に供給する。
【0041】
そして、電圧制御発振器100では、ローパスフィルタ158からの制御電圧に従って上記の動作を行い、クロック信号を出力(発振)する。
【0042】
そして、分周器152では、電圧制御発振器100からのクロック信号を任意の周波数に分周する。
【0043】
このように、本実施の形態によれば、抵抗120およびNチャネルトランジスタ122からなる温度補償回路104を設け、周囲温度に応じてインバータ回路102のNチャネルトランジスタ114が形成された基板の電位を制御するため、たとえば、周囲温度の上昇によりインバータ回路のトランジスタの駆動能力が低下する状況であっても、上記のような簡単な温度補償回路104を用いて発振周波数の低下を防止することができる。このため、回路規模を増大することなく、簡単な回路構成で、電圧対発振周波数特性の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【0044】
また、本実施の形態によれば、抵抗120およびNチャネルトランジスタ122を用いて周囲温度に応じた電圧を生成してインバータ回路102のNチャネルトランジスタ114が形成された基板に印加するため、回路規模を増大することなく、簡単な回路構成で、電圧対発振周波数特性の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【0045】
また、本実施の形態によれば、上記の電圧制御発振器100と同様の作用効果をPLL回路において実現することができる。
【0046】
なお、本実施の形態では、温度補償回路104を電圧制御発振器に適用した場合について説明したが、これに限定されるわけではなく、本発明は、電圧制御型ではないリングオシレータに適用することも可能である。
【0047】
【発明の効果】
以上説明したように、本発明によれば、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電圧制御発振器の要部の構成を示す回路図
【図2】図1の電圧制御発振器を有するPLL回路の構成の一例を示すブロック図
【図3】従来の電圧制御発振器の電圧対発振周波数特性を示す図
【符号の説明】
100 電圧制御発振器
102−1、102−2、…、102−N インバータ回路
104−1、104−2、…、104−N 温度補償回路
112 Pチャネルトランジスタ
114、116、118、122 Nチャネルトランジスタ
120 抵抗
124 接続点
150 PLL回路
152 分周器
154 位相比較器
156 チャージポンプ
158 ローパスフィルタ
【発明の属する技術分野】
本発明は、発振器に関し、特に半導体集積回路に内蔵されクロック信号を生成する発振器に関する。
【0002】
【従来の技術】
半導体集積回路、たとえば、CMOS(Complementary Metal Oxide Semiconductor)集積回路においてクロック信号を生成するために、いわゆるリングオシレータ形の電圧制御発振器およびそれを用いたPLL(Phase Locked Loop)回路が広く利用されている。リングオシレータ形の電圧制御発振器は、奇数段のインバータ回路(反転増幅器)をリング状に接続して構成されており、各インバータ回路の伝搬遅延時間が短くなるほど発振周波数が高くなる。すなわち、この電圧制御発振器は、制御電圧によって各インバータ回路の伝搬遅延時間を変えることで、発振周波数を制御することが可能な構成になっている。
【0003】
各インバータ回路の伝搬遅延時間は、各インバータ回路を構成するトランジスタの駆動能力に依存している。そして、トランジスタの駆動能力は周囲温度により変動するため、図3の電圧対発振周波数特性(V−F特性)に示すように、電圧制御発振器の発振周波数も温度依存性を有している。したがって、このような電圧制御発振器を用いたPLL回路には、ロックアップタイム(所望の発振周波数が得られるまでの期間)やジッタ(各種の乱れ)が周囲温度により変動するという問題がある。
【0004】
この問題に対処するための従来の電圧制御発振器としては、たとえば、特許文献1に記載されたものがある。この電圧制御発振器では、インバータ回路を構成するトランジスタの駆動能力を検出し、この検出結果としてトランジスタの駆動能力が低下している場合はその駆動能力を高めるようにしている。特許文献1には、そのための回路、つまり、トランジスタの駆動能力を検出し、検出結果に応じて駆動能力を制御する回路が開示されている。
【0005】
【特許文献1】
特開平11−330921号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記した従来の電圧制御発振器においては、発振周波数の温度依存性を低減するために、トランジスタの駆動能力を検出し制御する回路を用いるため、電圧制御発振器全体の回路構成が複雑になり、回路規模が増大してしまうという問題がある。
【0007】
なお、電圧制御発振器の発振周波数の温度依存性、ひいてはPLL回路における周囲温度の変化によるロックアップタイムやジッタの変動を低減する方法としては、上記の回路を用いること以外に、温度依存性が無視できるレベルになるまで回路の設計を行ったり、電源電圧を制御したりすることが考えられる。しかし、前者の方法では、回路の設計の合わせ込みに多大の工数を要するとともに、所望の発振特性を得ることができなくなる場合がある。また、後者の方法では、電源電圧を制御する回路を用いるため、トランジスタの駆動能力を検出し制御する回路を用いる場合と同様に、回路構成が複雑になり、回路規模が増大してしまう。
【0008】
本発明は、かかる点に鑑みてなされたものであり、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる発振器を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の発振器は、基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、周囲温度に応じて前記基板の電位を制御する温度補償回路を有する構成を採る。たとえば、前記温度補償回路は、電源に接続された抵抗と、ドレインが前記抵抗に接続され、ゲートがドレインに接続され、およびソースが接地された温度補償回路用トランジスタとを有し、前記抵抗と前記温度補償回路用トランジスタとの接続点が前記基板に接続され、周囲温度に応じた出力電圧を前記基板に印加する構成を採る。
【0010】
この構成によれば、インバータ回路のトランジスタが形成された基板の電位を、たとえば、抵抗および温度補償用トランジスタのみからなる温度補償回路を用いて、周囲温度に応じて制御するため、たとえば、周囲温度の上昇によりインバータ回路のトランジスタの駆動能力が低下する状況であっても、上記のように簡単な温度補償回路を用いて、インバータ回路のトランジスタの駆動能力の低下、ひいては発振周波数の低下を防止することができ、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【0011】
本発明のPLL回路は、上記の発振器を有する構成を採る。
【0012】
この構成によれば、上記の発振器と同様の作用効果をPLL回路において実現することができる。
【0013】
【発明の実施の形態】
本発明の骨子は、基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、周囲温度に応じて基板の電位を制御することにより、簡単な回路構成で、発振周波数の温度依存性を低減することである。
【0014】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0015】
図1は、本発明の一実施の形態に係る電圧制御発振器の要部の構成を示す回路図である。
【0016】
図1に示す電圧制御発振器は、CMOS集積回路におけるリングオシレータ形の電圧制御発振器であって、奇数(N)段のインバータ回路102−1、102−2、…、102−Nと、各インバータ回路102−1〜102−Nに設けられた温度補償回路104−1、104−2、…、104−Nと、電源電圧入力端子106と、制御電圧入力端子108と、クロック信号出力端子110とを有する。各インバータ回路102−1〜102−Nは、基板上に形成され、かつ、リング状に接続されている。また、各温度補償回路104−1〜104−Nも、基板上に形成されている。
【0017】
なお、各インバータ回路102−1〜102−Nは互いに同様の構成を有するため、以下、任意の1つのインバータ回路を「102」と表記する。また、各温度補償回路104−1〜104−Nも互いに同様の構成を有するため、以下、任意の1つの温度補償回路を「104」と表記する。
【0018】
インバータ回路102は、1つのPチャネルトランジスタ112と、3つのNチャネルトランジスタ114、116、118とで構成されている。インバータ回路102は上記のように基板上に形成されているため、各トランジスタ112〜118も基板上に形成されていることになる。また、温度補償回路104は、1つの抵抗120と、1つのNチャネルトランジスタ122(温度補償回路用トランジスタ)とで構成されている。
【0019】
インバータ回路102は、電源電圧入力端子106からの電源電圧および制御電圧入力端子108からの制御電圧に基づいて動作する。すなわち、インバータ回路102は、前段のインバータ回路の出力信号の極性を反転して次段のインバータ回路に出力する。ただし、1段目のインバータ回路102−1は、N段目のインバータ回路102−Nの出力信号の極性を反転して2段目のインバータ回路102−2に出力する。また、N段目のインバータ回路102−Nは、(N−1)段目のインバータ回路102−(N−1)の出力信号の極性を反転して1段目のインバータ回路102−1およびクロック信号出力端子110に出力する。
【0020】
このように奇数(N)段のインバータ回路102−1〜102−Nによって構成されるリングオシレータでは、制御電圧により発振周波数が変化し、周波数可変のクロック信号が生成される。
【0021】
一方、温度補償回路104は、対応するインバータ回路102のトランジスタが形成された基板の電位を周囲温度に応じて制御する。回路の詳細は、後で説明する。
【0022】
次に、インバータ回路102の内部構成について説明する。
【0023】
インバータ回路102において、Pチャネルトランジスタ112のソースは電源電圧入力端子106に接続され、ドレインはNチャネルトランジスタ114のドレインに接続されている。ここでは、Pチャネルトランジスタ112のドレイン出力、つまり、Nチャネルトランジスタ114のドレイン出力が、インバータ回路102の出力となっている。
【0024】
また、Nチャネルトランジスタ114のソースは、他の2つのNチャネルトランジスタ116、118の各ドレインに接続されている。Nチャネルトランジスタ116、118のソースは、それぞれ接地されている。Pチャネルトランジスタ112およびNチャネルトランジスタ114、116の各ゲートは、互いに接続されている。ここでは、これらトランジスタ112、114、116のゲート入力が、インバータ回路102の入力となっている。Nチャネルトランジスタ118のゲートは、制御電圧入力端子108に接続されている。
【0025】
なお、本実施の形態では、インバータ回路102は、PチャネルトランジスタおよびNチャネルトランジスタを有するCMOSインバータ回路であるが、インバータ回路102の構成はこれに限定されない。
【0026】
次に、温度補償回路104の内部構成について説明する。なお、上記のように、温度補償回路104は、インバータ回路102に対応して設けられている。
【0027】
温度補償回路104において、抵抗120の一端は、電源電圧入力端子106に接続されている。抵抗120の他端は、Nチャネルトランジスタ122のドレインに接続されている。抵抗120とNチャネルトランジスタ122との接続点124は、対応するインバータ回路102のNチャネルトランジスタ114の基板の端子に接続されている。Nチャネルトランジスタ122のゲートは自トランジスタ122のドレインに接続され、ソースは接地されている。
【0028】
なお、温度補償回路104の内部構成は、上記の構成に限定されない。たとえば、抵抗120の代わりに容量を用いる構成であっても良い。温度補償回路104は、簡単な構成で後述する動作を行うものであれば、いかなる構成であっても良い。
【0029】
次いで、上記構成を有する電圧制御発振器100におけるインバータ回路102および温度補償回路104の動作について説明する。
【0030】
インバータ回路102は、上記のようにPチャネルトランジスタ112およびNチャネルトランジスタ114、116、118で構成されており、制御電圧入力端子108に与えられる制御電圧に応じて伝搬遅延時間が変化する。このため、インバータ回路102−1〜102−Nで構成されるリングオシレータは、制御電圧に応じて発振周波数が変化する。たとえば、制御電圧が高くなるほど、各インバータ回路102の伝搬遅延時間が短くなり、リングオシレータから出力されるクロック信号の周波数(発振周波数)が高くなる。
【0031】
上記のように、従来、この発振周波数は周囲温度に依存していた。たとえば、同じ制御電圧の場合、周囲温度が高くなるほど発振周波数は低くなっていた。これに対し、本実施の形態では、温度補償回路104を設けることにより、周囲温度の変動による発振周波数のばらつきを補償し、ひいては、電圧制御発振器から発振されるクロック信号の周波数を安定化させることができる。
【0032】
すなわち、温度補償回路104は、周囲温度が上昇するとNチャネルトランジスタ118の閾値電圧が上昇するという性質を有する。このため、周囲温度が上昇すると、Nチャネルトランジスタ118の駆動能力が低下し、これにより、Nチャネルトランジスタ118のオン抵抗(導通時のトランジスタ内部抵抗)が上昇する。このため、温度補償回路104における抵抗120とNチャネルトランジスタ118との抵抗分圧によって、接続点124の出力電圧が高くなる。
【0033】
そして、接続点124の出力電圧は、インバータ回路102のNチャネルトランジスタ114の基板に印加されるため、Nチャネルトランジスタ114の基板電位が上昇する。これにより、Nチャネルトランジスタ114の閾値電圧が低下し、駆動能力が高くなる。そして、Nチャネルトランジスタ114の駆動能力が高くなると、インバータ回路102の伝搬遅延時間が短縮される。インバータ回路102の伝搬遅延時間が短くなった場合は電圧制御発振器100の発振周波数が上昇する。したがって、温度上昇に伴う電圧制御発振器100の発振周波数の低下が、温度補償回路104の出力電圧の上昇に伴う電圧制御発振器100の発振周波数の上昇によって相殺されることになる。
【0034】
これに対し、周囲温度が低くなった場合には、周囲温度が高くなった上記の場合と逆の動作を行い、温度低下に伴う電圧制御発振器100の発振周波数の上昇が、温度補償回路104の出力電圧の低下に伴う電圧制御発振器100の発振周波数の低下によって相殺されることになる。
【0035】
この結果、本実施の形態の電圧制御発振器100では、発振周波数の温度依存性が低減されることになる。
【0036】
次いで、上記構成を有する電圧制御発振器100を用いたPLL回路について説明する。図2は、図1の電圧制御発振器100を有するPLL回路の構成の一例を示すブロック図である。
【0037】
図2に示すPLL回路150は、図1の電圧制御発振器100、分周器152、位相比較器154、チャージポンプ156、およびローパスフィルタ158を有する。
【0038】
位相比較器154では、外部から入力された基準クロック信号と、電圧制御発振器100から出力されたクロック信号を任意の周波数に分周したクロック信号との位相を比較し、位相差に応じた出力をチャージポンプ156に供給する。
【0039】
そして、チャージポンプ156では、位相比較器154からの出力に応じた電圧を生成し、ローパスフィルタ158に出力する。
【0040】
そして、ローパスフィルタ158では、チャージポンプ156からの電圧を平滑化し、制御電圧として電圧制御発振器100の制御電圧入力端子108に供給する。
【0041】
そして、電圧制御発振器100では、ローパスフィルタ158からの制御電圧に従って上記の動作を行い、クロック信号を出力(発振)する。
【0042】
そして、分周器152では、電圧制御発振器100からのクロック信号を任意の周波数に分周する。
【0043】
このように、本実施の形態によれば、抵抗120およびNチャネルトランジスタ122からなる温度補償回路104を設け、周囲温度に応じてインバータ回路102のNチャネルトランジスタ114が形成された基板の電位を制御するため、たとえば、周囲温度の上昇によりインバータ回路のトランジスタの駆動能力が低下する状況であっても、上記のような簡単な温度補償回路104を用いて発振周波数の低下を防止することができる。このため、回路規模を増大することなく、簡単な回路構成で、電圧対発振周波数特性の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【0044】
また、本実施の形態によれば、抵抗120およびNチャネルトランジスタ122を用いて周囲温度に応じた電圧を生成してインバータ回路102のNチャネルトランジスタ114が形成された基板に印加するため、回路規模を増大することなく、簡単な回路構成で、電圧対発振周波数特性の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【0045】
また、本実施の形態によれば、上記の電圧制御発振器100と同様の作用効果をPLL回路において実現することができる。
【0046】
なお、本実施の形態では、温度補償回路104を電圧制御発振器に適用した場合について説明したが、これに限定されるわけではなく、本発明は、電圧制御型ではないリングオシレータに適用することも可能である。
【0047】
【発明の効果】
以上説明したように、本発明によれば、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電圧制御発振器の要部の構成を示す回路図
【図2】図1の電圧制御発振器を有するPLL回路の構成の一例を示すブロック図
【図3】従来の電圧制御発振器の電圧対発振周波数特性を示す図
【符号の説明】
100 電圧制御発振器
102−1、102−2、…、102−N インバータ回路
104−1、104−2、…、104−N 温度補償回路
112 Pチャネルトランジスタ
114、116、118、122 Nチャネルトランジスタ
120 抵抗
124 接続点
150 PLL回路
152 分周器
154 位相比較器
156 チャージポンプ
158 ローパスフィルタ
Claims (3)
- 基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、
周囲温度に応じて前記基板の電位を制御する温度補償回路を有することを特徴とする発振器。 - 前記温度補償回路は、
電源に接続された抵抗と、
ドレインが前記抵抗に接続され、ゲートがドレインに接続され、およびソースが接地された温度補償回路用トランジスタと、を有し、
前記抵抗と前記温度補償回路用トランジスタとの接続点が前記基板に接続され、
周囲温度に応じた出力電圧を前記基板に印加することを特徴とする請求項1記載の発振器。 - 請求項1記載の発振器を有することを特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003098952A JP2004312080A (ja) | 2003-04-02 | 2003-04-02 | 発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003098952A JP2004312080A (ja) | 2003-04-02 | 2003-04-02 | 発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004312080A true JP2004312080A (ja) | 2004-11-04 |
Family
ID=33463545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003098952A Pending JP2004312080A (ja) | 2003-04-02 | 2003-04-02 | 発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004312080A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270945A (ja) * | 2005-02-28 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及びそれを用いた電子機器 |
JP2007200494A (ja) * | 2006-01-27 | 2007-08-09 | Rohm Co Ltd | レーザダイオード駆動回路、発光装置およびそれを搭載したディスク装置 |
US8946710B2 (en) | 2005-02-28 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
US11463045B2 (en) | 2018-09-25 | 2022-10-04 | Sony Semiconductor Solutions Corporation | Oscillator circuit and radio receiver |
-
2003
- 2003-04-02 JP JP2003098952A patent/JP2004312080A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270945A (ja) * | 2005-02-28 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及びそれを用いた電子機器 |
US8946710B2 (en) | 2005-02-28 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
JP2007200494A (ja) * | 2006-01-27 | 2007-08-09 | Rohm Co Ltd | レーザダイオード駆動回路、発光装置およびそれを搭載したディスク装置 |
US11463045B2 (en) | 2018-09-25 | 2022-10-04 | Sony Semiconductor Solutions Corporation | Oscillator circuit and radio receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7876163B2 (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
JP5448870B2 (ja) | Pll回路 | |
US6664861B2 (en) | Method and apparatus for stable phase-locked looping | |
US7292079B2 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
JP2008135835A (ja) | Pll回路 | |
US6859079B2 (en) | Semiconductor device capable of accurately producing internal multi-phase clock signal | |
US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
JP2001326560A (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
JP2004015088A (ja) | 小数点分周方式pll周波数シンセサイザ | |
JP2004312080A (ja) | 発振器 | |
JP2008042339A (ja) | 半導体装置 | |
JP4991385B2 (ja) | Pll回路 | |
US7113014B1 (en) | Pulse width modulator | |
US7301413B2 (en) | Voltage controlled oscillator and PLL circuit | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
JP4818173B2 (ja) | アナログdll回路 | |
JP2010273386A (ja) | 電圧制御発振器 | |
JP4510039B2 (ja) | 位相同期回路 | |
EP1538754A1 (en) | Frequency and phase correction in a phase-locked loop | |
US9337818B1 (en) | Buffer circuit for voltage controlled oscillator | |
JP4082507B2 (ja) | 位相同期回路 | |
JP2002171165A (ja) | Pll回路 | |
JP3105823B2 (ja) | 電圧電流変換回路 | |
JPH0677782A (ja) | リングオシレータ |