CN111953315B - 晶体振荡器、芯片和电子设备 - Google Patents

晶体振荡器、芯片和电子设备 Download PDF

Info

Publication number
CN111953315B
CN111953315B CN202010936353.8A CN202010936353A CN111953315B CN 111953315 B CN111953315 B CN 111953315B CN 202010936353 A CN202010936353 A CN 202010936353A CN 111953315 B CN111953315 B CN 111953315B
Authority
CN
China
Prior art keywords
transistor
multiplication
circuit
crystal oscillator
miller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010936353.8A
Other languages
English (en)
Other versions
CN111953315A (zh
Inventor
张孟文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN202010936353.8A priority Critical patent/CN111953315B/zh
Publication of CN111953315A publication Critical patent/CN111953315A/zh
Application granted granted Critical
Publication of CN111953315B publication Critical patent/CN111953315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一种晶体振荡器、芯片和电子设备，能够提高晶体振荡器的整体性能。一种晶体振荡器，包括：振荡电路，包括：晶体、放大电路、第一负载电容器和第二负载电容器，第一负载电容器和第二负载电容器分别连接于晶体的第一端和第二端；第一米勒倍增电路，第一米勒倍增电路的输入端与输出端分别连接于第一负载电容器的两端，第一米勒倍增电路用于增大振荡电路的第一负载电容，第一负载电容为晶体的第一端与地之间的电容。通过该技术方案，在晶体振荡器的负载电容器的两端并联米勒倍增电路，从而增大其负载电容，使得晶体振荡器在起振时具有较大的可振荡跨导区域，提高了晶体振荡器的起振稳定性。与此同时，能够减少负载电容器占用的面积，降低电路成本。

Description

晶体振荡器、芯片和电子设备
技术领域
本申请实施例涉及电子电路领域，并且更具体地，涉及一种晶体振荡器、芯片和电子设备。
背景技术
晶体振荡器(crystal oscillator)是一种封装有石英晶体及其振荡电路的晶体元件，能够利用压电效应(piezoelectric effect)，在共振的状态下提供稳定、精确的单频振荡，从而产生处理器，例如中央处理器(Central Processing Unit，CPU)执行指令所必须的时钟频率信号。因此，只要是包含处理器的电子产品，都至少包含一个时钟源，即必须包含晶体振荡器，晶体振荡器在许多电子产品当中都得以运用，在为了保证电子产品能够正常运行，晶体振荡器的性能十分重要。
因此，如何提高晶体振荡器的整体性能，是一项亟待解决的技术问题。
发明内容
本申请实施例提供一种晶体振荡器、芯片和电子设备，能够提高晶体振荡器的整体性能。
第一方面，提供一种晶体振荡器，包括：振荡电路，包括：晶体、放大电路、第一负载电容器和第二负载电容器，该晶体的两端分别连接于该放大电路的输入端与输出端，该第一负载电容器和该第二负载电容器分别连接于该晶体的第一端和第二端；
第一米勒倍增电路，该第一米勒倍增电路的输入端与输出端分别连接于该第一负载电容器的两端，该第一米勒倍增电路用于增大该振荡电路的第一负载电容，其中，该第一负载电容为该晶体的第一端与地之间的电容。
通过本申请实施例的技术方案，在晶体振荡器的负载电容器的两端并联米勒倍增电路，从而增大其负载电容，使得晶体振荡器在起振时具有较大的可振荡跨导区域，提高了晶体振荡器的起振稳定性。与此同时，能够减少负载电容器占用的面积，降低电路成本。
在一种可能的实现方式中，该第一米勒倍增电路用于将该第一负载电容增大为该第一负载电容器的电容的(A+1)倍，A为该第一米勒倍增电路的增益。
在一种可能的实现方式中，该第一米勒倍增电路包括：第一倍增晶体管和第二倍增晶体管，该第一倍增晶体管和该第二倍增晶体管串联形成反相放大电路；
该第一倍增晶体管的栅极与漏极连接，该第一倍增晶体管的源极连接至电源电压，该第一倍增晶体管的漏极连接至该第二倍增晶体管的漏极；
该第二倍增晶体管的栅极为该第一米勒倍增电路的输入端，连接至该第一负载电容器的一端，该第二倍增晶体管的漏极为该第一米勒倍增电路的输出端，连接至该第一负载电容器的另一端，该第二倍增晶体管的源极连接至地。
通过本申请实施例的技术方案，第一倍增晶体管稳定工作在饱和状态，能够为第二倍增晶体管提供稳定的直流偏置，整个第一米勒倍增电路易于控制且工作在较为稳定的工作状态，与此同时，还能提供较为合适的增益，倍增第一负载电容至较为合适的大小范围，从而提供第二振荡晶体管合适的可起振跨导范围。
在一种可能的实现方式中，该晶体振荡器还包括：第一开关组，用于在该晶体振荡器起振时，连接该第一米勒倍增电路与该第一负载电容器，在该晶体振荡器维持振荡时，断开该第一米勒倍增电路与该第一负载电容器。
通过本申请实施例的技术方案，能够在晶体起振时提供大容量的负载电容，而在起振之后，维持振荡阶段，提供小容量的负载电容以节约晶体振荡器的功耗，使得该晶体振荡器可以用于更多的低功耗的应用场景中。
在一种可能的实现方式中，该第一开关组包括：第一开关，第二开关以及第三开关；
该第一开关连接该第二倍增晶体管的栅极以及该第一负载电容器的一端，该第二开关连接该第一倍增晶体管的漏极以及该第一负载电容器的另一端，该第三开关连接该第二倍增晶体管的栅极以及电源电压；
在该晶体振荡器起振时，该第一开关和该第二开关闭合，且该第三开关断开，该第一米勒倍增电路连接于该第一负载电容器，以增大该振荡电路的第一负载电容；
在该晶体振荡器维持振荡时，该第三开关闭合，且该第一开关和该第二开关断开，该振荡电路的第一负载电容等于该第一负载电容器的电容。
在一种可能的实现方式中，该第一米勒倍增电路还包括：
至少一个第一调节晶体管，该至少一个第一调节晶体管中每个第一调节晶体管的源极和漏极分别连接至该第一倍增晶体管的源极和漏极，该至少一个第一调节晶体管中每个第一调节晶体管的栅极连接至栅极控制电压。
在一种可能的实现方式中，该第一米勒倍增电路还包括：
至少一个第一调节开关，该至少一个第一调节开关一一对应的连接于与该至少一个第一调节晶体管，该第一调节开关用于控制是否将该第一调节晶体管连接至该第一倍增晶体管。
在一种可能的实现方式中，该至少一个第一调节开关用于调整该第一倍增晶体管的跨导，以调整该第一米勒倍增电路的增益A。
在上述申请实施例中，通过调整第一米勒倍增电路的增益A，从而调整晶体振荡器中的第一负载电容至合适的值，从而使得晶体振荡器易于起振，与此同时，也为调节晶体振荡器的振荡频率提供了一种新的手段。
在一种可能的实现方式中，若该至少一个第一调节晶体管为多个第一调节晶体管，该多个第一调节晶体管为相同结构的晶体管。
在一种可能的实现方式中，该第一米勒倍增电路还包括：
至少一个第二调节晶体管，该至少一个第二调节晶体管中每个第二调节晶体管的栅极、源极和漏极分别连接至该第二倍增晶体管的栅极、源极和漏极。
在一种可能的实现方式中，该第一米勒倍增电路还包括：
至少一个第二调节开关，该至少一个第二调节开关一一对应的连接于该至少一个第二调节晶体管，该第二调节开关用于控制是否将该第二调节晶体管连接至该第二倍增晶体管。
在一种可能的实现方式中，该至少一个第二调节开关用于调整该第二倍增晶体管的跨导，以调整该第一米勒倍增电路的增益A。
在一种可能的实现方式中，若该至少一个第二调节晶体管为多个第二调节晶体管，该多个第二调节晶体管为相同结构的晶体管。
在一种可能的实现方式中，该至少一个第二调节晶体管的结构与该第二倍增晶体管的结构相同。
在一种可能的实现方式中，该放大电路包括第一振荡晶体管和第二振荡晶体管和反馈电阻，该第一振荡晶体管、该第二振荡晶体管和该反馈电阻形成反相放大电路；
该第一振荡晶体管的栅极连接至栅极控制电压，该第一振荡晶体管的漏极连接至该晶体的第二端，该第一振荡晶体管的源极连接至电源电压；
该第二振荡晶体管的栅极连接至该晶体的第一端，该第二振荡晶体管的漏极连接至该晶体的第二端，该第二振荡晶体管的源极连接至地；
该反馈电阻的两端分别连接至该晶体的两端。
在一种可能的实现方式中，该第二倍增晶体管的宽长比与该第二振荡晶体管的宽长比之比用于调整该第二倍增晶体管的跨导以及该第一倍增晶体管的跨导，以调整该第一米勒倍增电路的增益A。
在一种可能的实现方式中，该第二调节晶体管的宽长比与该第一振荡晶体管的宽长比之比用于调整该第一倍增晶体管的跨导，以调整该第一米勒倍增电路的增益A。
在一种可能的实现方式中，还包括：第二米勒倍增电路，该第二米勒倍增电路的输入端与输出端分别连接于该第二负载电容器的两端，该第二米勒倍增电路用于增大该振荡电路的第二负载电容，其中，该第二负载电容为该晶体的第二端与地之间的电容。
在一种可能的实现方式中，该第二米勒倍增电路的电路结构与该第一米勒倍增电路的电路结构相同。
第二方面，提供一种芯片，包括：第一方面或者第一方面中任一种可能的实现方式中的晶体振荡器。
在一种可能的实现方式中，该芯片为时钟芯片，该时钟芯片用于提供时钟信号。
第三方面，提供一种电子设备，包括：第二方面或者第二方面中任一种可能的实现方式中的芯片。
通过在电子设备以及芯片中使用上述晶体振荡器，通过提高其中晶体振荡器的性能，从而提高电子设备以及芯片的整体性能。
附图说明
图1是一种典型的晶体振荡器的结构示意图。
图2是一种晶体振荡器在不同负载电容下的闭环传递函数的根轨迹图。
图3是图1中晶体的等效电路图。
图4是根据本申请实施例的一种晶体振荡器的示意性结构框图。
图5是根据本申请实施例的一种晶体振荡器的电路结构图。
图6是根据本申请实施例的另一种晶体振荡器的示意性结构框图。
图7至图13是根据本申请实施例的另几种晶体振荡器的电路结构图。
具体实施方式
下面将结合本申请实施例的附图，对本申请实施例进行描述。
本申请实施例可适用于包括处理器的电子设备或者电子系统，该处理器可以是一种集成电路芯片，具有信号的处理能力。该处理器可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
应理解，本文中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围。
还应理解，本说明书中描述的各种实施方式，既可以单独实施，也可以组合实施，本申请实施例对此并不限定。
除非另有说明，本申请实施例所使用的所有技术和科学术语与本申请的技术领域的技术人员通常理解的含义相同。本申请中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本申请的范围。本申请所使用的术语“和/或”包括一个或多个相关的所列项的任意的和所有的组合。
图1是一种晶体振荡器100的典型结构的示意图。该晶体振荡器100为一种皮尔斯振荡器(Pierce oscillator，或称皮尔斯晶体振荡器)结构。
如图1所示，该晶体振荡器100包括第一晶体管110、第二晶体管120、晶体130、第一电容器140、第二电容器150以及反馈电阻160。
其中，第一晶体管110的栅极连接至栅极控制电压Vbp，第一晶体管的源极连接至电源电压Vcc，第一晶体管110的漏极和第二晶体管120的漏极连接，第二晶体管120的漏极连接至地，即第一晶体管110和第二晶体管120形成反相放大电路的连接结构。第一晶体管110作为电流源给第二晶体管120提供偏置，反馈电阻160与第二晶体管120形成负反馈稳定Va和Vb的直流电压，第一电容器140和第二电容器150作为晶体振荡器100的负载电容，第一晶体管110和第二晶体管120用于为晶体130的起振和维持振荡提供跨导。
但是，图1所示的晶体振荡器100存在如下问题：
晶体振荡器100起振所需的跨导比维持振荡所需的跨导大，且过大的跨导或者过小的跨导都会导致振荡器不起振。因此，第一晶体管110和第二晶体管120，尤其是第二晶体管120的跨导需要设计在合适的区间中，否则振荡器无法起振。决定该跨导区间的因素有很多，其中一个与晶体振荡器100的负载电容有关，即与图1中的第一电容器140和第二电容器150的电容有关。
在极低功耗应用下，晶体振荡器100的负载电容器(第一电容器140和第二电容器150)的电容非常小，这将导致晶体振荡器100可振荡的跨导区间变得很小，因此对设置合理的跨导提出了挑战。尤其是不同工艺、温度和电压下，跨导的偏差可高达±50％以上，造成晶体振荡器可能不起振，从而影响其良率。
图2示出了一种晶体振荡器在不同负载电容下的闭环传递函数的根轨迹图。
具体地，该根轨迹图为传递函数的零极点随增益变化的轨迹图。图中横坐标的零极点的实轴，纵坐标为零极点的虚轴，零极点的实轴大于等于0时，晶体振荡器开始振荡。
由图2中可以看出，负载电容为4pF时，晶体振荡器的可振荡跨导区域为0.199μs至199.5μs。而负载电容为16pF时，晶体振荡器的可振荡跨导区域为1.259μs至3162μs。因此，当增大负载电容时，晶体振荡器的可振荡跨导区间大幅增加，即使会有不同工艺、温度和电压的影响，造成跨导的偏差，但由于晶体振荡器的可振荡跨导区间较大，晶体振荡器仍然能够正常起振。
另外，图3示出了图1中晶体130的等效电路图。
如图3所示，晶体130等效为图中虚线框所示的等效电路，包括并联电容131，等效电容132，等效电感133以及等效电阻134。
根据巴克豪森判据，当LC谐振电路在谐振频率时，电路整体等效阻抗的虚部为0，若此时实部为负则LC谐振电路振荡。因此只要保证从并联电容131两端看向电路的阻抗ZC，在谐振频率处的负电阻阻值大于晶体的等效电阻134的阻值RS，那么晶体振荡器即可振荡。
具体地，ZC的计算公式如下：
ZC的实部的计算公式如下：
其中，C1为第一电容器140的电容，C2为第二电容器150的电容，C3为并联电容器131的电容，gm为第二晶体管120的跨导。
为了让晶体振荡器起振，只要取合适的gm保证实部的负阻阻值大于等效电阻134的阻值RS，联立如下方程并求根即可得到晶体振荡器临界起振的gm大小。
对上述方程求解得到：
将上述求解得到的gm进行一阶泰勒展开，得到其近似表达式如下：
根据上述表达式，可以计算得到gm的最小值gm,min以及最大值gm,max，二者的计算表达式如下：
若C1、C2远大于C3，gm,min以及gm,max可以进一步简化为下述表达式：
gm,min≈ω2RSC1C2；
因此，第二晶体管120的跨导gm取值范围大小如下式表达式所示：
通过上述表达式可以看出，若要使得晶体振荡器100起振，第二晶体管120的跨导gm取值区间与第一电容器140的电容C1、第二电容器150的电容C2成正比。
通过上述图2以及图3的相关说明可知，随着负载电容器的电容增大，晶体振荡器的可振荡跨导区间增加。为了提高晶体振荡器起振的稳定性和可靠性，提高其生产良率，需要在晶体振荡器中设计一个大电容的负载电容器。但大电容的负载电容器意味着大的电容面积，对于晶体振荡器这种电容器面积占主导的电路而言，增大电容器的电容意味着增加电路成本。
因此，为了解决上述问题，本申请实施例利用米勒效应(miller effect)对晶体振荡器中的负载电容进行倍增，在采用小的负载电容器的情况下，倍增得到大的负载电容，以能够产生大的可振荡跨导区域，从而提高晶体振荡器的起振稳定性。与此同时，能够减少负载电容器占用的面积，降低电路成本，有利于晶体振荡器的小型化发展。
图4示出了本申请实施例提供的一种晶体振荡器的示意性结构框图。
如图4所示，该晶体振荡器200包括：振荡电路和第一米勒倍增电路250，其中，该振荡电路包括：放大电路210、晶体220、第一负载电容器230以及第二负载电容器240。
可选地，如图4所示，放大电路210与晶体220并联，第一负载电容器230和第二负载电容器240分别连接于该晶体220的第一端和第二端。第一米勒倍增电路250并联于上述第一负载电容器230，换言之，该第一米勒倍增电路的输入端与输出端分别连接于第一负载电容器230的两端。
可选地，在本申请实施例中，上述放大电路210可以为反相放大电路，例如，图1中所示的皮尔斯晶体振荡器中第一晶体管110和第二晶体管120形成的反相放大电路，因此，放大电路210中的第一晶体管和第二晶体管可以为晶体的振荡提供跨导，有利于晶体的快速起振。
可以理解的是，放大电路210除了可以为皮尔斯晶体振荡器中的反相放大电路以外，还可以为相关技术中其它类型的放大电路，本申请实施例对该放大电路210的具体电路结构不做限定。
对应的，本申请实施例中的晶体220、第一负载电容器230和第二负载电容器240可以分别为图1中皮尔斯晶体振荡器100中的晶体130、第一电容器140和第二电容器150。本申请实施例中的振荡电路形成的电路结构即为图1中所示的皮尔斯晶体振荡器的电路结构。
在此基础上，第一米勒倍增电路250并联于第一负载电容器230，用于增大振荡电路的第一负载电容，其中，第一负载电容为晶体220的第一端与地之间的电容。
可选地，该第一米勒倍增电路250可以为反相放大电路，根据米勒效应的原理，在反相放大电路中，输入与输出之间的电容由于放大器的放大作用，其等效到输入端的电容值会扩大(A+1)倍，其中A是该反相放大电路的增益(也称放大倍数)。换言之，在本申请实施例中，该第一米勒倍增电路250用于将第一负载电容增大为第一负载电容器230的电容的(A+1)倍，A为该第一米勒倍增电路250的增益，且A为正数。
通过本申请实施例的技术方案，在晶体振荡器的负载电容器的两端并联米勒倍增电路，从而增大其负载电容，使得晶体振荡器在起振时具有较大的可振荡跨导区域，提高了晶体振荡器的起振稳定性。与此同时，能够减少负载电容器占用的面积，降低电路成本。
以下，结合图5至图9中的具体示例，详细介绍本申请实施例的晶体振荡器的实现方式。
图5示出了本申请实施例提供的一种晶体振荡器的电路结构图。
如图5所示，上述放大电路210可以包括第一振荡晶体管211、第二振荡晶体管212以及反馈电阻213。上述第一米勒倍增电路250可以包括第一倍增晶体管251和第二倍增晶体管252，该两个倍增晶体管用于形成反相放大器，第一负载电容器230连接于该反相放大器的输入端Va和输出端Voa，该输入端Va也为晶体220的第一端。
可选地，在第一米勒倍增电路中，第一倍增晶体管251为P型沟道金属氧化物半导体(Positive Channel Metal Oxide Semiconductor，PMOS)晶体管，第二倍增晶体管252为n型沟道金属氧化物半导体(Negative Channel Metal Oxide Semiconductor，NMOS)晶体管。
作为示例，如图5所示，该第一米勒倍增电路250为A类放大电路，其中，第一倍增晶体管251的栅极(Gate)与漏极(Drain)连接，第一倍增晶体管251的源极(Source)连接至电源电压Vcc，使得第一倍增晶体管251工作在饱和区。第二倍增晶体管252的栅极为该第一米勒倍增电路250的输入端Va，连接至第一负载电容器230的一端，第二倍增晶体管252的漏极连接至第一倍增晶体管251的漏极，其为第一米勒倍增电路250的输出端Voa，连接至第一负载电容器230的另一端，该第二倍增晶体管252的源极连接至地Vgd。
在该情况下，若第一米勒倍增电路250的增益为A，则从第一倍增电路250的输入端Va看向第一负载电容器230，Va至Vgd之间的电容，也即振荡电路的第一负载电容C’1被倍增为(1+A)C1，其中，C1为第一负载电容器230的电容。
可以理解的是，在本申请实施例中，第一米勒倍增电路250除了可以为图5中所示的反相放大器结构以外，其还可以为其它类型的反相放大器，例如，第一倍增晶体管251的栅极不与漏极连接，而接入偏置电压；又例如，第一倍增晶体管251和第二倍增晶体管252的栅极连接，作为第一米勒倍增电路250的输入端。本申请实施例对该第一米勒倍增电路250的具体电路结构不做限定。
优选地，第一米勒倍增电路250设计为如图5所示的电路结构，此时，第一倍增晶体管251稳定工作在饱和状态，能够为第二倍增晶体管252提供稳定的直流偏置，整个第一米勒倍增电路250易于控制且工作在较为稳定的工作状态，与此同时，还能提供较为合适的增益，倍增第一负载电容至较为合适的大小范围，从而提供第二振荡晶体管212合适的可起振跨导范围。
上文图4以及图5的申请实施例中，晶体振荡器200仅包括第一米勒倍增电路250，并联在第一负载电容器230两端，用于对第一负载电容进行倍增。
图6和图7示出了本申请实施例提供另两例晶体振荡器200的结构框图以及电路结构示意图。
如图6和图7所示，该晶体振荡器200还包括：第二米勒倍增电路260，并联在第二负载电容器240两端，用于对第二负载电容进行倍增，其中，该第二负载电容为晶体220的第二端与地之间的电容。
可以理解的是，该第二米勒倍增电路260的相关技术方案可以参见上文中第一米勒倍增电路250的相关说明，此处不赘述。
作为示例，如图7所示，该第二米勒倍增电路260的电路结构与上文中图5所示的第一米勒倍增电路250的电路结构相同，其包括第三倍增晶体管261以及第四倍增晶体管262形成的反相放大器，第二负载电容器240连接在该反相放大器的输入端Vb和输出端Vob之间，该输入端Vb也即晶体220的第二端。
还可以理解的是，该第二米勒倍增电路260除了可以为图7所示的电路结构以外，其还可以为其它类型的反相放大电路，具体的电路类型和电路结构可以与第一米勒倍增电路250相同或者不同，本申请实施例对此不做具体限定。
上文实施例中，通过米勒倍增电路对晶体振荡器中的负载电容进行了倍增，从而便于晶体振荡器起振提高起振稳定性。但是，在晶体起振之后，维持晶体振荡的电容往往小于起振所需的电容，特别是在低功耗的应用场景下，仅需要较小的负载电容，此时，负载电容中为了起振稳定性预留的电容会被浪费。
基于此问题，进一步地，本申请实施例提供了一种包括开关单元组的晶体振荡器，能够在晶体起振时提供大容量的负载电容，而在起振之后，维持振荡阶段，提供小容量的负载电容以节约晶体振荡器的功耗，使得该晶体振荡器可以用于更多的低功耗的应用场景中。
可选地，晶体振荡器200可以包括：第一开关单元组，该第一开关组用于在晶体振荡器起振时，连接上述第一米勒倍增电路与上述第一负载电容器，而在晶体振荡器维持振荡时，断开上述第一米勒倍增电路与上述第一负载电容器。
基于图5所示的申请实施例，图8示出了另一种晶体振荡器200的电路结构示意图。
如图8所示，在本申请实施例中，该晶体振荡器200中的第一开关组包括：第一开关253，第二开关254以及第三开关255。
其中，第一开关253连接第二倍增晶体管252的栅极以及第一负载电容器230的一端(Va)，第二开关254连接第一倍增晶体管251的漏极以及第一负载电容器230的另一端(Voa)，第三开关255连接第二倍增晶体管252的栅极以及电源电压Vcc。
当第一开关253和第二开关254同时闭合，且第三开关255断开时，第一负载电容器230接入第一米勒倍增电路250的输入端与输出端之间，以对第一负载电容进行倍增。
当第三开关255闭合，且第一开关253和第二开关254同时断开时，第二倍增晶体管252导通，第一负载电容器230的一端(Voa)接地，此时，第一负载电容为第一负载电容器230的电容。
可选地，在本申请实施例中，可以通过控制单元控制第一开关组中每个开关的状态，其中，在同一时刻，第一开关253和第二开关254的开关状态保持一致，且与第三开关255的开关状态相反。
可以理解的是，图8中第一开关组中各开关的数量和位置仅为示例性说明，各开关除了位于图8所示的位置以外，还可以位于电路中的其它位置，例如：第二开关254可以用于连接第一倍增晶体管251的源极和电源电压Vcc，和/或，第三开关255用于连接第二倍增晶体管252的栅极和其它电源电压，等等。本申请实施例对该第一开关组中的开关位置不做具体限定，旨在通过第一开关组控制是否将第一米勒倍增电路250连接至第一负载电容器230即可。
可选地，晶体振荡器200还可以包括：第二开关单元组，该第二开关组用于在晶体振荡器起振时，连接上述第二米勒倍增电路与上述第二负载电容器，而在晶体振荡器维持振荡时，断开上述第二米勒倍增电路与上述第二负载电容器。
基于图7所示的申请实施例，图9示出了另一种晶体振荡器200的电路结构示意图。
如图9所示，在本申请实施例中，该晶体振荡器200中的第二开关组包括：第四开关263，第五开关264以及第六开关265。
其中，第四开关263连接第四倍增晶体管262的栅极以及第二负载电容器240的一端(Vb)，第五开关264连接第三倍增晶体管261的漏极以及第二负载电容器240的另一端(Vob)。第六开关265连接第四倍增晶体管262的栅极以及电源电压Vcc。
当第四开关263和第五开关264同时闭合，且第六开关265断开时，第二负载电容器240接入第二米勒倍增电路260的输入端与输出端之间，以对该第二负载电容进行倍增。
当第六开关265闭合，且第四开关263和第五开关264同时断开时，第四倍增晶体管262导通，第二负载电容器240的一端(Vob)接地，此时第二负载电容为第二负载电容器240的电容。
可选地，在本申请实施例中，可以通过控制单元控制第二开关组中每个开关的状态，其中，在同一时刻，第四开关263和第五开关264的开关状态保持一致，且与第六开关265的开关状态相反。
进一步地，在本申请实施例中，在同一时刻，控制单元可以控制第一开关253、第二开关254、第四开关263以及第五开关264的开关状态一致，且控制第三开关255和第六开关265的开关状态一致。
类似的，图9中第二开关组中各开关的数量和位置仅为示例性说明，各开关除了位于图9所示的位置以外，还可以位于电路中的其它位置，例如：第五开关264可以用于连接第三倍增晶体管261的源极和电源电压Vcc，和/或，第六开关265用于连接第四倍增晶体管262的栅极和其它电源电压，等等。本申请实施例对该第二开关组中的开关位置不做具体限定，
通过上文的介绍的实施例，第一负载电容器230可以并联至第一米勒倍增电路250，以对第一负载电容倍增，和/或，第二负载电容器240可以并联至第二米勒倍增电路260，以对第二负载电容倍增，具体的，负载电容的倍增量与米勒倍增电路的增益相关。
在上文实施例中，以图7至图9中的第一米勒倍增电路250为例，其增益计算公式如下：
其中，gm51和gm52分别为第一倍增晶体管251的跨导和第二倍增晶体管252的跨导，可以通过调整gm51和gm52来调整负载电容的倍增量。
具体地，第一倍增晶体管251的跨导gm51的计算公式如下：
其中，μ为电子迁移率，Cox为第一倍增晶体管251的栅氧化层电容，W/L为第一倍增晶体管251的宽长比，Id51为第一倍增晶体管251的漏极电流。
具体地，第二倍增晶体管252镜像于放大电路中的第二振荡晶体管212，第二倍增晶体管252的漏极电流Id52以及跨导gm52的计算公式如下：
Id52＝NIB，gm52＝Ngm12；
其中，N为第二倍增晶体管252的宽长比与第二振荡晶体管212的宽长比之比，IB为第二振荡晶体管212的漏极电流，也为第一振荡晶体管211的漏极电流，gm12为第二振荡晶体管212的跨导。
因此，由以上公式可以看出，可以通过调整第一倍增晶体管251的工艺条件，例如宽长比等，来调整第一倍增晶体管251的跨导；和/或，调整第一倍增晶体管251的漏极电流，来调整第一倍增晶体管251的跨导，从而调整第一米勒倍增电路250的增益。
或者，也可以通过调整第二倍增晶体管252的工艺条件，例如宽长比等，调整第二倍增晶体管252的跨导；和/或，调整第二倍增晶体管252的漏极电流，来调整第二倍增晶体管252的跨导，从而调整第一米勒倍增电路250的增益。
可以理解的是，图7和图9中所示的第二米勒倍增电路260的电路结构与第一米勒倍增电路250的电路结构一致，其增益的计算方式以及其增益的调整方式可以参见上下文中第一米勒倍增电路250的调整方式，此处不再赘述。
下面，结合图10至图12说明可调增益的第一米勒倍增电路250的电路结构。
(1)在第一种实施例中：
可以在设计以及制造阶段，通过调整上述N，即第二倍增晶体管252的宽长比与第二振荡晶体管212的宽长比之比，调整第二倍增晶体管252的跨导gm52，从而调整第一米勒倍增电路250的增益A。
(2)进一步地，在第二种实施例中：
可以在实际使用阶段，通过在第二倍增晶体管252上并联至少一个晶体管，通过调整并联的晶体管的数量，调整并联晶体管后的第二倍增晶体管252的跨导gm52，从而调整第一米勒倍增电路250的增益A。
作为示例，图10示出了本实施例中另一种晶体振荡器200的电路结构示意图。
如图10所示，在本申请实施例中，该第一米勒倍增电路250还包括：
n个第二调节晶体管(2521至252n)，该n个第二调节晶体管中每个第二调节晶体管的栅极、源极和漏极分别连接至第二倍增晶体管252的栅极、源极和漏极，其中，n为正整数。
可选地，该第一米勒倍增电路250还包括：n个第二调节开关(2511至251n)，该n个第二调节开关一一对应的连接于n个第二调节晶体管，该第二调节开关用于控制是否将第二调节晶体管连接至第二倍增晶体管252。
作为示例，如图10所示，该n个第二调节开关一一对应的连接上述n个第二调节晶体管的漏极与第一负载电容器230的一端(Voa)。
可选地，n个第二调节晶体管(2521至252n)可以均为NMOS晶体管。进一步地，该n个第二调节晶体管可以为相同结构的晶体管。更进一步地，该n个第二调节晶体管可以为与第二倍增晶体管252相同结构的晶体管。采用该实施方式，能够更为便捷的调控第二调节晶体管后的第二倍增晶体管252的漏极电流Id52以及跨导gm52，从而调整第一米勒倍增电路250的增益A。
若该n个第二调节晶体管(2521至252n)为与第二倍增晶体管252相同结构的晶体管，则在如图10所示的电路结构中，连接第二调节晶体管后的第二倍增晶体管252的漏极电流Id52以及跨导gm52的计算公式如下：
Id52＝iNIB，gm52＝iNgm12；
其中，i表示连接至第二倍增晶体管252的第二调节晶体管的数量，1≤i≤n，且i为正整数。N为第二倍增晶体管252的宽长比与第二振荡晶体管212的宽长比之比，IB为第二振荡晶体管212的漏极电流，gm12为第二振荡晶体管212的跨导。
在实际应用过程中，可以通过调整i和N中一个或者多个参数，从而调整并联晶体管后的第二倍增晶体管252的跨导gm52。
(3)在第三种实施例中：
可以通过调整第一倍增晶体管251的漏极电流Id51，来调整第一倍增晶体管251的跨导gm51，从而调整第一米勒倍增电路250的增益A。
作为示例，图11示出了本实施例中另一种晶体振荡器200的电路结构示意图。
如图11所示，在本申请实施例中，该第一米勒倍增电路250还包括：
m个第一调节晶体管(2531至253m)，该m个第一调节晶体管中每个第一调节晶体管的源极和漏极分别连接至第一倍增晶体管251的源极和漏极，该m个第一调节晶体管中每个第一调节晶体管的栅极连接至栅极控制电压Vbp，其中，m为正整数。
可选地，该第一米勒倍增电路250还包括：
m个第一调节开关(2541至254m)，该m个第一调节开关一一对应的连接于与上述m个第一调节晶体管，该第一调节开关用于控制是否将第一调节晶体管连接至第一倍增晶体管251。
作为示例，如图11所示，该m个第一调节开关一一对应的连接上述m个第一调节晶体管的漏极与第一倍增晶体管251的漏极。
可选地，m个第一调节晶体管均为PMOS晶体管，进一步地，该m个第一调节晶体管可以为相同结构的晶体管。
若该m个第一调节晶体管(2531至253m)为相同结构的晶体管，其中每个第一调节晶体管的漏极电流为Id53，则在如图11所示的电路结构中，第一倍增晶体管251的漏极Id51的计算公式如下：
Id51＝Id52-jId53；
其中，Id52＝NIB，N为第二倍增晶体管252的宽长比与第二振荡晶体管212的宽长比之比，IB为第二振荡晶体管212的漏极电流，j表示并联至第一倍增晶体管251的第一调节晶体管的数量，1≤j≤m，且j为正整数。
进一步地，若上述m个第一调节晶体管(2531至253m)为相同结构的晶体管，且每个第一调节晶体管的宽长比与第一振荡晶体管211的宽长比之比为M，则第一调节晶体管的漏极电流Id53、第一倍增晶体管251的漏极Id51和跨导gm51的计算公式如下：
Id53＝MIB，Id51＝NIB-jMIB，
由上述公式可以看出，在实际应用过程中，可以通过调整j、M、N中的一个或者多个参数，从而调整第一倍增晶体管251的跨导gm51。
(4)在第四种实施例中：
综合上述第二种实施例以及第三种实施例的技术方案，可以在实际使用阶段，通过控制在第二倍增晶体管252上并联的第二调节晶体管的数量，来调整第二倍增晶体管252的跨导gm52，并通过调整第一倍增晶体管251的漏极电流Id51，来调整第一倍增晶体管251的跨导gm51，从而调整第一米勒倍增电路250的增益A。
作为示例，图12示出了本实施例中另一种晶体振荡器200的电路结构示意图。
如图12所示，在本申请实施例中，该第一米勒倍增电路250还包括：m个第一调节晶体管和m个第一调节开关，以及n个第二调节晶体管和n个第二调节开关。该m个第一调节晶体管和m个第一调节开关，以及n个第二调节晶体管和n个第二调节开关可以参见上文图10和图11的相关描述，此处不再赘述。
在如图12所示的电路结构中，第二倍增晶体管252的漏极电流Id52和跨导gm52和的计算公式如下：
Id52＝iNIB，gm52＝iNgm12；
其中，i表示连接至第二倍增晶体管252的第二调节晶体管的数量，1≤i≤n，且i为正整数，N为第二倍增晶体管252的宽长比与第二振荡晶体管212的宽长比之比，IB为第二振荡晶体管212的漏极电流，gm12为第二振荡晶体管212的跨导。
第一倍增晶体管251的漏极Id51和跨导gm51的计算公式如下：
Id51＝iNIB-jMIB，
其中，j表示连接至第一倍增晶体管251的第一调节晶体管的数量，1≤j≤m，且j为正整数。M为第二调节晶体管的宽长比与第一振荡晶体管211的宽长比之比。
由上述公式可以看出，在实际应用过程中，可以通过控制i、j、M、N中的一个或者多个参数，调整第二倍增晶体管252的跨导gm52和第一倍增晶体管251的跨导gm51，以调整第一米勒倍增电路250的增益A。
在上述申请实施例中，通过调整第一米勒倍增电路250的增益A，从而调整晶体振荡器中的第一负载电容至合适的值，从而使得晶体振荡器易于起振，与此同时，也为调节晶体振荡器的振荡频率提供了一种新的手段。
结合上述图10至图12中的可调增益的第一米勒倍增电路250的电路结构，可以理解的是，第二米勒倍增电路260的电路结构可以与上文任意一种第一米勒倍增电路250的电路结构一致。
作为示例，图13示出了本申请中一种优选的晶体振荡器200的电路结构的示意图。
如图13所示，该晶体振荡器200包括第一米勒倍增电路250以及第二米勒倍增电路260，第一米勒倍增电路250的电路结构与图12中的第一米勒倍增电路250的电路结构一致，第二米勒倍增电路260的电路结构镜像于该第一米勒倍增电路250。
具体地，如图13所示，该第二米勒倍增电路260可以包括：n个第三调节开关(2611至261n)与n个第三调节晶体管(2621至262n)。
可选地，n个第三调节晶体管(2621至262n)均为NMOS晶体管。进一步地，该n个第三调节晶体管可以为相同结构的晶体管。更进一步地，该n个第三调节晶体管可以为与第四倍增晶体管262相同结构的晶体管。
可选地，该第二米勒倍增电路260还可以包括：m个第四调节开关(2641至264m)与m个第四调节晶体管(2631至263m)。
可选地，m个第四调节晶体管均为PMOS晶体管，进一步地，该m个第四调节晶体管可以为相同结构的晶体管。
可以理解的是，本申请实施例中，第二米勒倍增电路260中的调节开关以及调节晶体管的相关技术方案可以参见上文中第一米勒倍增电路250中的调节开关和调节晶体管的相关描述，第二米勒倍增电路260的增益的调整方法也可以参见上文中第一米勒倍增电路250的增益的调整方法，此处不再具体赘述。
还可以理解的是，在图13所示的实施例中，第三调节晶体管和第三调节开关的数量包括但不限于是n，第四调节晶体管和第四调节开关的数量包括但不限于是m，本申请实施例对此不做具体限定。
另外，图13中的第二米勒倍增电路260镜像于图12中的第一米勒倍增电路250，除此之外，第二米勒倍增电路260还可以镜像于图10或者图11的第一米勒倍增电路250。在晶体振荡器200中，第一米勒倍增电路250和第二米勒倍增电路260的结构可以相同或者也可以不相同，本申请实施例对此也不做具体限定。
例如，若第一米勒倍增电路250和第二米勒倍增电路260的结构不相同，第一米勒倍增电路250可以为图10所示的电路结构，第二米勒倍增电路260可以为镜像于图11或者图12所示的电路结构。若第一米勒倍增电路250和第二米勒倍增电路260的结构相同，则第一米勒倍增电路250为图10所示的电路结构，且第二米勒倍增电路260为镜像于图10所示的电路结构，或者，第一米勒倍增电路250为图11所示的电路结构，且第二米勒倍增电路260为镜像于图11所示的电路结构。
本申请实施例还提供一种芯片，包括上述本申请各种实施例中的晶体振荡器。
在一些可能的实施方式中，该芯片可以为时钟芯片，例如实时时钟(Real TimeClock，RTC)芯片，该时钟芯片可以为处理器等其它类型的芯片提供时钟信号。
本申请实施例还提供了一种电子设备，该电子设备包括：上述实施例中的芯片。
作为示例而非限定，本申请实施例中的电子设备可以为任意需要时钟信号的设备，例如终端设备、手机、平板电脑、笔记本电脑、台式机电脑、游戏设备、车载电子设备或穿戴式智能设备等便携式或移动计算设备，以及电子数据库、汽车等其他电子设备。
需要说明的是，在不冲突的前提下，本申请描述的各个实施例和/或各个实施例中的技术特征可以任意的相互组合，组合之后得到的技术方案也应落入本申请的保护范围。
应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围，本领域技术人员可以在上述实施例的基础上进行各种改进和变形，而这些改进或者变形均落在本申请的保护范围内。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种晶体振荡器，其特征在于，包括：
振荡电路，包括：晶体、放大电路、第一负载电容器和第二负载电容器，所述晶体的两端分别连接于所述放大电路的输入端与输出端，所述第一负载电容器和所述第二负载电容器分别连接于所述晶体的第一端和第二端；
第一米勒倍增电路，所述第一米勒倍增电路的输入端与输出端分别连接于所述第一负载电容器的两端，所述第一米勒倍增电路用于增大所述振荡电路的第一负载电容，其中，所述第一负载电容为所述晶体的第一端与地之间的电容；
其中，所述第一米勒倍增电路包括：第一倍增晶体管和第二倍增晶体管，所述第一倍增晶体管和所述第二倍增晶体管串联形成反相放大电路；
所述第一倍增晶体管的栅极与漏极连接，所述第一倍增晶体管的源极连接至电源电压，所述第一倍增晶体管的漏极连接至所述第二倍增晶体管的漏极；
所述第二倍增晶体管的栅极为所述第一米勒倍增电路的输入端，连接至所述第一负载电容器的一端，所述第二倍增晶体管的漏极为所述第一米勒倍增电路的输出端，连接至所述第一负载电容器的另一端，所述第二倍增晶体管的源极连接至地；
所述晶体振荡器还包括：
第一开关组，用于在所述晶体振荡器起振时，连接所述第一米勒倍增电路与所述第一负载电容器，在所述晶体振荡器维持振荡时，断开所述第一米勒倍增电路与所述第一负载电容器；
其中，所述第一开关组包括：第一开关，第二开关以及第三开关；
所述第一开关连接所述第二倍增晶体管的栅极以及所述第一负载电容器的一端，所述第二开关连接所述第一倍增晶体管的漏极以及所述第一负载电容器的另一端，所述第三开关连接所述第二倍增晶体管的栅极以及电源电压；
在所述晶体振荡器起振时，所述第一开关和所述第二开关闭合，且所述第三开关断开，所述第一米勒倍增电路连接于所述第一负载电容器，以增大所述振荡电路的第一负载电容；
在所述晶体振荡器维持振荡时，所述第三开关闭合，且所述第一开关和所述第二开关断开，所述振荡电路的第一负载电容等于所述第一负载电容器的电容。
2.根据权利要求1所述的晶体振荡器，其特征在于，所述第一米勒倍增电路用于将所述第一负载电容增大为所述第一负载电容器的电容的（A+1）倍，A为所述第一米勒倍增电路的增益。
3.根据权利要求1或2所述的晶体振荡器，其特征在于，所述第一米勒倍增电路还包括：
至少一个第一调节晶体管，所述至少一个第一调节晶体管中每个第一调节晶体管的源极和漏极分别连接至所述第一倍增晶体管的源极和漏极，所述至少一个第一调节晶体管中每个第一调节晶体管的栅极连接至栅极控制电压。
4.根据权利要求3所述的晶体振荡器，其特征在于，所述第一米勒倍增电路还包括：
至少一个第一调节开关，所述至少一个第一调节开关一一对应的连接于与所述至少一个第一调节晶体管，所述第一调节开关用于控制是否将所述第一调节晶体管连接至所述第一倍增晶体管。
5.根据权利要求4所述的晶体振荡器，其特征在于，所述至少一个第一调节开关用于调整所述第一倍增晶体管的跨导，以调整所述第一米勒倍增电路的增益A。
6.根据权利要求3所述的晶体振荡器，其特征在于，若所述至少一个第一调节晶体管为多个第一调节晶体管，所述多个第一调节晶体管为相同结构的晶体管。
7.根据权利要求1或2所述的晶体振荡器，其特征在于，所述第一米勒倍增电路还包括：
至少一个第二调节晶体管，所述至少一个第二调节晶体管中每个第二调节晶体管的栅极、源极和漏极分别连接至所述第二倍增晶体管的栅极、源极和漏极。
8.根据权利要求7所述的晶体振荡器，其特征在于，所述第一米勒倍增电路还包括：
至少一个第二调节开关，所述至少一个第二调节开关一一对应的连接于所述至少一个第二调节晶体管，所述第二调节开关用于控制是否将所述第二调节晶体管连接至所述第二倍增晶体管。
9.根据权利要求8所述的晶体振荡器，其特征在于，所述至少一个第二调节开关用于调整所述第二倍增晶体管的跨导，以调整所述第一米勒倍增电路的增益A。
10.根据权利要求7所述的晶体振荡器，其特征在于，若所述至少一个第二调节晶体管的数量为多个第二调节晶体管，所述多个第二调节晶体管为相同结构的晶体管。
11.根据权利要求10所述的晶体振荡器，其特征在于，所述至少一个第二调节晶体管的结构与所述第二倍增晶体管的结构相同。
12.根据权利要求1或2所述的晶体振荡器，其特征在于，所述放大电路包括第一振荡晶体管、第二振荡晶体管和反馈电阻；
所述第一振荡晶体管的栅极连接至栅极控制电压，所述第一振荡晶体管的漏极连接至所述晶体的第二端，所述第一振荡晶体管的源极连接至电源电压；
所述第二振荡晶体管的栅极连接至所述晶体的第一端，所述第二振荡晶体管的漏极连接至所述晶体的第二端，所述第二振荡晶体管的源极连接至地；
所述反馈电阻的两端分别连接至所述晶体的两端。
13.根据权利要求12所述的晶体振荡器，其特征在于，所述第二倍增晶体管的宽长比与所述第二振荡晶体管的宽长比之比用于调整所述第二倍增晶体管的跨导以及所述第一倍增晶体管的跨导，以调整所述第一米勒倍增电路的增益A。
14.根据权利要求12所述的晶体振荡器，其特征在于，第二调节晶体管的宽长比与所述第一振荡晶体管的宽长比之比用于调整所述第一倍增晶体管的跨导，以调整所述第一米勒倍增电路的增益A。
15.根据权利要求1或2所述的晶体振荡器，其特征在于，还包括：第二米勒倍增电路，所述第二米勒倍增电路的输入端与输出端分别连接于所述第二负载电容器的两端，所述第二米勒倍增电路用于增大所述振荡电路的第二负载电容，其中，所述第二负载电容为所述晶体的第二端与地之间的电容。
16.根据权利要求15所述的晶体振荡器，其特征在于，所述第二米勒倍增电路的电路结构与所述第一米勒倍增电路的电路结构相同。
17.一种芯片，其特征在于，包括：
如权利要求1至16中任一项所述的晶体振荡器。
18.根据权利要求17所述的芯片，其特征在于，所述芯片为时钟芯片，所述时钟芯片用于提供时钟信号。
19.一种电子设备，其特征在于，包括：
如权利要求17所述的芯片。
CN202010936353.8A 2020-09-08 2020-09-08 晶体振荡器、芯片和电子设备 Active CN111953315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010936353.8A CN111953315B (zh) 2020-09-08 2020-09-08 晶体振荡器、芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010936353.8A CN111953315B (zh) 2020-09-08 2020-09-08 晶体振荡器、芯片和电子设备

Publications (2)

Publication Number Publication Date
CN111953315A CN111953315A (zh) 2020-11-17
CN111953315B true CN111953315B (zh) 2024-02-20

Family

ID=73356496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010936353.8A Active CN111953315B (zh) 2020-09-08 2020-09-08 晶体振荡器、芯片和电子设备

Country Status (1)

Country Link
CN (1) CN111953315B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292064B1 (en) * 1999-04-16 2001-09-18 Fujitsu Limited Voltage controlled oscillator and semiconductor IC device including a voltage controlled capacitor
CN1607726A (zh) * 2003-09-15 2005-04-20 三星电子株式会社 电容倍增器
CN1698262A (zh) * 2003-03-06 2005-11-16 松下电器产业株式会社 晶体振荡电路
US7002423B1 (en) * 2004-07-20 2006-02-21 Pericom Semiconductor Corp. Crystal clock generator operating at third overtone of crystal's fundamental frequency
CN101753103A (zh) * 2008-12-09 2010-06-23 博通集成电路（上海）有限公司 解调信号的装置
CN102624335A (zh) * 2012-04-17 2012-08-01 钜泉光电科技(上海)股份有限公司 新型的晶体振荡器电路
CN102684601A (zh) * 2012-05-18 2012-09-19 苏州慧飞信息科技有限公司 晶体振荡电路
CN104426479A (zh) * 2013-08-29 2015-03-18 京微雅格（北京）科技有限公司 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
CN108401476A (zh) * 2018-03-09 2018-08-14 深圳市汇顶科技股份有限公司 晶体振荡器
CN109120231A (zh) * 2017-06-26 2019-01-01 硕呈科技股份有限公司 快速起振的单接点石英振荡装置及操作方法
CN111108684A (zh) * 2019-11-19 2020-05-05 深圳市汇顶科技股份有限公司 振荡电路、芯片、电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261747A (ja) * 2005-03-15 2006-09-28 Epson Toyocom Corp 圧電発振器
WO2007069455A1 (ja) * 2005-12-15 2007-06-21 Asahi Kasei Emd Corporation 電圧制御発振器
US8120439B2 (en) * 2009-08-13 2012-02-21 Texas Instruments Incorporated Fast start-up crystal oscillator
US8890610B2 (en) * 2012-03-28 2014-11-18 Texas Instruments Incorporated Compensation circuitry and method for amplifiers driving large capacitive loads
CN104253587B (zh) * 2013-06-27 2017-10-20 上海东软载波微电子有限公司 晶体振荡器
US10483913B2 (en) * 2017-07-13 2019-11-19 Qualcomm Incorporated Low power crystal oscillator

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292064B1 (en) * 1999-04-16 2001-09-18 Fujitsu Limited Voltage controlled oscillator and semiconductor IC device including a voltage controlled capacitor
CN1698262A (zh) * 2003-03-06 2005-11-16 松下电器产业株式会社 晶体振荡电路
CN1607726A (zh) * 2003-09-15 2005-04-20 三星电子株式会社 电容倍增器
US7002423B1 (en) * 2004-07-20 2006-02-21 Pericom Semiconductor Corp. Crystal clock generator operating at third overtone of crystal's fundamental frequency
CN101753103A (zh) * 2008-12-09 2010-06-23 博通集成电路（上海）有限公司 解调信号的装置
CN102624335A (zh) * 2012-04-17 2012-08-01 钜泉光电科技(上海)股份有限公司 新型的晶体振荡器电路
CN102684601A (zh) * 2012-05-18 2012-09-19 苏州慧飞信息科技有限公司 晶体振荡电路
CN104426479A (zh) * 2013-08-29 2015-03-18 京微雅格（北京）科技有限公司 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
CN109120231A (zh) * 2017-06-26 2019-01-01 硕呈科技股份有限公司 快速起振的单接点石英振荡装置及操作方法
CN108401476A (zh) * 2018-03-09 2018-08-14 深圳市汇顶科技股份有限公司 晶体振荡器
CN111108684A (zh) * 2019-11-19 2020-05-05 深圳市汇顶科技股份有限公司 振荡电路、芯片、电子设备

Also Published As

Publication number Publication date
CN111953315A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
TW512585B (en) Crystal oscillator with peak detector amplitude control
US7355489B2 (en) High gain, high frequency CMOS oscillator circuit and method
US8106718B2 (en) GM-boosted differential drain-to-source feedback colpitts voltage controlled oscillator
JP5384959B2 (ja) 電子回路
CN106100633B (zh) 一种晶体振荡器驱动电路
US7183868B1 (en) Triple inverter pierce oscillator circuit suitable for CMOS
JP2004194336A (ja) 高品質並列共振発振器
Hamzah et al. Design and analysis of a boosted pierce oscillator using MEMS SAW resonators
CN102624332A (zh) 石英振荡电路的负载电容确定方法和用该方法的电子设备
CN111953315B (zh) 晶体振荡器、芯片和电子设备
JP2006165720A (ja) 発振回路
Zuo et al. 1.5-GHz CMOS voltage-controlled oscillator based on thickness-field-excited piezoelectric AlN contour-mode MEMS resonators
WO2022051913A1 (zh) 晶体振荡器、芯片和电子设备
US8653898B2 (en) Crystal oscillator circuit
CN106936385A (zh) 低功耗宽电压的晶振电路
JP5987403B2 (ja) 回路装置、発振装置及び電子機器
KR20010021705A (ko) 오실레이터를 포함한 집적 회로
CN111082802B (zh) 晶振驱动电路
JP2008211757A (ja) 温度補償圧電発振器
US20130300476A1 (en) Low noise and low power voltage controlled oscillators
CN108123683A (zh) 一种晶振电路
JP2013197837A (ja) 発振器及び電子機器
US8558630B2 (en) Oscillator circuit and electronic apparatus including the same
US20090219103A1 (en) Oscillator Arrangement and Method for Operating an Oscillating Crystal
US20230291352A1 (en) Oscillator acceleration circuit, chip and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant