CN105915180A - 一种谐振电路的参数确定方法 - Google Patents

Abstract

本发明提供了一种谐振电路的参数确定方法，该方法包括：预先设置谐振条件；根据时钟频率需求，确定晶体的初始负载电容；根据初始负载电容以及所述谐振电路中寄生电容的经验值，调整晶体的负载电容、所述第一电容和所述第二电容的值，保证调整后所述谐振电路满足所述谐振条件；将满足所述谐振条件的所述谐振电路中晶体的负载电容、所述第一电容和所述第二电容的值作为选定的参数值；其中，所述谐振电路中寄生电容的经验值为5pF。根据本方案，可以进一步提高参数选择的准确率，从而保证谐振电路中各个元器件的参数选择更加合适。

Description

一种谐振电路的参数确定方法

技术领域

本发明涉及电子电路技术领域，特别涉及一种谐振电路的参数确定方法。

背景技术

石英晶体可以构成晶体谐振器，为与其相连的电路提供时钟信号。谐振电路中各个元器件的参数选择关系到谐振电路的谐振效果。若参数的选择不合适，会导致谐振电路无法起振等问题。

发明内容

本发明实施例提供了一种谐振电路的参数确定方法，以为谐振电路中的各个元器件选择合适的参数。

本发明实施例提供了一种谐振电路的参数确定方法，所述谐振电路包括：晶体、与晶体的第一端相连的第一电容和与晶体的第二端相连的第二电容，其中，晶体的第一端和第二端分别与外部电路的输入端、输出端连接；所述方法包括：预先设置谐振条件；所述方法还包括：

根据时钟频率需求，确定晶体的初始负载电容；

根据初始负载电容以及所述谐振电路中寄生电容的经验值，调整晶体的负载电容、所述第一电容和所述第二电容的值，保证调整后所述谐振电路满足所述谐振条件；

将满足所述谐振条件的所述谐振电路中晶体的负载电容、所述第一电容和所述第二电容的值作为选定的参数值；

其中，所述谐振电路中寄生电容的经验值为5pF。

优选地，所述根据初始负载电容以及所述谐振电路中寄生电容的经验值，调整晶体的负载电容、所述第一电容和所述第二电容的值，包括：

利用下式，对晶体的负载电容、所述第一电容和所述第二电容的值进行调整：

$C_L=\frac{C_d\×C_g}{C_d+C_g}+C_s$

其中，C_L用于表征所述负载电容的值，C_d和C_g分别用于表征所述第一电容的值和所述第二电容的值，C_s用于表征所述寄生电容的值。

优选地，调整后所述负载电容的值与所述初始负载电容之间的差值小于设定的第一阈值。

优选地，所述谐振条件包括：频率准确度匹配子条件、起振可靠度子条件和功耗稳定性子条件中的至少一种。

优选地，所述频率准确度匹配子条件包括：所述谐振电路的谐振频率与需求的所述时钟频率之间的频差小于设定的第二阈值。

优选地，所述起振可靠度子条件包括：在所述谐振电路中晶体与所述第二电容之间串联可调电阻，并将可调电阻从0欧姆开始向大调整，在所述谐振电路停振时，计算晶体等效串联电阻的值，保证该晶体等效串联电阻的值小于外部电路等效电阻的1/10。

优选地，所述计算晶体等效串联电阻的值，包括：通过如下公式计算晶体等效串联电阻的值：

$ESR=R_r\×(1+\frac{C_0}{C_L})$

其中，ESR用于表征晶体等效串联电阻，R_r用于表征谐振电阻，C₀用于表征等效电路静态臂里的电容，C_L用于表征所述负载电容。

优选地，所述功耗稳定性子条件包括：保证晶体激励水平小于设定的晶体功耗阈值。

优选地，通过下式计算所述晶体激励水平：

$DL=ESR\×I_{rms}^2$

其中，DL用于表征所述晶体激励水平，ESR用于表征负载电容，I_rms用于表征电路停振时的有效电流。

本发明实施例提供了一种谐振电路的参数确定方法，首先根据时钟频率需求确定晶体的初始负载电容，谐振电路中由于布线原因存在寄生电容，因此可以根据晶体的初始负载电容和寄生电容对谐振电路中晶体的负载电容、第一电容和第二电容的值进行调整，以保证谐振电路满足预先设置的谐振条件，将谐振电路中寄生电容的经验值选择为5pF，可以进一步提高参数选择的准确率，从而保证谐振电路中各个元器件的参数选择更加合适。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例提供的一种方法流程图；

图2是本发明一个实施例提供的一种谐振电路示意图；

图3是本发明一个实施例提供的另一种方法流程图；

图4是本发明一个实施例提供的另一种谐振电路示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种谐振电路的参数确定方法，所述谐振电路包括：晶体、与晶体的第一端相连的第一电容和与晶体的第二端相连的第二电容，其中，晶体的第一端和第二端分别与外部电路的输入端、输出端连接；该方法可以包括以下步骤：

步骤101：预先设置谐振条件。

步骤102：根据时钟频率需求，确定所述晶体的初始负载电容；

步骤103：根据初始负载电容和所述谐振电路中寄生电容的经验值，调整晶体的负载电容、所述第一电容和所述第二电容的值，以使调整后的所述谐振电路满足所述谐振条件；

步骤104：将满足所述谐振条件的所述谐振电路中晶体的负载电容、所述第一电容和所述第二电容的值作为选定的参数值；

其中，所述谐振电路的寄生电容的经验值为5pF。

根据上述方案，首先根据时钟频率需求确定晶体的初始负载电容，谐振电路中由于布线原因存在寄生电容，因此可以根据晶体的初始负载电容和寄生电容对谐振电路中晶体的负载电容、第一电容和第二电容的值进行调整，以保证谐振电路满足预先设置的谐振条件，将谐振电路中寄生电容的经验值选择为5pF，可以进一步提高参数选择的准确率，从而保证谐振电路中各个元器件的参数选择更加合适。

在本发明一个实施例中，谐振电路中各元件参数的选择通常要满足谐振条件，该谐振条件可以包括：频率准确度匹配子条件、起振可靠度子条件和功耗稳定性子条件中的至少一种，下面对这三种子条件分别进行说明：

1、频率准确度匹配子条件。

该频率准确度匹配子条件可以包括：谐振电路的谐振频率与需求的时钟频率之间的频差小于设定的阈值，例如，该阈值为10ppm。

在谐振电路的实际工作中的谐振频率与需求的时钟频率之间越接近，即频差越小，该谐振电路的准确度要高，且谐振电路越稳定。

2、起振可靠度子条件。

该起振可靠度子条件可以包括：在所述谐振电路中晶体与所述第二电容之间串联可调电阻，并将可调电阻从0欧姆开始向大调整，在所述谐振电路停振时，计算晶体等效串联电阻的值，保证该晶体等效串联电阻的值小于外部电路等效电阻的1/10。

在各种应用环境条件下谐振电路均可以起振，是谐振电路可靠工作的保证。

3、功耗稳定性子条件。

该功耗稳定性子条件可以包括：保证晶体激励水平小于设定的晶体功耗阈值，例如，该晶体功耗阈值为100uW。

晶体激励水平是实际工作中的功率消耗，这关乎到晶体工作的长期稳定性以及使用寿命等重要特性，通过保证晶体激励水平小于设定的晶体功耗阈值，从而可以提高谐振电路的稳定性以及提高晶体的使用寿命

若谐振电路可以同时满足上述三个子条件，那么为该谐振电路中各个元件参数的最优选情况，下面以谐振电路为该最优选情况为例，对本发明实施例提供的谐振电路的参数确定方法进行详细说明。

请参考图2，为典型的COMS pierce振荡电路。在该振荡电路中，晶体Y1的第一端与第一电容C_d相连，晶体Y1的第二端与第二电容C_g相连。对于晶体Y1、电容C_d、电容C_g的参数选择，请参考图3，可以通过如下几个步骤进行确定：

步骤301：根据时钟频率需求，确定晶体的初始负载电容C_L。

在本实施例中，谐振电路是用来给外部电路提供时钟信号的，不同晶体可以提供的时钟频率不同，因此，需要确定时钟频率的需求，例如，25MHz，并根据该时钟频率需求，确定晶体的初始负载电容C_L。

晶体生产厂商根据用户对时钟频率的需求，可以提供给用户多种不同负载电容的晶体，供用户选择。例如，初始负载电容C_L的值为22pF。

步骤302：将5pF作为谐振电路中寄生电容的经验值，并根据下式(1)调整晶体的负载电容C_L、电容C_d和电容C_g的值：

$C_L=\frac{C_d\×C_g}{C_d+C_g}+C_s---\left(1\right)$

其中，C_L用于表征所述负载电容的值，是与晶体元件一起决定谐振频率的有效外界电容；C_d和C_g分别用于表征所述第一电容的值和所述第二电容的值；C_s用于表征所述寄生电容的值，是影响谐振频率精确度的主要变化因素，在现有技术中，C_s的经验值为3pF，而本实施例通过对谐振电路中各个元器件参数的选择进行大量的验证，当C_s的经验值为5pF时，根据该C_s所调整的电容C_d和C_g可以保证谐振电路满足上述谐振条件。

在本实施例中，对于负载电容C_L的调整，需要保证调整后的负载电容的值与初始负载电容之间的差值小于设定的阈值，例如，该阈值为20pF，通过对负载电容进行微调，从而可以达到对谐振电路的谐振频率进行微调，从而可以保证谐振电路的谐振频率满足谐振条件。

步骤303：保证谐振电路的谐振频率满足谐振条件中频率准确度匹配子条件。

在本实施例中，通过在步骤302中对谐振电路中负载电容C_L、电容C_d、电容C_g的值进行调整，以保证谐振电路的谐振频率与需求的所述时钟频率之间的频差小于设定的阈值，例如，该阈值为20ppm。

其中，谐振电路的谐振频率可以使用频率计测量该谐振电路得到，例如，测量到的谐振频率为50MHz，而需求的时钟频率为25MHz，那么频差可以通过如下公式(2)得到：

$P_c=\frac{P_L}{P_k}---\left(2\right)$

其中，P_c为谐振频率与需求的时钟频率之间的频差，P_L为谐振频率，P_k为需求的时钟频率。

根据上式(2)可以获知，该频差为2ppm，小于设定的阈值20ppm，因此谐振电路中各个元件的参数选择可以满足频率准确度匹配子条件。

步骤304：在谐振电路中晶体与电容C_g之间串联可调电阻Rx，并将可调电阻Rx从0欧姆开始向大调整，在谐振电路停振时，计算晶体等效串联电阻的值，保证该晶体等效串联电阻的值小于外部电路等效电阻的1/10。

请参考图4，为在谐振电路中晶体与电容C_g之间串联可调电阻Rx的电路图。

在本实施例中，可以通过如下公式(3)计算晶体等效串联电阻：

$ESR=R_r\×(1+\frac{C_0}{C_L})---\left(3\right)$

其中，ESR用于表征晶体等效串联电阻，R_r用于表征谐振电阻，C₀用于表征等效电路静态臂里的电容，C_L用于表征负载电容。

步骤305：保证晶体激励水平小于设定的晶体功耗阈值。

在本实施例中，可以通过下式(4)计算晶体激励水平：

$DL=ESR\×I_{rms}^2---\left(4\right)$

其中，DL用于表征所述晶体激励水平，ESR用于表征负载电容，I_rms用于表征电路停振时的有效电流，其中，该I_rms可以通过是抱起的电流探头测得。

下面根据上述谐振条件，对已经给出的两组参数选择进行验证，以及对选择的参数进行调整：

第一组：

请参考如下内容，为已经给出的一组参数选择方案，以及验证结果：

参数选择：C_L＝20pf；C_d＝30pf；C_g＝30pf。

频差：2.5ppm。频差小于设定的阈值20ppm。

ESR：外部电路的等效电阻为85欧姆，约为ESR的2倍，因此无法保证可靠起振。

激励水平：252uW，大于设定的阈值100uW。因此，长期使用的稳定性较差。

通过对上述参数进行重新调整，以保证满足谐振条件，调整结果如下：

参数选择：C_L＝8pf；C_d＝5.6pf；C_g＝6.8pf。

频差：-0.52ppm。频差小于设定的阈值20ppm。

ESR：外部电路的等效电阻为490欧姆，约为ESR的12倍，因此可以保证可靠起振。

激励水平：80uW，大于设定的阈值100uW。因此，长期使用的稳定性较强。

第二组：

参数选择：C_L＝22pf；C_d＝22pf；C_g＝22pf。

频差：17.05ppm。频差小于设定的阈值20ppm。

ESR：外部电路的等效电阻为593欧姆，约为ESR的19.7倍，可以保证可靠起振。

激励水平：132uW，大于设定的阈值100uW。因此，长期使用的稳定性较差。

通过对上述参数进行重新调整，以保证满足谐振条件，调整结果如下：

参数选择：C_L＝9pf；C_d＝3.3pf；C_g＝4.7pf。

频差：1.6ppm。频差小于设定的阈值20ppm。

ESR：外部电路的等效电阻为490欧姆，约为ESR的19倍，因此可以保证可靠起振。

激励水平：85uW，大于设定的阈值100uW。因此，长期使用的稳定性较强。

通过以上两块主板应用晶体匹配分析可以看出以下共同点。

首先，因为半导体工艺特征尺寸的缩小和IC设计时对功耗带来的发热等因素的考虑，市场新推出的IC在谐振电路的设计上越来越倾向使用低负载电容(小于10pf)的晶体。

其次，结合两块主板的寄生电容分析结果，主板的寄生电容明显比经典理论值偏大，可以使用5pf作为寄生电容的经验值，并利用该经验值对谐振电路的参数调整时可以更加合理。

综上所述，本发明实施例至少可以实现如下有益效果：1、在本发明实施例中，首先根据时钟频率需求确定晶体的初始负载电容，谐振电路中由于布线原因存在寄生电容，因此可以根据晶体的初始负载电容和寄生电容对谐振电路中晶体的负载电容、第一电容和第二电容的值进行调整，以保证谐振电路满足预先设置的谐振条件，将谐振电路中寄生电容的经验值选择为5pF，可以进一步提高参数选择的准确率，从而保证谐振电路中各个元器件的参数选择更加合适。

2、在本发明实施例中，可以选择低负载电容的谐振动电路，不仅可以降低谐振电路的功耗，还可以降低成本。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (9)

1.一种谐振电路的参数确定方法，其特征在于，所述谐振电路包括：晶体、与晶体的第一端相连的第一电容和与晶体的第二端相连的第二电容，其中，晶体的第一端和第二端分别与外部电路的输入端、输出端连接；所述方法包括：预先设置谐振条件；所述方法还包括：

根据时钟频率需求，确定晶体的初始负载电容；

根据初始负载电容以及所述谐振电路中寄生电容的经验值，调整晶体的负载电容、所述第一电容和所述第二电容的值，保证调整后所述谐振电路满足所述谐振条件；

将满足所述谐振条件的所述谐振电路中晶体的负载电容、所述第一电容和所述第二电容的值作为选定的参数值；

其中，所述谐振电路中寄生电容的经验值为5pF。

2.根据权利要求1所述的方法，其特征在于，所述根据初始负载电容以及所述谐振电路中寄生电容的经验值，调整晶体的负载电容、所述第一电容和所述第二电容的值，包括：

利用下式，对晶体的负载电容、所述第一电容和所述第二电容的值进行调整：

$C_L=\frac{C_d\×C_g}{C_d+C_g}+C_s$

其中，C_L用于表征所述负载电容的值，C_d和C_g分别用于表征所述第一电容的值和所述第二电容的值，C_s用于表征所述寄生电容的值。

3.根据权利要求2所述的方法，其特征在于，调整后所述负载电容的值与所述初始负载电容之间的差值小于设定的第一阈值。

4.根据权利要求2所述的方法，其特征在于，所述谐振条件包括：频率准确度匹配子条件、起振可靠度子条件和功耗稳定性子条件中的至少一种。

5.根据权利要求4所述的方法，其特征在于，所述频率准确度匹配子条件包括：所述谐振电路的谐振频率与需求的所述时钟频率之间的频差小于设定的第二阈值。

6.根据权利要求4所述的方法，其特征在于，所述起振可靠度子条件包括：在所述谐振电路中晶体与所述第二电容之间串联可调电阻，并将可调电阻从0欧姆开始向大调整，在所述谐振电路停振时，计算晶体等效串联电阻的值，保证该晶体等效串联电阻的值小于外部电路等效电阻的1/10。

7.根据权利要求6所述的方法，其特征在于，所述计算晶体等效串联电阻的值，包括：通过如下公式计算晶体等效串联电阻的值：

$ESR=R_r\×(1+\frac{C_0}{C_L})$

其中，ESR用于表征晶体等效串联电阻，R_r用于表征谐振电阻，C₀用于表征等效电路静态臂里的电容，C_L用于表征所述负载电容。

8.根据权利要求7所述的方法，其特征在于，所述功耗稳定性子条件包括：保证晶体激励水平小于设定的晶体功耗阈值。

9.根据权利要求8所述的方法，其特征在于，通过下式计算所述晶体激励水平：

$DL=ESR\×I_{rms}^2$

其中，DL用于表征所述晶体激励水平，ESR用于表征负载电容，I_rms用于表征电路停振时的有效电流。