CN218897213U - 一种时钟电路及电子设备 - Google Patents

Abstract

本实用新型公开了一种时钟电路及电子设备，该时钟电路包括：晶振模块，设置有一个输出端或两个输出端；加热模块，与晶振模块连接；加热模块用于对晶振模块进行恒温控制；一个时钟驱动模块(2)或两个时钟驱动模块，每个时钟驱动模块均设置有信号输入端，每个时钟驱动模块(2)的信号输入端均与输出端连接；滤波模块，滤波模块的一端与时钟驱动模块的供电端和使能端连接，滤波模块的另一端与供电电源连接。如此设置，使得晶振模块能够消除温漂干扰，输出信号的稳定度得到了大大提升，从而可以免受环境温度影响，保证输出频率处于稳定状态。滤波模块能够为时钟驱动模块提供高品质的电源，进而可以提升时钟驱动模块输出信号的品质。

Description

一种时钟电路及电子设备

技术领域

本实用新型涉及时钟电路技术领域，具体涉及一种时钟电路及电子设备。

背景技术

石英晶体本身具有一个重要的特性：温漂。所有使用石英晶体做成的电子频率元器件，均有一定的温漂的特点。因此，在热冲击的情况下，也就是在快速加温或降温的情况下，晶振频率会发生频率漂移现象，严重时会导致晶振直接不起振。

现有技术中，PC电脑、联网设备、时频设备等需要时钟频率运行的设备，其时钟大部分采用各类有源或者无源晶振，或者采用恒温晶振和原子钟提供时钟源。时钟源一般直接输出一个正弦波信号到对应的设备或者芯片。

此类晶振的频率稳定度和准确度受到温度和负载的影响会变化很大，即使已经通过调节一些阻容参数改善频偏，在不同温度条件下，晶振的输出频率的稳定度依旧不能保持到一个较小的偏差值。尤其是在时频设备备中，如果频率不能维持准确的话时间会偏差很大。

实用新型内容

因此，本实用新型要解决的技术问题在于现有技术中存在的电子设备无法有效稳定时钟输出的技术问题，从而提供了一种时钟电路及电子设备。

为实现上述目的，本实用新型实施例提供了一种时钟电路，该时钟电路包括：晶振模块，设置有一个输出端或两个输出端；加热模块，与晶振模块连接；加热模块用于对晶振模块进行恒温控制；一个时钟驱动模块或两个时钟驱动模块，每个时钟驱动模块均设置有信号输入端，每个时钟驱动模块的信号输入端均与输出端连接；滤波模块，滤波模块的一端与时钟驱动模块的供电端和使能端连接，滤波模块的另一端与供电电源连接。

可选地，滤波模块包括：第一磁珠，第一磁珠的第一端与供电电源连接，第一磁珠的第二端与时钟驱动模块的供电端和使能端连接。

可选地，滤波模块还包括：第一滤波电容，第一滤波电容的一端与第一磁珠的第二端连接，第一滤波电容的另一端接地。

可选地，滤波模块还包括：储能电容，储能电容的一端与第一磁珠的第二端连接，储能电容的另一端接地。

可选地，晶振模块为有源晶振模块或无源晶振模块。

可选地，当晶振模块为有源晶振模块时，晶振模块设置有一个输出端，有源晶振模块包括：有源晶振电路，有源晶振电路的输出端与信号输入端连接；第二磁珠，第二磁珠的第一端与供电电源连接，第二磁珠的第二端通过使能电阻与有源晶振电路的使能端连接。

可选地，有源晶振模块还包括：第二滤波电容，第二滤波电容的一端与第二磁珠的第二端连接，第二滤波电容的另一端接地。

可选地，当晶振模块为无源晶振模块时，晶振模块设置有两个输出端，无源晶振模块的两个输出端分别为第一输出端和第二输出端，一对时钟驱动模块的信号输入端分别与第一输出端和第二输出端连接。

本实用新型实施例还提供了一种电子设备，该电子设备包括如上述任一实施例的时钟电路。

本实用新型技术方案与现有技术相比，具有如下优点：

本实用新型实施例提供了一种时钟电路，该时钟电路包括：晶振模块，设置有输出端；晶振模块，设置有一个输出端或两个输出端；加热模块，与晶振模块连接；加热模块用于对晶振模块进行恒温控制；一个时钟驱动模块或两个时钟驱动模块，每个时钟驱动模块均设置有信号输入端，每个时钟驱动模块的信号输入端均与输出端连接；滤波模块，滤波模块的一端与时钟驱动模块的供电端和使能端连接，滤波模块的另一端与供电电源连接。

如此设置，本技术方案通过加热模块对晶振模块进行恒温控制，能够让晶振模块稳定在一个恒定温度，使得晶振模块能够消除温漂干扰，输出信号的稳定度得到了大大提升，从而可以免受环境温度影响，保证输出频率处于稳定状态。滤波模块能够为时钟驱动模块提供高品质的电源，进而可以提升时钟驱动模块输出信号的品质。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通工人来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例时钟电路的整体结构图；

图2为本实用新型实施例时钟电路中有有源晶振模块的整体结构图；

图3为本实用新型实施例时钟电路中有无源晶振模块的整体结构图。

附图标记：

1、滤波模块；2、时钟驱动模块；3、有源晶振模块；4、加热模块；5、无源晶振模块；

R6、使能电阻；C1、第一滤波电容；C2、第二滤波电容；C3、第三滤波电容；C4、储能电容；

PBL1、第一磁珠；PBL2、第二磁珠；PBL3、第三磁珠。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通工人在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通工人而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

石英晶体本身具有一个重要的特性：温漂。所有使用石英晶体做成的电子频率元器件，均有一定的温漂的特点。因此，在热冲击的情况下，也就是在快速加温或降温的情况下，晶振频率会发生频率漂移现象，严重时会导致晶振直接不起振。而在现有技术中，PC电脑、联网设备、时频设备等需要时钟频率运行的设备，其时钟大部分采用各类有源或者无源晶振，或者恒温晶振和原子钟来提供时钟源，这些时钟源一般直接输出一个正弦波信号到对应的设备或者芯片。

由于此类晶振的频率稳定度和准确度受到温度和负载的影响会变化很大，即使已经通过调节一些阻容参数改善频偏，在不同温度条件下，晶振的输出频率的稳定度依旧不能保持到一个较小的偏差值。尤其是在时频设备中，如果频率不能维持准确的话时间会偏差很大。

因此，本实用新型要解决的技术问题在于现有技术中存在的电子设备无法有效稳定时钟输出的技术问题，从而提供了一种时钟电路及电子设备。

如图1所示，本实用新型实施例提供了一种时钟电路，该时钟电路包括晶振模块、加热模块4、时钟驱动模块2以及滤波模块1。

具体地，在本实施例中，晶振模块设置有一个输出端或两个输出端，晶振模块通过输出端向外输出信号。加热模块4用于对晶振模块进行恒温控制。

可选地，加热模块4可以由PTC加热电路构成，PTC加热电路包括PTC加热片，PTC加热片可以通过导热硅胶贴在晶振模块上工作。

加热模块4还连接有第三磁珠PBL3，其中加热模块4的主要功能是加热到一定温度后，自动保持温度，从而使得晶振模块能够保持一个恒定的温度。

当然，本实施例仅仅是对加热模块4的具体类型进行举例说明，但是并不对此进行限制，本领域技术人员可以根据实际情况对加热模块4的具体类型进行改变，能够实现相同的技术效果即可。

进一步地，本实用新型实施例中可以设置一个时钟驱动模块或两个时钟驱动模块，每个时钟驱动模块均设置有信号输入端，每个时钟驱动模块的信号输入端均与输出端连接。晶振模块在通过输出端将信号输出后，信号通过信号输入端传送至时钟驱动模块2，时钟驱动模块2从而可以对信号波形进行整形，使得信号波形更加稳定可靠。滤波模块1的一端与时钟驱动模块2的供电端和使能端连接，滤波模块1的另一端与供电电源连接。对于滤波模块1而言，本领域技术人员可以选用滤波器，或者其他用来滤波的电子器件，本实施例对此并不进行限制，能够起到相同的技术效果即可。

如此设置，本技术方案通过加热模块4对晶振模块进行恒温控制，能够让晶振模块稳定在一个恒定温度，使得晶振模块能够消除温漂干扰，输出信号的稳定度得到了大大提升，从而可以免受环境温度影响，保证输出频率处于稳定状态。滤波模块1能够为时钟驱动模块2提供高品质的电源，进而可以提升时钟驱动模块2输出信号的品质。

在本实用新型的一个可选实施例中，时钟驱动模块2设置有四个信号输出端。具体地，时钟驱动模块2可以为I CS553时钟驱动器。I CS553时钟驱动器可以设置有多个信号输出端，在本实施例中以I CS553时钟驱动器中设置四个信号输出端进行举例说明。具体地，四个信号输出端均通过电阻向外输出信号。如图2所示，I CS553时钟驱动器的Q0引脚与电阻R1连接后向外输出信号，Q1引脚与电阻R2连接后向外输出信号，Q2引脚与电阻R4连接后向外输出信号，Q3引脚与电阻R3连接后向外输出信号。并且，I CS553时钟驱动器的I CLK引脚，也就是信号输入端与电阻R5连接后再与晶振模块的输出端连接。在本实施例中，电阻R1至电阻R5的作用是消除波形振铃，可以提高波形信号的质量。

本实用新型实施例通过将时钟驱动模块2设置为I CS553时钟驱动器，能够将波形整形成标准的方波，使用I CS553时钟驱动器可以将波形的上升下降的边沿时间提升到50ps，使得信号波形更加稳定可靠，且支持四路输出，能够同时给四个设备提供可靠的时钟源。

在本实用新型的一个可选实施例中，滤波模块1包括第一磁珠PBL1、第一滤波电容C1和储能电容C4。具体地，第一磁珠PBL1的第一端与供电电源连接，第一磁珠PBL1的第二端与时钟驱动模块2的供电端和使能端连接。第一磁珠PBL1的阻值可以选取120欧姆。

第一滤波电容C1的一端与第一磁珠PBL1的第二端连接，第一滤波电容C1的另一端接地。第一滤波电容C1的主要作用是去除旁路高频干扰，提升电路的稳定性和可靠性。储能电容C4的一端与第一磁珠PBL1的第二端连接，储能电容C4的另一端接地。储能电容C4的主要作用是给时钟驱动模块2提供储能作用，使得时钟驱动模块2在工作时，供电电源稳定可靠。在此基础上，储能电容C4的电容量大小可以选取10微法，第一滤波电容C1的电容量可以选取100纳法。

当然，本实施例仅仅是对储能电容C4和第一滤波电容C1的电容量进行举例说明，但是并不对此进行限制，本领域技术人员可以根据实际情况进行改变，能够实现相同的技术效果即可。

在本实用新型的一个可选实施例中，晶振模块可以为有源晶振模块3或无源晶振模块5。

如图2所示，当晶振模块为有源晶振模块3时，晶振模块设置有一个输出端，有源晶振模块3包括有源晶振电路、第二磁珠PBL2以及第二滤波电容C2。有源晶振电路的输出端与信号输入端连接，并且，输出端还连接有第三滤波电容C3，第三滤波电容C3的另一端接地。第二磁珠PBL2的第一端与供电电源连接，第二磁珠PBL2的第二端通过使能电阻R6与有源晶振电路的使能端连接。使能电阻R6是用来给有源晶振电路的使能端提供使能电压，使得有源晶振电路能够输出信号。第二滤波电容C2的一端与第二磁珠PBL2的第二端连接，第二滤波电容C2的另一端接地。第二磁珠PBL2的阻值可以选取120欧姆，第二滤波电容C2的电容量可以选取100纳法。第三滤波电容C3的电容量可以选取10皮法。

如图3所示，当晶振模块为无源晶振模块5时，晶振模块设置有两个输出端，无源晶振模块5的两个输出端分别为第一输出端和第二输出端，第一输出端和第二输出端之间连接有电阻R7，电阻R7用于协助无源晶振模块5起振。如图3所示，无源晶振模块5设置有引脚1、引脚2、引脚3以及引脚4，引脚2和引脚3之间连接有电容C5，引脚1和引脚4之间连接有电容C6，电容C5和电容C6都是谐振电容，协助无源晶振模块5起振。其中调整电容C5和电容C6的参数大小可以调节无源晶振模块5输出信号的频偏。电容C5和电容C6的电容量可以选取10皮法。无源晶振模块5还连接有一对时钟驱动模块2，每个时钟驱动模块2与各自的滤波模块1对应连接。一对时钟驱动模块2的信号输入端分别与第一输出端和第二输出端连接。如此可以支持八路输出，能够同时给八个设备提供可靠的时钟源。

本实用新型实施例还提供了一种电子设备，该电子设备包括如上述任一实施例的时钟电路。电子设备可以为PC电脑、联网设备、时频设备等需要时钟频率运行的设备。

当然，本实施例仅仅是对电子设备的类型进行举例说明，但是并不加以限制，能够起到相同的技术效果即可。

如此设置，本技术方案通过加热模块4对晶振模块进行恒温控制，能够让晶振模块稳定在一个恒定温度，使得晶振模块能够消除温漂干扰，输出信号的稳定度得到了大大提升，从而可以免受环境温度影响，保证输出频率处于稳定状态。滤波模块1能够为时钟驱动模块2提供高品质的电源，进而可以提升时钟驱动模块2输出信号的品质。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通工人来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (9)

1.一种时钟电路，其特征在于，包括：

晶振模块，设置有一个输出端或两个输出端；

加热模块(4)，与所述晶振模块连接；所述加热模块(4)用于对所述晶振模块进行恒温控制；

一个时钟驱动模块(2)或两个时钟驱动模块(2)，每个时钟驱动模块(2)均设置有信号输入端，每个时钟驱动模块(2)的信号输入端均与所述输出端连接；

滤波模块(1)，所述滤波模块(1)的一端与所述时钟驱动模块(2)的供电端和使能端连接，所述滤波模块(1)的另一端与供电电源连接。

2.根据权利要求1所述的时钟电路，其特征在于，所述滤波模块(1)包括：

第一磁珠，所述第一磁珠的第一端与所述供电电源连接，所述第一磁珠的第二端与所述时钟驱动模块(2)的供电端和所述使能端连接。

3.根据权利要求2所述的时钟电路，其特征在于，所述滤波模块(1)还包括：

第一滤波电容，所述第一滤波电容的一端与所述第一磁珠的第二端连接，所述第一滤波电容的另一端接地。

4.根据权利要求3所述的时钟电路，其特征在于，所述滤波模块(1)还包括：

储能电容，所述储能电容的一端与所述第一磁珠的第二端连接，所述储能电容的另一端接地。

5.根据权利要求1至4任一项所述的时钟电路，其特征在于，所述晶振模块为有源晶振模块(3)或无源晶振模块(5)。

6.根据权利要求5所述的时钟电路，其特征在于，当所述晶振模块为所述有源晶振模块(3)时，所述晶振模块设置有一个输出端，所述有源晶振模块(3)包括：

有源晶振电路，所述有源晶振电路的输出端与所述信号输入端连接；

第二磁珠，所述第二磁珠的第一端与所述供电电源连接，所述第二磁珠的第二端通过使能电阻与所述有源晶振电路的使能端连接。

7.根据权利要求6所述的时钟电路，其特征在于，所述有源晶振模块(3)还包括：

第二滤波电容，所述第二滤波电容的一端与所述第二磁珠的第二端连接，所述第二滤波电容的另一端接地。

8.根据权利要求5所述的时钟电路，其特征在于，当所述晶振模块为无源晶振模块(5)时，所述晶振模块设置有两个输出端，所述无源晶振模块(5)的两个输出端分别为第一输出端和第二输出端，一对所述时钟驱动模块(2)的信号输入端分别与所述第一输出端和所述第二输出端连接。

9.一种电子设备，其特征在于，包括：如权利要求1至8任一项所述的时钟电路。

Images