CN104283531A - 时钟抖动和电源噪声分析 - Google Patents
时钟抖动和电源噪声分析 Download PDFInfo
- Publication number
- CN104283531A CN104283531A CN201410318344.7A CN201410318344A CN104283531A CN 104283531 A CN104283531 A CN 104283531A CN 201410318344 A CN201410318344 A CN 201410318344A CN 104283531 A CN104283531 A CN 104283531A
- Authority
- CN
- China
- Prior art keywords
- signal
- noise
- time
- measurement
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
所公开的是实施时钟抖动和电源噪声分析的方法、系统和/或装置。在一个实施例中,方法可以包括接收可以是时钟信号的第一信号,之后基于第一信号生成第二信号。方法可以进一步包括将第二信号延迟基延迟和/或一系列精细延迟。方法还可以包括对经延迟的第二信号进行测量并且将那些测量与对如果第一信号无噪声的话原本将发生的第二信号的理论测量相比较。方法可以进一步包括基于测量和其比较确定是否存在噪声、噪声是否是高频噪声或低频噪声以及噪声是否起因于时钟抖动和/或电源偏差。
Description
技术领域
本公开总地涉及数据处理设备,并且更具体地,涉及检测并分析噪声标志(signature)的方法、设备和/或系统。
背景技术
信号处理的应用是广泛的并且不断增加。信号处理应用的示例包括移动设备对消息的发射和接收、语音识别和用来为CPU和GPU的内部操作定时的时钟信号。
信号可以包括多个频率。组成信号的一部分的最低频率已知为信号的基频。信号还可以包括不需要的分量,称为噪声。信号中的噪声的存在可降低应用中的信号性能。噪声信号可传送错误的或不完整的信息。噪声可具有可被认为是标志的特定特性。例如,噪声可被表征为低频或高频。低频噪声可以是以低于信号的基频的频率出现的噪声。高频噪声则可以是除低频噪声之外的所有噪声。检测并分析噪声标志可使得噪声的来源能够被确定、消除和/或降低。
发明内容
所公开的是检测并分析噪声标志的方法、设备和/或系统。
在一个方面,公开检测并分析噪声标志的方法。在该方面,方法包括由噪声分析器接收第一信号。此外,方法可以涉及通过噪声分析器基于第一信号生成第二信号以及通过基延迟将第二信号时间移位(displace)一基延迟时间。在一个方面,方法可以进一步涉及通过比较器将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中第三理论信号是如果第一信号无高频噪声和低频噪声这二者的话原本将从第一信号生成的第二信号的版本。
在另一方面,公开检测并分析噪声标志的系统。在该方面,系统包括信号发生器,其配置为接收第一信号并且基于第一信号生成第二信号。在一个方面,系统可以进一步包括基延迟元件,其配置为将第二信号时间移位第一时间延迟;多个精细延迟元件,其配置为将第二信号进一步时间移位至少一个精细时间延迟;以及比较器,其配置为将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中第三理论信号是如果第一信号无高频噪声和低频噪声这二者的话原本将从第一信号生成的第二信号的版本。
在另一方面,公开检测并分析噪声标志的噪声分析器。在一个方面,噪声分析器可以包括信号发生器,其配置为接收第一信号并且基于第一信号生成第二信号。在一个方面,系统可以进一步包括基延迟元件,其配置为将第二信号时间移位第一时间延迟;以及比较器,其配置为将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中第三理论信号是如果第一信号无高频噪声和低频噪声这二者的话原本将从第一信号生成的第二信号的版本。
本文所公开的方法和系统可以以任何手段加以实现以达成各种方面,并且可以以将指令集具体化的非暂时性机器可读介质的形式加以执行,该指令集当由机器执行时使机器实施本文所公开的任何操作。其他特征将从附图和跟随的详细描述中显而易见。
附图说明
本发明的实施例通过示例而非限制的方式示出在附图的各图中,在附图中类似的参考指代相似的元件,在附图中:
图1示出根据一个或多个实施例的噪声分析器的框图。
图2是根据一个或多个实施例的、示出无噪声模拟信号的波形,并且其示出沿着波形的、噪声分析器可以在此处对信号进行测量的点。
图3A是根据一个或多个实施例的、示出与无噪声模拟信号相比的高频噪声的波形。
图3B是根据一个或多个实施例的、示出与无噪声模拟信号相比的低频噪声的波形。
图3C是根据一个或多个实施例的、示出信号和高频噪声的组合的波形。
图3D是根据一个或多个实施例的、示出信号和低频噪声的组合的波形。
图3E是根据一个或多个实施例的、示出信号与低频噪声和高频噪声的组合的波形,并且示出可由噪声分析器进行的测量的位置。
图4A是根据一个或多个实施例的、示出可表示无噪声数字时钟信号的方波的波形。
图4B是根据一个或多个实施例的、示出从图4A的方波所生成的信号的波形。
图4C是根据一个或多个实施例的、示出被移位基延迟的图4B的信号以及可由噪声分析器进行的测量的位置的波形。
图4D是根据一个或多个实施例的一系列波形;波形“s”可以表示初始信号,波形“mts”可以表示元信号(metasignal),其可被创建自包含在初始信号中的信息,并且波形D1到D8可以表示mts的经延迟版本。
图4E是根据一个或多个实施例的、来自图4D的D1波形的一段的放大细节。
图4F是根据一个或多个实施例的、可由噪声分析器进行的测量的位置的放大细节。
图5A是根据一个或多个实施例的、示出可表示无噪声数字时钟信号的方波的波形。
图5B是根据一个或多个实施例的、示出可表示包含高频抖动的时钟信号的、包含高频噪声的方波的波形。
图5C是根据一个或多个实施例的、示出表示从图5B的波形所生成的信号的方波的波形。
图5D是根据一个或多个实施例的、示出被移位基延迟的图5C的方波的波形,并且还示出可对波形进行的测量的值。
图5E是示出噪声分析器可如何在基延迟和一系列精细延迟之后进行测量的一系列波形。
图6A是根据一个或多个实施例的、示出可表示无噪声数字时钟信号的方波的波形。
图6B是根据一个或多个实施例的、示出表示从图6A的波形所生成的信号的方波的波形。
图6C是根据一个或多个实施例的、示出图6B的波形的、已经被移位可表示高频供电噪声的延迟的部分的波形,并且还经由虚线示出如果不存在噪声的话可能已经由波形所占据的位置。
图6D是根据一个或多个实施例的、示出图6B的波形的、已经被移位可表示高频供电噪声的延迟的部分的波形,并且还示出可对波形进行的测量的值。
图7A是根据一个或多个实施例的、示出可表示无噪声数字时钟信号的方波的波形。
图7B是根据一个或多个实施例的、示出可表示包含低频抖动的时钟信号的、包含低频噪声的方波的波形。
图7C是根据一个或多个实施例的、示出表示从图7B的波形所生成的信号的方波的波形。
图7D是根据一个或多个实施例的、示出被移位基延迟的图7C的方波的波形,并且还示出可对波形进行的测量的值。
图8A是根据一个或多个实施例的、示出可表示无噪声数字时钟信号的方波的波形。
图8B是根据一个或多个实施例的、示出表示从图8A的波形所生成的信号的方波的波形。
图8C是根据一个或多个实施例的、示出图8B的波形的、已经被移位可表示低频供电噪声的延迟的部分的波形,并且还经由虚线示出如果不存在噪声的话可能已经由波形所占据的位置。
图8D是根据一个或多个实施例的、示出图8B的波形的、已经被移位可表示低频供电噪声的延迟的部分的波形,并且还示出可对波形进行的测量的值。
图9是根据一个或多个实施例的噪声分析器的框图。
图10是根据一个或多个实施例的、示出可由噪声分析器使用的步骤的流程图。
图11是根据一个或多个实施例的、示出连接到钟控逻辑元件的噪声分析器的框图。
图12是根据一个或多个实施例的噪声分析器的过程流程图。
本文实施例的其他特征将从附图和跟随的详细描述中显而易见。
具体实施方式
如以下所描述的,可以使用示范性实施例来提供分析信号内的噪声的方法、系统和/或设备。示范性实施例可以检测并分析包含在信号内的噪声的独特特性,该独特特性用来确定特定类型的噪声的标志。示范性实施例可以通过对信号、和/或可使用包含在信号中的信息生成的元信号、和/或噪声、和/或前述的多个和/或理论版本进行测量来检测前述特性。如本文所使用的术语“测量”可以是术语“采样”的同义词。
图1示出根据一个或多个实施例的、包括噪声分析器120的系统的框图。在该实施例或其他实施例中,在噪声分析器120处所接收的信号102可以是没有噪声的,其中噪声构成电信号的不需要的特性。信号102可以是模拟或数字信号。信号102可以由波形表示,其波形包括一个或多个频率,波形的最低频率是基频。低频噪声106包括可以以低于信号102的基频的频率出现的噪声。高频噪声104可以是以大于低频噪声106频率的频率出现的噪声。低频噪声106和/或高频噪声104可以在位置108处与信号102相结合。位置108可以是物理位置、时间位置或这二者的组合。前述的低频噪声106和/或高频噪声104可以被无意地生成并与信号102相结合和/或被有意地生成并与信号102相结合。在一个或多个实施例中,信号102可以是由噪声分析器120所接收的实际信号和/或可由噪声分析器120生成以表示无噪声信号的理论信号。
在一个或多个实施例中,信号102和/或信号和噪声110可以由噪声分析器120实时接收、在一个或多个延迟之后接收、和/或由另一设备或系统记录、之后由噪声分析器120访问。噪声分析器120可以之后对信号和噪声110实施将信号和噪声110与无噪声信号102相比较的操作,由噪声分析器120所实施的操作可以将信号和噪声110与无噪声信号102相比较,以确定包含在信号和噪声110内的噪声的独特特性。前述的独特特性可以用来确定包含在信号和噪声110内的噪声的来源。
在一个或多个实施例中,由噪声分析器120所实施的操作可以包括基于信号和噪声110生成第一新信号、涉及信号102来时间移位该新信号、基于信号102生成第二新信号、测量经时间转移的第一新信号、测量第二新信号以及比较前述测量,以确定包含在信号和噪声110中的噪声的独特特性。在一个或多个实施例中,噪声分析器120还可以时间转移第二新信号。
在一个示例中,信号102可以是计算系统的时钟信号。计算系统可以包含存储器、时钟和处理器(处理器可以是CPU、GPU、ASIC、FPGA、模拟系统或实施计算操作的其他装置)。时钟信号102可以由方波表示,该方波具有用于周期性重复一定周期的高值,其可表示为1,以及用于周期性重复一定周期的低值,其可表示为0。时钟信号102的循环可以包括单个高周期与单个低周期相结合。时钟信号102的高值可以表示一(1)并且低值可以表示零(0)。时钟信号102可以用来使计算系统内的操作同步。在一个示例中,时钟信号102的周期可能遭受随机变化。在小于时钟循环的时间周期中发生的随机变化可以是高频噪声104,并且持续得长于单个时钟循环的随机变化可以是低频噪声106。前述的影响时钟信号102的低频噪声和/或高频噪声可以是低频抖动和/或高频抖动。
在一个示例中,计算系统内的处理器的处理速度可受到电源的电平的影响。例如,如果计算系统的电源供应比设计功率电平高的功率电平,则处理器可以以比其设计速度快的速度进行操作,并且以比设计速率快的速率完成操作。相反,如果由电源所供应的功率小于设计功率电平,则处理器可以以比其设计速度慢的速度进行操作,并且以比设计速率慢的速率完成操作。电源电压的随机变化可以是电源噪声。持续小于时钟循环的时间周期的电源噪声可以是高频噪声104。持续大于或等于时钟循环的时间周期的电源噪声可以是低频噪声106。
图2示出根据一个或多个实施例的、由正弦波所表示的信号102的无噪声模拟版本。可以由噪声分析器120将基延迟202应用到信号102。噪声分析器120可以在基延迟202之后以及随后在精细延迟204之后对信号102进行测量210。虽然图中示出为信号102,但是正弦波还可以表示由噪声分析器120基于信号102和/或信号和噪声110所生成的信号,并且可以被相移与基延迟202相对应的量和/或被相移可与精细延迟204相对应的其他量和/或其他量。
图3A示出根据一个或多个实施例的、与信号102相比较的高频噪声104的模拟示例。
图3B示出根据一个或多个实施例的、与信号102相比较的低频噪声106的模拟示例。
图3C示出根据一个或多个实施例的、模拟的高频噪声104与信号102相结合以创建信号和噪声110的示例。
图3D示出根据一个或多个实施例的、模拟的低频噪声106与信号102相结合以创建信号和噪声110的示例。
图3E示出根据一个或多个实施例的、模拟的高频噪声104和模拟的低频噪声106这二者与信号102相结合以创建信号和噪声110的示例。图3E还示出可由噪声分析器120进行的一系列测量210,其中实线和闭环端点可以表示原本将对无噪声信号102进行的测量,并且虚线和开环端点可以表示将对信号和噪声110进行的测量。噪声分析器120可以比较先前所提及的测量以确定噪声标志;也就是说,噪声是否是高频、低频和/或噪声的潜在来源和/或来源。由噪声分析器120所实施的前述比较可以例如包括从将对信号和噪声110进行的测量中减去将对无噪声信号102进行的测量,之后确定理想的无噪声信号102与信号和噪声110之间是否存在差异;并且进一步确定在其期间测量差异可能存在的时间帧。例如,噪声分析器120可以确定无噪声信号102与信号和噪声110之间存在差异,其存在于小于信号102的基频的周期,这些差异可以表示高频噪声104。可替代地,噪声分析器120可以确定无噪声信号102与信号和噪声110之间存在差异,其存在于大于信号102的基频的周期,这些差异可以表示低频噪声106。在另一个示例中,噪声分析器可以确定信号102与信号和噪声110之间存在这两种类型的前述的差异,其可以指示高频噪声104和低频噪声106这二者的存在。噪声分析器120可以对信号102以及信号和噪声110进行多组测量,这些测量可以在一定时间被重复,测量之间的定时与信号102的频率相关。
在一个或多个实施例中,噪声分析器120可以基于信号102和/或信号和噪声110生成元信号。在一个或多个实施例中,元信号可以包含关于在元信号的频率、周期、振幅和/或可变性方面所基于的信号的信息。在一个或多个实施例中,噪声分析器120可以时间转移前述元信号中的一个或多个、对元信号中的一个或多个进行一系列测量210并且将那些测量210与一个或多个其他元信号和/或信号102和/或信号和噪声110的等价测量相比较,以确定可构成噪声标志的信号和噪声110的独特特性。
可以通过将离散值指派到以特定采样速率对如图2-3E所示的模拟波形所进行的测量来将模拟波形转换为数字波形。在简单示例中,可以将一个值指派到在某电平之上的波形的一部分,并且将另一值指派到波形的剩余部分。例如,在水平轴之上的模拟波形的值可以被视为高或一(1),并且在水平轴之下或处于水平轴的剩余值可以被视为低或零(0);反之亦然。高值和低值之间的分界线还可以设置在与水平轴不同的电平处。将数字波形转换为模拟波形的逆过程也可以例如通过插值数字波形的离散值以创建对应的模拟波形来完成。因此,本文所描述的对模拟信号进行操作的实施例可以应用到数字信号,反之亦然。
图4A示出根据一个或多个实施例的、可以是无噪声数字信号的方波,其转而可以表示无噪声时钟信号。
图4B示出根据一个或多个实施例的、可由噪声分析器120从图4A的时钟信号生成的新信号。图4B的新信号可以是在图4A的时钟循环的一个周期具有高值、之后在图4A的时钟循环的下一个周期具有低值的方波,图4B的新信号的高值和低值随着图4A中所示的时钟循环而交替。图4B的新波形可以是元信号,因为其可以是包含基于图4A的第一信号的信息的新信号。
图4C示出根据一个或多个实施例的、来自图4B的信号被时间偏移基延迟202。图4C进一步示出一系列精细延迟元件450。一系列精细延迟元件450可以指示噪声分析器120可以对信号102、信号和噪声110和/或由噪声分析器120基于信号102和/或信号和噪声110所创建的新信号进行测量的时间位置。在另一个实施例中,精细延迟元件450可以指示可应用到信号102、信号和噪声110和/或由噪声分析器120基于信号102和/或信号噪声110所创建的新信号的延迟集。为了简洁,一系列精细延迟元件450的放大细节在图4F中示出。
图4A-4E中以及在包含波形的其他所包括的图中的垂直虚线表示所描绘的波形的共同时间位置,并且其由参考号T5、T10、T15等标明。时间位置之间的时间周期由参考号P5、P10、P15等标明。每个时间周期(P5、P10、P15等)的中途点是所标明的H5、H10、H15等。
在图4C中,根据一个或多个实施例,设置基延迟202和一系列精细延迟元件450,以使得在初始时间周期期间在图4B中所生成的信号的一部分在随后的时间周期或稍后的时间周期中恰好传播经过该系列精细延迟元件450的中途。在一个示例中,可由噪声分析器120在时间周期P5期间所生成的图4B的元信号的一部分可在随后的时间周期P10期间传播到中途点H10,恰好是T10和T15之间的中途;在时间周期P10期间所生成的元信号的一部分可以在时间周期P15期间传播到中途点H15,以此类推。在一个或多个实施例中,前述在一个时间周期中所生成的图4C的元信号在随后的时间周期中到恰好中途点的传播可以是有选择地设置基延迟202和一系列精细延迟元件450以使得达成恰好中途传播的结果。根据一个或多个实施例,作为结果的恰好中途传播可以是对如由图4所例示的无噪声初始信号的指示。
图4D示出根据一个或多个实施例的一系列波形,其中波形“s”可以表示初始信号,波形“mts”可以表示元信号,其可由噪声分析器120从包含在初始信号s中的信息创建,并且波形D1到D8可以表示mts的经延迟版本。在一个实施例中,波形s可以类似于图4A中所示的波形,并且可以表示无噪声时钟信号。在一个实施例中,波形mts可以类似于图4B中所示的波形,并且可以表示包含描述波形s的信息的元信号。在一个示例中,可以通过在信号s的连续周期将mts的值在低值和高值之间交替来由噪声分析器120从s生成mts,例如通过在s的一个周期将mts的值设置为高(或1),之后在s的下一个周期将mts的值设置为低(或0)、在s的随后周期将mts设置为低,以此类推。波形D1可以表示被延迟基延迟202的mts信号。波形D2可以表示被延迟基延迟202和一系列精细延迟450之一这二者的mts。波形D3可以表示被延迟基延迟202和一系列精细延迟450中的两个的mts。波形D4可以表示被延迟基延迟202和一系列精细延迟450中的三个的mts。波形D5可以表示被延迟基延迟202和一系列精细延迟450中的四个的mts,D6可以表示被延迟基延迟202加上精细延迟450中的五个的mts,D7;基延迟202加上六个精细延迟450;以及,最终,D8可以表示被延迟基延迟202加上一系列精细延迟450中的七个的mts。图4D中的垂直虚线可以表示前述延迟的连续周期。虽然在图4中将一系列精细延迟450示出为分为相等的时间周期,但是它们可以包括不同的时间周期。例如,一系列精细延迟450中的第二精细延迟可以是一系列精细延迟450中的第一精细延迟的倍数。在一个实施例中,元信号mts可以首先在时间T5处开始以高值生成,之后在时间T10处切换为低值,T5和T10之间的时间是周期P5。在一个实施例中,元信号mts可以之后被延迟基延迟202和一系列精细延迟450,以使得在周期P5期间所生成的mts值被传播使得在时间T15处,恰好它们的一半在时间T15的一边,并且另一半在时间T15的另一边。在可以与可由信号s表示的时钟信号的上升沿相对应的时间T15处,噪声分析器120可以进行测量(404、406、408、410、412、414、416、418)。前述测量如果在图4D中的时间T15处进行,则将具有如以下表1所示的值。
虽然以上表1示出由噪声分析器120测量的8位,但是可由噪声分析器120进行任何替代数目的位测量。一系列精细延迟元件450中所要求的精细延迟元件的数目将等于所要测量的位的期望数目减去1。例如,在测量以上8位时,可以使用一个基延迟202,并且可以在一系列精细延迟元件450中使用七个精细延迟元件。例如,为了测量10位,噪声分析器120可以使用一个基延迟202,以及一系列精细延迟元件450中的九个精细延迟元件。图4E中示出来自图4D的波形D1425的放大细节。图4F中示出一系列精细延迟元件450的放大细节。
图4E示出根据一个或多个实施例的、来自图4D的波形D1的一部分的放大细节425。波形D1是方波,其在一个实施例中可以表示从初始方波所生成的元信号,初始方波转而可以表示时钟信号。在所示的示例中,初始时钟信号和元信号可以表示没有噪声的信号。波形D1可以是已经被延迟基延迟202的元信号的版本。如先前图4D中所示,噪声分析器120可以在时间T15处对经延迟的波形进行测量。图4D示出可由噪声分析器120在特定时间T15处对元信号mts的各种经延迟版本(D1-D8)所进行的测量(404-418)。图4E中示出根据一个或多个实施例的、到达所进行的测量的替代方式。可以在时间T15处对波形D1进行测量404,之后可以在时间(T15减去一个精细延迟周期)处对波形D1进行测量406,可以在时间(T15减去两个精细延迟周期)处对波形D1进行测量408,以此类推,直到在时间T10处进行测量418为止。通过前述的替代技术进行测量(404-418)的结果可与以上表1中所示的那些相同。还在图4E中将作为结果的代表性测量示出为T10和T15之间的一系列0和1。在T10和T15之间所示的代表性测量(404-418)的值可以从右向左读,如方向箭头422所示,以与如表1中所示的测量(404-418)的顶部到底部顺序一致。然而,本文所使用的约定将是示出从进行测量的时间开始在从左到右所列出的特定时间处所进行的测量;如所示的,例如,通过在时间T15处所进行的测量框432中所列出的测量。在时间T15处所进行的测量(404-418)可以以如以下表2中所示的表格形式列出。
在一个或多个实施例中,测量(404-418)可以由噪声分析器120在时间周期P10之后和/或之前的时间处进行。在一个或多个实施例中,噪声分析器120可以进行与测量(404-418)等价的测量的多个实例。例如,如果在图4C中所示的波形的时间周期P5-P40进行等价测量(404-418),则结果将如以下表3中所示。
在一个或多个实施例中,以上表3中所示的测量可以之后表示由噪声分析器120对无噪声元信号所进行的测量,该无噪声元信号基于无噪声初始信号所创建并且可以是对无噪声初始信号的指示。表3中的值1可以表示图4C的波形的高值并且值0可以表示图4C的波形的低值。虽然以上所示的测量值是1和0,表示数字信号的测量,但是测量可以对模拟信号(如图2中所示)进行,在该情况下,作为结果的测量值可以与1和0不同。
前述的图4A的无噪声初始信号可以是表示无噪声时钟信号的方波,并且前述的图4C的元信号可以是从初始信号所生成的方波,并且其具有等于初始信号的倍数的周期。因此,表3中所示的测量可以表示将由噪声分析器120针对无噪声情况所进行的测量。在另一个实施例中,如果噪声分析器120对诸如信号和噪声110的包含噪声的信号进行测量,则结果将与表3中所示的那些不同,并且作为结果的差异可能之后被用作标志以标识特定类型的噪声,诸如低频噪声、高频噪声和/或噪声的来源。
图4F示出根据一个或多个实施例的、先前在图4C和图4D中所示的一系列精细延迟元件450的放大细节。在一个实施例中,信号可以从初始时间位置T5被延迟例如基延迟202和/或一系列精细延迟450,其中一系列精细延迟450可以包括精细延迟204和附加精细延迟440。在一个或多个实施例中,可以不使用基延迟202,或者由基延迟202所供应的时间移位可以与图4F中所示的不同,或者可以使用多于一个基延迟202。虽然图4E中示出共七个精细延迟(一个精细延迟204和六个精细延迟440),但是在其他实施例中可以由噪声分析器120使用任何数目的精细延迟元件。虽然图4F中的一系列精细延迟450表示为产生相等时间延迟,但是在其他实施例中由一系列精细延迟450所产生的延迟可以彼此不同。在一个实施例中,经延迟的信号可以传播越过第二时间位置例如T10,之后噪声分析器120可以在相同或不同的时间位置处进行测量(404-418)。在一个实施例中,噪声分析器120可以对信号进行测量(404-418)。在一个示例中,噪声分析器120可以在时间T15处对在时间T5处所生成的经延迟信号进行测量(404-418)。虽然所有测量(404-418)可以在相同的时间(例如先前在图4D中所示的T15)处进行,但是这等价于在两个分开的时间周期之间的不同的时间位置处测量经延迟信号。例如,图4D的经延迟的元信号mts可以被延迟基延迟202和一系列精细延迟450,并且噪声分析器120可以在时间T15处对经延迟信号的每个版本(D1-D8)进行测量(404-418),或者可以由噪声分析器120在T10和T15之间的时间周期处进行等价测量(404-418),测量时间周期之间的每个时间分界等价于一系列精细延迟450之一。图4E和图4F中示出前述的等价测量方法的示例,其中测量(404-418)可以在T10和T15之间的不同时间周期处对经延迟元信号mts的单个版本(例如图4D的波形D1)进行,测量(404-418)之间的时间距离与一系列精细延迟450相对应。例如,测量404可以由噪声分析器120在时间T15处进行,测量406可以由噪声分析器120在时间T15减去精细延迟204处进行,测量408可以由噪声分析器120在时间(T15减去(精细延迟204加上一个精细延迟440)处进行,测量410可以由噪声分析器120在时间(T15减去(精细延迟204加上两个精细延迟440)处进行,以此类推,直到测量418可以由噪声分析器120在时间(T15-(精细延迟204+六个精细延迟440))处进行为止。因此,在一个或多个实施例中,等价测量(404-418)可以由噪声分析器120在单个时间(例如T15)处对遭受多个延迟的信号进行,如图4D中所示;或者,在不同时间周期处对经单独延迟的信号进行,如图4E和4F中所示。
在一个或多个实施例中,如图4D、4E和4F中所示的前述测量(404-418)可以由噪声分析器120递归地进行;例如,类似的一组测量(404-418)可以在时间T15处针对时间周期P10进行,在随后的时间T20处针对随后的时间周期P15进行,以此类推,无限延续。在一个实施例中,一系列精细延迟450可以进一步细分为一系列更精细的延迟。虽然图4F中示出共八个测量点(404-418),但是可以使用任何数目的测量点。由一系列精细延迟元件450所创建的在测量点(404-418)之间的时间延迟可以彼此相等或不同。由一系列精细延迟元件450所创建的时间延迟可以随时间周期而变化。在其他实施例中,基延迟202也可以随时间周期而变化,或被省略。由一系列精细延迟元件450所创建的时间延迟可以在通过反相器、电容器、电感器和/或这些或其他电路元件的组合的电路中产生;由软件、硬件或其组合产生;作为对经记录或经传送的信号进行操作的程序的结果产生;和/或作为配置为创建这类延迟的处理器的结果产生。
图5A示出根据一个或多个实施例的方波。在一个或多个实施例中,图5A的方波可以是无噪声数字信号,其转而可以表示无噪声时钟信号。
图5B示出根据一个或多个实施例的、包含高频噪声的方波,其可以表示经历高频周期抖动的时钟信号。时钟信号的高频周期抖动可以指时钟信号的周期在一个循环期间从其理想值变化并且之后在随后的循环中恢复为其理想状态的情况。图5B示出根据一个或多个实施例的、在时间周期P15期间比理想长度短抖动520的时钟信号。时钟信号可以之后在时间周期P20期间恢复为其理想状态。图5B还示出根据一个或多个实施例的、在时间周期P25的后部和时间周期P30的初始部分期间比理想长度长抖动530的时钟信号。时钟信号可以之后在时间周期P30的末端恢复为其理想状态。
图5C示出根据一个或多个实施例的、可由噪声分析器120基于来自图5B的信号所生成的信号。在一个或多个实施例中,图5B的信号可以表示时钟信号。图5C的新信号可以是方波,其在由图5B所表示的时钟信号的时钟循环的一个周期具有高值,之后在图5B的时钟循环的下一个周期具有低值,图5C的新信号的高值和低值随着图5B所示的时钟循环而交替。在一个或多个实施例中,图5C的波形可以是图5A的波形的元信号,因为图5C的方波可以由噪声分析器120生成以包含关于图5A的方波的信息。
图5D示出根据一个或多个实施例的、偏移基延迟202的图5C的信号。在一个或多个实施例中,噪声分析器120可以在时间周期(P5-P40)期间应用精细延迟元件450,以对图5D中所示的信号进行测量,前述测量可以由噪声分析器120在信号已经被连续延迟精细延迟元件450的每一个之后对信号进行。在一个或多个实施例中,前述测量可以由噪声分析器120在图5A中所示的波形的上升沿中的一个或多个处进行。
在一个或多个实施例中,可由图5B中所示的波形表示的时钟信号的抖动可以具有双重效应,因为抖动可以使图5C的元信号的一部分短于或长于如果基于无抖动时钟信号所产生的元信号的一部分,以及;由噪声分析器120所进行的测量当由包含抖动的时钟信号所触发时可迟于或早于如果由无抖动时钟信号所触发的情况。例如,抖动520可使图5C的元信号在周期P15中的高部分比如果由无抖动信号生成时的情况短出时间T18和T20之间的时间差(作为比较,参见在时间周期P15期间的图4B的波形)。此外,抖动520的存在可使噪声分析器120在时间T18处而非时间T20处进行其测量。在该示例中,噪声分析器120将对时间周期P18进行测量而非对时间周期P20进行测量,并且图5D的元信号的被测量的部分将不恰好传播到中途点H20。在该示例中,6位在中途点H20的一边测量,2位在中途点H20的另一边测量,与将对无抖动、无噪声信号所进行的测量相对照(例如,在时间周期P20期间对图4C的测量,在其中4位在中途点H20的一边测量,4位在中途点H20的另一边测量)。
在另一个示例中,抖动530可以使图5C的元信号在周期P25和P30中的高部分比如果由无抖动信号所生成时的情况长出时间T30和T32之间的时间差(作为比较,参见时间周期P25和P30期间的图4B的波形)。此外,抖动520的存在可以使噪声分析器120在时间T32处而非时间T30处进行其测量。在该示例中,噪声分析器120将对时间周期P32而非时间周期P30进行测量并且图5D的元信号的被测量的部分传播越过中途点H30。在该示例中,6位在中途点H30的一边测量,并且2位在中途点H30的另一边测量,与将对无抖动、无噪声信号所进行的测量相对照(例如,在时间周期P30期间对图4C的测量,在其中4位在中途点H30的一边测量,并且4位在中途点H30的另一边测量)。因此,在一个或多个实施例中,时钟抖动的存在可以影响元信号的值和元信号被测量的时刻这二者。
在一个实施例中,精细延迟元件450可以被配置使得测量之间的延迟在时间上彼此相等地间隔并且使得在一个理想时钟周期期间所进行的测量的数目等于在任何其他理想的时钟周期中所进行的测量的数目。在其他实施例中,精细延迟元件450可以被配置使得测量之间的时间间隔可变。根据一个或多个实施例,如果精细延迟元件450被配置使得每次测量之间的时间间隔是相等的,并且该配置应用到图5D的信号,则作为结果的测量将以下在下面的表4中示出。
根据一个实施例,可以看出在索引4、5、6和7处由噪声分析器120对图5D的波形所进行的测量与由噪声分析器120对图4C的波形所进行的测量不同。在一个实施例中,这些差异可以表示可由噪声分析器120使用以标识高频噪声的噪声标志,该高频噪声可以是高频时钟抖动。在一个或多个实施例中,前述的可由于时钟信号的上升沿早于理想时间出现而导致的高频时钟抖动的双重效应可以导致相关联的元信号的对应部分比正常的短,并且元信号的该部分在早于正常的时间被采样;还将导致元信号的随后部分变长等价的量。在一个或多个实施例中,前述的高频时钟抖动的双重效应可以导致采样值的镜像效应,例如以上在表4A中所示的在T18处所取得的样本是11000000,并且在随后的时间T25处所取得样本是那些值的镜像,也就是00000011。在另一个示例中,以上在表4A中所示的在T32处所取得的样本是11111100;并且在随后的时间T35处所取得的样本是那些值的镜像,也就是00111111。前述的镜像效应,即在一个采样时间处所进行的测量等于紧接在采样时间之前或之后的测量的相反,可以是对高频时钟抖动而言独特的结果,并且可以是噪声分析器120可以使用以标识高频时钟抖动的噪声标志。
图5E示出根据一个或多个实施例的一系列波形,其示出噪声分析器120可以如何在基延迟202和一系列精细延迟450之后进行测量。在一个或多个实施例中,波形D1可以是来自图5C的波形的已经被延迟基延迟202之后的版本。波形D2可以是图5C的波形的被延迟基延迟202和一系列精细延迟450之一的版本,D3可以是被延迟基延迟202和一系列精细延迟450中的两个的图5C的波形,以此类推,直到如所示的D8可以表示图5C的波形的被延迟基延迟202和一系列精细延迟450中的七个的版本为止。根据一个或多个实施例,噪声分析器120可以在一个或多个特定时间处对前述波形的经延迟版本进行测量。例如,噪声分析器120可以在时间T18处对所有波形D1-D8进行测量(404-418);并且可以之后在另一时间T32处进行等价测量(404-418)。前述测量(404-418)的结果可以如以下表4B中所示。
虽然以上表4示出在两个时间T18和T32处对图5E的波形进行八次测量(404-418);但是噪声分析器120可以在任何数目的时间处进行任何数目的测量。表4B中所示的测量(404-418)还可以针对已经对其进行测量的波形而以水平行表示在测量时间右侧。例如,图5E示出根据一个或多个实施例的、时间T18右侧的测量(404-418)的值11000000,时间T32右侧的测量(404-418)的值11111100。示出在特定时间处所进行的测量的类似方法可以用在本申请内的、示出波形的其他图中,例如图5D。
图6A示出根据一个或多个实施例的方波。在一个或多个实施例中,图6A的方波可以是无噪声数字信号,其转而可以表示无噪声时钟信号。
图6B示出根据一个或多个实施例的方波,其可以表示基于先前在图6A中所示的波形所生成的元信号。在一个或多个实施例中,图6B的方波元信号可以由噪声分析器120以以下这类方式生成:图6B的元信号的一部分的波长可以是图6A的波形的波长的倍数。在一个示例中,图6B中的元信号的波长可以是图6A的初始信号的波长的两倍。
图6C示出根据一个或多个实施例的、图6B的元信号的经延迟版本,图6C的波形因此也可以被视为元信号。在一个或多个实施例中,图6B的元信号的每个循环可以被延迟基延迟202,导致图6C的偏移波形。在一个或多个实施例中,基延迟202可以由噪声分析器120通过一个或多个逻辑电路创建。在一个或多个实施例中,基延迟202可以在时钟信号的上升沿处应用到图6B的元信号,时钟信号潜在地由图6A的波形表示。在一个或多个实施例中,前述的逻辑电路可以接收来自电源的功率。在一个或多个实施例中,来自电源的功率可以随着时间变化,并且变化可以影响由前述的逻辑电路所生成的基延迟202。例如,如果电源将少于理想量的功率发送到逻辑电路,则通过逻辑电路的信号的延迟可大于理想的基延迟202,如由长基延迟605所示的。在另一个示例中,电源可以将多于理想量的功率发送到逻辑电路,其可以导致小于理想的基延迟202的延迟,如由短基延迟610所示的。如图6C中所示的示例性噪声样式可以表示高频电源噪声,在其中电源电平偏离理想电平,造成从在初始时间周期期间的理想的基延迟202的变化;之后一经返回到理想的电源电平,基延迟202就在随后的时间周期内返回其理想级别。在一个或多个实施例中,如图6B中所示的元信号的每个循环可以被延迟不同的基延迟(202、605、610),具有如图6C中所示的结果。
图6D示出根据一个或多个实施例的来自图6C的波形,在其中可以是高频电源噪声的结果的、来自图6B的经分开延迟的循环被结合以创建图6D的单个波形。根据一个或多个实施例,可以看出可由图6C和6D中所示的元信号表示的电源噪声对可由噪声分析器120所进行的测量具有单一效应;因为电源噪声仅影响图6C和图6D的元信号的高值和低值的持续时间,这与时钟抖动噪声相对照,其可由图5B-5D中的元信号表示,并且对图5B-5D的元信号的高值和低值的持续时间和对噪声分析器120可进行测量的时间这二者具有双重效应。图6D还示出根据一个或多个实施例的、可以由噪声分析器120对图6D的波形进行测量而产生的值。前述测量可以由噪声分析器120以与如图4D-4F中所示的测量(404-418)类似的方式进行。在所示的示例中,图6D中的波形的测量可以在图6A中所示的信号的上升沿处进行。图6A的波形可以表示由例如数字时钟信号所生成的理想方波。可以与图5E中所示的测量类似的方式进行的、图6D的作为结果的示例性测量可以以如以下表5中的表格形式示出。
可以看出在测量索引2、3、6和7处由噪声分析器120对图6D中的波形所进行的测量与由噪声分析器120对图4C的波形所进行的测量不同。在一个或多个实施例中,这些差异可以表示可由噪声分析器120使用以标识高频电源噪声的噪声标志。
图7A示出根据一个或多个实施例的方波。在一个或多个实施例中,图7A的方波可以是无噪声数字信号,其转而可以表示无噪声时钟信号。
图7B示出根据一个或多个实施例的、包含低频噪声的方波,其可以表示经历低频周期抖动的时钟信号。时钟信号的低频周期抖动可以指在其中时钟信号的周期在一个循环期间从其理想值变化,并且之后在随后的循环中不恢复到其理想状态的情况。图7B示出根据一个或多个实施例的、在时间周期P15期间比理想长度短抖动720的时钟信号。在一个实施例中,时钟信号在时间周期P20期间不恢复到其理想状态并且时钟的上升沿比理想时钟的上升沿早抖动725而出现。图7B还示出根据一个或多个实施例的、在时间周期P25中尚未恢复到其理想状态的时钟信号。在一个示例中,在周期P25期间图7B的时钟信号的上升沿比图7A的理想时钟信号的上升沿早抖动730的量而出现。在一个示例中,图7B的时钟信号之后在时间周期P30的末端恢复到其理想状态。
图7C示出根据一个或多个实施例的、可由噪声分析器120基于来自图7B的信号生成的信号。在一个示例中,图7B的信号可以表示数字时钟信号。图7C的新信号可以是方波,其在图7B的时钟循环的一个周期具有高值,之后在图7B的时钟循环的下一个周期具有低值,其中图7C的新信号的高值和低值随着图7B所示的时钟循环而交替。图7C的信号可以是元信号,因为它可被生成以包含关于图7B的信号的信息。
图7D示出根据一个或多个实施例的、偏移基延迟202的图7C的信号。噪声分析器120可以在时间周期(P5-P40)期间应用精细延迟元件450,以对如图7D所示的信号进行测量,测量之间的时间间隔与精细延迟元件450相对应。在一个实施例中,精细延迟元件450可以被配置使得测量之间的延迟在时间上彼此相等地间隔,并且使得在一个理想时钟周期期间所进行的测量的数目等于在任何其他理想时钟周期中所进行的测量的数目。在其他实施例中,精细延迟元件450可以被配置使得测量之间的时间间隔是可变的。根据一个或多个实施例,如果精细延迟元件450被配置使得每次测量之间的时间间隔是相等的,并且将该配置应用到图7D的信号,则可以以与图5E所示的测量类似的方式进行的作为结果的测量将如以下表6所示。
可以看出在测量索引4、5、6和7处由噪声分析器120对图7D中的波形所进行的示例性测量与由噪声分析器120对图4C的波形所进行的测量不同。在一个或多个实施例中,这些差异可以表示可由噪声分析器120使用以标识低频噪声的噪声标签,该低频噪声可以是低频时钟抖动。虽然以上表6中示出八次测量,但是可以由噪声分析器120进行任何数目的测量。根据一个或多个实施例,可以进一步注意图7D和图4C之间的测量差异起因于可由低频时钟抖动导致的双重效应,与以上关于图5B-5D所描述的可由高频时钟抖动所导致的双重效应类似;因为时钟抖动可以影响如图7B-7D所示的所生成的元信号的值以及噪声分析器120可对元信号进行测量的定时这二者。
图8A示出根据一个或多个实施例的方波。在一个或多个实施例中,图8A的方波可以是无噪声数字信号,其转而可以表示无噪声时钟信号。
图8B示出根据一个或多个实施例的方波,其可以表示基于先前在图8A中所示的波形所生成的元信号,因为图8B的波形可以包含关于图8A的波形的信息。在一个或多个实施例中,图8B的方波元信号可以由噪声分析器120以以下这类方式生成:图8B的元信号的一部分的波长可以是图8A的波形的波长的倍数。在一个示例中,图8B的元信号的波长可以是图8A中的初始信号的波长的两倍。
图8C示出根据一个或多个实施例的、图8B的元信号的经延迟版本。在一个或多个实施例中,图8B的元信号的每个循环可以被延迟基延迟202,导致图8B的偏移波形。在一个或多个实施例中,基延迟202可以由噪声分析器120通过一个或多个逻辑电路创建。在一个或多个实施例中,基延迟202可以在时钟信号的上升沿处应用到图8B的元信号,时钟信号潜在地由图8A的波形表示。在一个或多个实施例中,前述的逻辑电路可以接收来自电源的功率。在一个或多个实施例中,来自电源的功率可以随着时间变化,并且变化可以影响由前述的逻辑电路所生成的基延迟202。例如,如果电源将少于理想量的功率发送到逻辑电路,则通过逻辑电路的信号的延迟可能大于理想的基延迟202,如由长基延迟805所示的。在另一个示例中,电源可以将多于理想量的功率发送到逻辑电路,其可以导致小于理想的基延迟202的延迟,如由短基延迟810所示的。如图8C中所示的示例性的噪声样式可表示低频电源噪声,在其中电源电平可偏离理想电平,造成从在初始时间周期期间的理想的基延迟202到长基延迟805的变化;之后在紧跟在初始时间周期之后的时间周期中,电源可能无法返回其理想电平,造成进一步偏离理想的基延迟202,诸如短基延迟810。如图8B中所示的元信号的每个循环可被延迟不同的基延迟(202、805、810),具有图8C中所示的示例性结果。
图8D示出根据一个或多个实施例的来自图8C的波形,在其中来自图8B的经分开延迟的循环被结合以创建图8D的单个波形。图8D还示出根据一个或多个实施例的、可由噪声分析器120对图8D的波形进行测量而产生的值。前述测量可以以与图4D-4F中所示的测量(404-418)类似的方式进行。在所示的示例中,图8D中的波形的测量可以在图8A中所示的信号的上升沿处进行。图8A的波形可以表示由例如数字时钟信号所生成的理想方波。可以与图5E中所示的测量类似的方式进行的、图8D的作为结果的示例性测量可以以如以下表7中的表格形式示出。
可以看出在测量索引4、5、6和7处由噪声分析器120对图8D中的波形所进行的测量可与由噪声分析器120对图4C的波形所进行的测量不同。根据一个或多个实施例,这些差异可以表示可由噪声分析器120使用以标识低频电源噪声的噪声标志。虽然以上表7中示出八次测量,但是任何数目的测量可以由噪声分析器120进行。可以进一步注意,根据一个或多个实施例,图8D和图4C之间的测量差异起因于可由低频电源噪声导致的单一效应,类似于可由如以上关于图6B-6D所描述的高频电源噪声导致的单一效应;因为电源噪声可以影响如图8B-8D中所示的所生成的元信号的值,而不影响噪声分析器120可以对元信号进行测量的定时。
根据一个或多个实施例,可由噪声分析器120进行的测量的总结在以下表8中示出。在一个或多个实施例中,来自图4C的测量可以表示无噪声信号。在一个或多个实施例中,来自图5D的测量可以表示包含高频时钟噪声的信号,其还可被称为高频抖动。在一个或多个实施例中,来自图6D的测量可以表示包含高频电源噪声的信号。在一个或多个实施例中,来自图7D的测量可以表示包含低频时钟噪声的信号,其还可被称为低频抖动。在一个或多个实施例中,来自图8D的测量可以表示包含低频电源噪声的信号。虽然如以上表3、表4A和表5-7所示的对图4D、5D、6D、7D和8D中的波形所进行的测量可以开始于不同时间处(例如表6中的测量开始于时间T5处,表7中的测量开始于时间T15处),但是每组测量开始于等价的无噪声时间处,如由00001111系列测量所表示的,并因此在给定测量索引号处的每组测量的比较是有效的。通过检查以下表8可以注意到,来自图5D、图6D、图7D和图8D的可由噪声分析器120进行的测量的每列包含与可以是图4C的无噪声信号的差异以及与测量的其他列中的每一个的差异。
在一个或多个实施例中,以下表8中所示的测量差异可以表示可由噪声分析器所使用和/或创建以确定信号内的噪声的频率和/或来源的噪声标志。虽然在表8中示出八个测量索引,但是噪声分析器120可以使用任何数目的测量索引,并且可以进行任何数目的测量。
在一些实施例中,如以上表8中的图7D列所表示的、由噪声分析器120对低频时钟噪声所进行的测量与以上表8中的图8D列所表示的、由噪声分析器120对低频电源噪声所进行的测量具有相同的标志是可能的。在那些实施例中,噪声分析器120可以在一个电源和第二电源之间进行切换以确定噪声的来源。在一个实施例中,如果由噪声分析器120所测量的噪声标志起因于低频时钟噪声,那么如果噪声分析器120在一个电源和第二电源之间进行切换,则噪声标志将没有不同。然而,在一个实施例中,如果由噪声分析器120所测量的噪声标志起因于低频电源噪声,那么如果噪声分析器在一个电源和第二电源之间进行切换,则噪声标志将变化。
图9示出根据一个或多个实施例的噪声分析器120的框图。在一个或多个实施例中,输入信号902可以由信号发生器905接收。信号发生器905可以基于输入信号902创建新信号,并且新信号可以是元信号,因为它可以包含关于输入信号902的信息。在一个实施例中,信号发生器905可以通过使输入信号902的周期加倍来基于输入信号902创建新信号。在其他实施例中,信号发生器902可以通过对输入信号902实施任何数学运算来基于输入信号902创建新信号。来自信号发生器905的新信号可以之后传递进入基延迟元件912。基延迟元件912可以延迟来自信号发生器905的信号,有效地相移或时间移位来自信号发生器905的信号。在一个或多个实施例中,由基延迟元件912所引起的延迟或时间移位的量可以与先前所提及的基延迟202相对应。在一个或多个实施例中,由基延迟元件912所引起的延迟可以是可变的。在一个或多个实施例中,基延迟元件912可以被省略。来自基延迟元件912的输出可以之后被馈入一系列精细延迟元件450以及馈入比较器960。一系列精细延迟元件450可以包括一个或多个精细延迟元件。一系列精细延迟元件450中的精细延迟元件中的每一个可以被独立控制。在一个或多个实施例中,由一系列精细延迟元件450中的每一个所引起的延迟可以是可变的,和/或对于该系列精细延迟元件中的每个延迟可以是不同的。在一个或多个实施例中,所使用的一系列精细延迟元件450的数目可以是零。一系列精细延迟元件450可以通过一个或多个反相器、电容器、电感器和/或其他电路元件的组合创建;由软件、硬件或其组合产生;作为对经记录或经传送的信号进行操作的程序的结果产生;和/或作为配置为创建这类延迟的处理器的结果产生。
图9还示出根据一个或多个实施例的、进入精细延迟元件904的来自基延迟元件912的输出。在一个或多个实施例中,精细延迟元件904在从基延迟元件912所接收的输出中引起精细延迟或精细时间移位。在一个或多个实施例中,由精细延迟元件904所引起的延迟或时间移位的量可以与先前所提及的精细延迟204相对应。来自精细延迟元件904的输出可以之后被分开并且发送到精细延迟元件930和比较器960这二者。精细延迟元件930可以在从精细延迟元件904所接收的输出中引起附加的延迟或时间移位。来自精细延迟元件930的输出可以之后被分开并且发送到精细延迟元件935和比较器960这二者。精细延迟元件935可以之后在从精细延迟元件930所接收的输出中引入附加延迟。来自精细延迟元件935的输出可以之后被分开并且发送到附加精细延迟元件和比较器960这二者。精细延迟元件935和精细延迟元件950之间可以存在任何数目的精细延迟元件,每个精细延迟元件接收来自先前的精细延迟元件的输入,并且发送输出到随后的精细延迟元件和比较器960。精细延迟元件950可以接收来自一系列精细延迟元件中的倒数第二精细延迟元件的输入、引起附加延迟并且之后发送到比较器960。比较器960可以接收非延迟输入信号902、来自基延迟元件912的输出以及来自精细延迟元件450的输出。在一个或多个实施例中,输入信号902可以是指示数字时钟信号的方波。比较器960可以对来自基延迟元件912、精细延迟元件450的输出和/或输入信号902进行测量,和/或对来自精细延迟元件450的输出和/或输入信号902实施其他操作。比较器960可以配置为确定指示可能存在于输入信号902中的或与输入信号902相结合的特定类型的噪声的独特特征,这类特征构成之后可用来标识特定类型的噪声的标志。在另一个实施例中,可由n位同步器对一系列精细延迟元件450和/或基延迟元件912的输入和/或输出进行采样,作为结果的样本之后由比较器960接收。在一个或多个实施例中,比较器960可以包括采样器962。采样器962可以对输入信号、元信号和/或精细延迟450和/或基延迟元件912的输出进行采样或测量。在一个或多个实施例中,采样器962可以是n位同步器。在一个或多个实施例中,比较器960可以依据本文所描述的其他示例和实施例对从n位同步器所接收的前述样本实施操作。比较器960可以配置为标识噪声,诸如高频噪声、低频噪声、时钟抖动、电源噪声和/或其他类型的噪声。在一个或多个实施例中,比较器960、基延迟元件912和一系列精细延迟450可以配置为实施延迟、生成元信号以及进行并比较与如先前关于图4A-8D所描述的方法、设备和系统一致的测量。在一个实施例中,来自基延迟202和一系列精细延迟元件450的输出可以反馈回修整控制器910中。修整控制器910可以动态地更改由基延迟元件912所引起的基延迟202的量。在一个或多个实施例中,修整控制器910可以更改由基延迟元件912所引起的基延迟202的量,以补偿先前所描述的任何类型的高频噪声和/或低频噪声。例如,在存在低频噪声的情况下,类似于如图8C中所示的情况,修整控制器910可以更改长基延迟805和/或短基延迟810,以使得它们被返回到等于基延迟202的延迟值。
图10是示出用于分析噪声的方法的示范性实施例的流程图。流程图包括操作1010-1060,其布置在示例性实施例中。其他实施例可以并行执行两个或更多个操作。示例性过程适用于软件、固件和/或硬件实现方案。
操作1010可以生成信号。所生成的信号可以是模拟的或数字的,并且可以独立于任何外部信号生成和/或基于从外部来源所接收的信号生成。操作1030可以将噪声应用到由操作1010所生成的信号。噪声可以是高频噪声、低频噪声或其组合。可以无意地和/或有意地在操作1030中添加前述所提及的噪声。操作1040可以将基延迟应用到操作1030的输出。由操作1040所应用的延迟量可以是零或任何更大的延迟量。操作1050可以将一系列精细延迟应用到来自操作1040的输出。在操作1050中所应用的精细延迟的数目可以是零或任何更大延迟数目。在操作1050中所应用的精细延迟的定时可以彼此相等或不同。操作1060可以接收来自操作1050的经延迟输出和在操作1010中所生成的原始信号。操作1060可以对从操作1050和1010所接收的输出应用一系列比较、测量或操作,以检测并分析可以标识在操作1030中所添加的噪声的类型的噪声标志。
图11示出根据一个或多个实施例的、可以包含噪声分析器120的数据处理器。在一个或多个实施例中,时钟1104可以生成控制一组输入寄存器1110和一组输出寄存器1130的操作的信号。在一个示例中,输入寄存器1110和输出寄存器1130可以包括配置为存储数字数据的存储器元件。在一个或多个实施例中,输入寄存器1110可以配置为接受来自外部来源的数据和/或将数据输入逻辑元件集1120中,前述的输入/输出操作基于来自时钟1104的信号而发生。在一个或多个实施例中,输出寄存器1130可以配置为接受来自逻辑元件1120的数据和/或将数据输出到外部目标,前述的输入/输出操作基于来自时钟1104的信号而发生。在一个或多个实施例中,由时钟1104所生成的信号可以是类似于先前图4A所示的波形的方波。在一个或多个实施例中,时钟1104可以生成方波,并且输入寄存器1110可以配置为在前述的方波的上升沿或下降沿处输入或输出数据。在一个或多个实施例中,时钟1104可以生成方波,并且输出寄存器1130可以配置为在前述的方波的上升沿或下降沿处输入或输出数据。在一个或多个实施例中,输入寄存器1110的输入和/或输出可以配置为在由时钟1104所产生的信号中的初始循环处发生,并且输出寄存器1130的输入和/或输出可以配置为在初始循环之后的循环处发生。输入寄存器1110和/或输出寄存器1130可以反复地输入和/或输出数据,输入和/或输出由从时钟1104所生成的再现(recurring)信号来控制。在一个或多个实施例中,由时钟1104所产生的信号的变化可以影响输入寄存器1110和/或输出寄存器1130的输入和/或输出的定时。
图11还示出根据一个或多个实施例的、连接至逻辑元件1120的电源1106。逻辑元件1120可以配置为接收来自输入寄存器1110的数据、处理所接收的数据以及将数据处理的结果输出到输出寄存器1130。电源1106可以电气地或以其他方式将功率供应到逻辑元件1120,所供应的功率由逻辑元件1120所需要,以处理所接收的数据。在一个或多个实施例中,由电源1106供应到逻辑元件1120的功率的量可以影响逻辑元件1120的数据处理速度。例如,电源1106可以将理论理想的功率电平供应到逻辑元件1120,其可以允许逻辑元件1120以理想的速率处理数据。在一个或多个实施例中,当被供应有前述的理论理想的功率电平时,逻辑元件1120可以配置为在时钟1104可以将信号发送到输入寄存器1110以将数据输入逻辑元件1120的一瞬间以及随后时钟1104可以将信号发送到输出寄存器1130以接收来自逻辑元件1120的数据的一瞬间完成数据处理操作集。在一个示例中,当由电源1106供应到逻辑元件1120的功率大于理论理想电平时,逻辑元件1120可以以比理想速率快的速率实施前述的数据处理操作。在另一个示例中,当由电源1106供应到逻辑元件1120的功率小于理论理想电平时,逻辑元件1120可以以比理想速率慢的速率实施前述的数据处理操作。在这两个示例的任意一个中,如果逻辑元件1120以快于或慢于理想速率的速率实施,则输出至输出寄存器1130的数据可能发生错误,和/或图11的整个数据处理器可能比其在理想条件下运行得慢。
图11进一步示出根据一个或多个实施例的、可以配置为接收来自时钟1104、电源1106和/或逻辑元件1120的信号的噪声分析器120。在一个实施例中,噪声分析器120可以基于从时钟1104、电源1106和/或逻辑元件1120所接收的第一信号生成第二信号。前述的由噪声分析器120所生成的第二信号可以是所接收的第一信号的元信号,例如第二所生成的信号可以被生成以使得其编码关于第一信号的信息。在一个或多个实施例中,噪声分析器120可以生成多于一个元信号。在一个实施例中,由噪声分析器120所接收的第一信号可以是可指示数字信号的方波。在一个实施例中,由噪声分析器120所生成的第二信号即元信号可以具有是由噪声分析器120所接收的第一信号的周期的倍数的周期。噪声分析器120可以进一步将时间延迟应用到元信号和/或由噪声分析器120从时钟1104、电源1106和/或逻辑元件1120所接收的第一信号。在一个或多个实施例中,噪声分析器120可以对前述的元信号和/或经延迟的元信号实施测量;并且将所进行的测量与如果元信号由来自时钟1104、电源1106和/或逻辑元件1120的理论理想信号生成的话原本将发生的测量相比较。
在一个或多个实施例中,噪声分析器120可以与理论理想测量相比较来分析前述的测量,以确定由噪声分析器120所接收的第一信号和/或由噪声分析器120所生成的元信号是否包含噪声或是否无噪声。在一个实施例中,如果噪声分析器120确定存在噪声,则可以进一步分析该噪声以确定噪声是否可能是高频噪声和/或低频噪声。在一个或多个实施例中,噪声分析器120可以检查元信号和从元信号所收集的测量以检测可以确定噪声的来源是否可能是时钟1104和/或电源1106的噪声标志。在一个实施例中,标志可以是如先前关于以上图4A-8D所论述的格式。
在一个或多个实施例中,如果噪声分析器120检测到以时钟1104和/或电源1106为其来源的高和/或低频噪声;噪声分析器120可以之后将信号反馈到时钟1104、电源1106和/或逻辑元件1120以校正或补偿所检测的噪声。例如,如果噪声分析器120确定存在以时钟1104为来源的噪声,则噪声分析器120可以发送信号以重置时钟1104。在另一个示例中,如果噪声分析器120确定存在以电源1106为来源的噪声,则噪声分析器120可以将信号发送到电源1106以增加或减小来自电源1106的供电电压。可替代地,在另一个示例中,如果噪声分析器120确定噪声的任何来源可能正在使逻辑元件1120完成数据的处理太快而不能由输出寄存器1130没有错误地接受,则噪声分析器120可以将信号发送到逻辑元件1120以将到输出寄存器1130的输出延迟适当的时间量。
图12示出根据一个或多个实施例的、详述噪声分析过程的操作的过程流程图。在一个或多个实施例中,操作1210可以涉及噪声分析器120接收第一信号。在一个或多个实施例中,操作1220可以涉及通过噪声分析器基于第一信号生成第二信号。在一个或多个实施例中,操作1230可以涉及通过基延迟将第二信号时间移位基延迟时间。在一个或多个实施例中,操作1240可以涉及通过比较器将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中第三理论信号是如果第一信号无高频噪声和低频噪声这二者的话原本将从第一信号生成的第二信号的版本。
尽管所呈现的实施例已经参照具体的示范性实施例进行了描述,但是显而易见的是可以对这些实施例进行各种修改和改变而不脱离各实施例的较宽的精神和范围。例如,本文所描述的各种设备和模块可以通过硬件电路(例如基于CMOS的逻辑电路)、固件、软件或硬件、固件和(例如具体化在非暂时性机器可读介质中的)软件的任何组合来使能和操作。例如,各种电结构和方法可以通过晶体管、逻辑门和电路(例如专用集成电路(ASIC)和/或数字信号处理器(DSP)电路)来具体化。
此外,应该理解本文所公开的各种操作、过程和方法可以具体化在与数据处理系统(例如计算机系统)兼容的非暂时性机器可读介质和/或机器可访问介质中,和/或可以以任何顺序实施。因此,说明书和附图将被认为是例示性的而非限制性的意义。
已经描述了若干实施例。然而,应该理解可以进行各种修改而不脱离所要求的发明的精神和范围。此外,附图中所描绘的逻辑流程不要求所示的特定顺序、或序列顺序,以达到理想的结果。此外,其他步骤可以被提供,或步骤可以从所描述的流程消除,并且其他部件可以添加进所描述的系统或从所描述的系统移除。因此,其他实施例在下面的权利要求的范围内。
附图中的结构和模块可示出为各异的并且仅与几个具体结构通信而不与其他结构通信。结构可以彼此融合、可以实施重叠功能并且可以与在图中未示出连接的其他结构通信。因此,说明书和/或附图可以被认为是例示性的而非限制性的意义。
Claims (20)
1.一种方法,包括:
由噪声分析器接收第一信号;
通过所述噪声分析器基于所述第一信号生成第二信号;
通过基延迟元件将所述第二信号时间移位一基延迟时间;以及
通过比较器将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中所述第三理论信号是如果第一信号无高频噪声和低频噪声的话原本将从所述第一信号生成的所述第二信号的一版本。
2.如权利要求1所述的方法,进一步包括:
通过至少一个精细延迟元件将所述第二信号时间移位一精细延迟时间。
3.如权利要求2所述的方法,进一步包括:
通过所述比较器将对所述经时间移位的第二信号所进行的精细测量与对所述第三理论信号所进行的理论精细测量相比较,其中所述精细测量和所述理论精细测量在时间上与由所述至少一个精细延迟所提供的时间移位相对应。
4.如权利要求1所述的方法,其中所述第一信号是周期性信号,所述第二信号是第二周期性信号,并且所述第二信号的周期是所述第一信号的周期的倍数。
5.如权利要求1所述的方法,其中所述第一信号包括数字时钟信号的周期性方波并且所述第二信号包括由所述噪声分析器所生成的方波,所述第二信号的周期是所述第一周期性方波信号的周期的倍数。
6.如权利要求5所述的方法,其中所述基延迟时间等于所述第一信号的所述周期。
7.如权利要求1所述的方法,其中所述第一信号包括低频噪声和高频噪声中的至少一个。
8.一种噪声分析器系统,包括:
信号发生器,其配置为接收第一信号并且基于所述第一信号生成第二信号,
基延迟元件,其配置为将所述第二信号时间移位第一时间延迟,
多个精细延迟元件,其配置为将所述第二信号进一步时间移位至少一个精细时间延迟;以及
比较器,其配置为将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中所述第三理论信号是如果所述第一信号无高频噪声和低频噪声这二者的话原本将从所述第一信号生成的所述第二信号的一版本。
9.如权利要求8所述的系统,其中所述比较器进一步配置为将对所述经时间移位的第二信号所进行的精细测量与对所述第三理论信号所进行的理论精细测量相比较。
10.如权利要求9所述的系统,其中所述精细测量和所述理论精细测量在时间上与由所述多个精细延迟元件中的至少一个所提供的时间移位相对应。
11.如权利要求8所述的系统,其中所述第一信号是周期性信号,所述第二信号是第二周期性信号,并且所述第二信号的周期是所述第一信号的周期的倍数。
12.如权利要求8所述的系统,其中所述第一信号包括数字时钟信号的周期性方波并且所述第二信号包括由所述信号发生器所生成的方波,所述第二信号的周期是所述第一周期性方波信号的周期的倍数。
13.如权利要求12所述的系统,其中所述第一时间延迟等于所述第一信号的所述周期。
14.如权利要求8所述的系统,其中所述第一信号包括低频噪声和高频噪声中的至少一个。
15.一种噪声分析器,包括:
信号发生器,其配置为接收第一信号并且基于所述第一信号生成第二信号,
基延迟元件,其配置为将所述第二信号时间移位第一时间延迟;以及
比较器,其配置为将经时间移位的第二信号的实际测量与第三理论信号的理论测量相比较,其中所述第三理论信号是如果所述第一信号无高频噪声和低频噪声这二者的话原本将从所述第一信号生成的所述第二信号的一版本。
16.如权利要求15所述的噪声分析器,进一步包括多个精细延迟元件,所述多个精细延迟元件配置为将所述第二信号进一步移位多个时间延迟。
17.如权利要求15所述的噪声分析器,其中所述比较器进一步配置为将对所述经时间移位的第二信号所进行的精细测量与对所述第三理论信号所进行的理论精细测量相比较,其中所述精细测量和所述理论精细测量在时间上与由所述多个精细延迟元件中的至少一个所提供的时间移位相对应。
18.如权利要求15所述的噪声分析器,其中所述第一信号是周期性信号,所述第二信号是第二周期性信号,并且所述第二信号的周期是所述第一信号的周期的倍数。
19.如权利要求18所述的噪声分析器,其中所述第一信号包括数字时钟信号的周期性方波并且所述第二信号包括由所述信号发生器所生成的方波,所述第二信号的周期是所述第一周期性方波信号的周期的倍数。
20.如权利要求19所述的噪声分析器,其中所述第一时间延迟等于所述第一信号的所述周期。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/935,484 US9952281B2 (en) | 2013-07-04 | 2013-07-04 | Clock jitter and power supply noise analysis |
US13/935,484 | 2013-07-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104283531A true CN104283531A (zh) | 2015-01-14 |
Family
ID=52105992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410318344.7A Pending CN104283531A (zh) | 2013-07-04 | 2014-07-04 | 时钟抖动和电源噪声分析 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9952281B2 (zh) |
CN (1) | CN104283531A (zh) |
DE (1) | DE102013021987A1 (zh) |
TW (1) | TWI533000B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106452693A (zh) * | 2016-08-26 | 2017-02-22 | 西安空间无线电技术研究所 | 一种基于双频点噪底能量分析的时钟相位抖动测量方法 |
CN111239476A (zh) * | 2018-11-29 | 2020-06-05 | 瑞昱半导体股份有限公司 | 信号检测器与信号检测方法 |
CN116953309A (zh) * | 2023-09-18 | 2023-10-27 | 深圳市鼎阳科技股份有限公司 | 一种示波器的电源探头和示波器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015112105B4 (de) * | 2015-07-24 | 2020-02-06 | Infineon Technologies Ag | Sensorvorrichtung, Auswertungsvorrichtung und entsprechende Systeme und Verfahren |
CN109189623B (zh) * | 2018-08-24 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种cpu的测试方法、装置及电子设备 |
JP2022168364A (ja) * | 2021-04-26 | 2022-11-08 | 富士通株式会社 | 半導体装置及びクロック制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011824A (en) * | 1996-09-06 | 2000-01-04 | Sony Corporation | Signal-reproduction method and apparatus |
CN1910939A (zh) * | 2004-01-23 | 2007-02-07 | 日出电讯公司 | 测量抖动的方法和装置 |
CN101548467A (zh) * | 2006-11-15 | 2009-09-30 | 高通股份有限公司 | 延迟线校准 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05107287A (ja) | 1991-10-18 | 1993-04-27 | Advantest Corp | ジツタ解析装置 |
TW559668B (en) * | 1999-02-08 | 2003-11-01 | Advantest Corp | Apparatus for and method of measuring a jitter |
US7278069B2 (en) * | 2000-10-31 | 2007-10-02 | Igor Anatolievich Abrosimov | Data transmission apparatus for high-speed transmission of digital data and method for automatic skew calibration |
US6509729B2 (en) * | 2001-01-09 | 2003-01-21 | The United States Of America As Represented By The Secretary Of The Navy | Multiple simultaneous optical frequency measurement |
US7439724B2 (en) * | 2003-08-11 | 2008-10-21 | International Business Machines Corporation | On-chip jitter measurement circuit |
US7002325B2 (en) | 2003-10-20 | 2006-02-21 | Intersil Americas Inc. | Clocked cascading current-mode regulator with high noise immunity and arbitrary phase count |
US20100265139A1 (en) * | 2003-11-18 | 2010-10-21 | Harris Corporation | System and method for cumulant-based geolocation of cooperative and non-cooperative RF transmitters |
US20090146751A1 (en) | 2007-12-05 | 2009-06-11 | Mobius Microsystems, Inc. | Clock, Frequency Reference, and Other Reference Signal Generator |
US7123063B2 (en) * | 2004-04-28 | 2006-10-17 | Broadcom Corporation | Supply tracking clock multiplier |
US7317309B2 (en) * | 2004-06-07 | 2008-01-08 | Advantest Corporation | Wideband signal analyzing apparatus, wideband period jitter analyzing apparatus, and wideband skew analyzing apparatus |
US7365548B2 (en) * | 2005-06-16 | 2008-04-29 | Broadcom Corporation | System and method for measuring on-chip supply noise |
US7292947B1 (en) * | 2006-06-14 | 2007-11-06 | Guide Technology, Inc. | System and method of estimating phase noise based on measurement of phase jitter at multiple sampling frequencies |
DE102006032962A1 (de) * | 2006-07-07 | 2008-01-10 | Rhode & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren für hochauflösende Zeitmessungen |
US8134384B2 (en) * | 2006-11-08 | 2012-03-13 | Freescale Semiconductor, Inc. | Method for testing noise immunity of an integrated circuit and a device having noise immunity testing capabilities |
US7973549B2 (en) * | 2007-06-12 | 2011-07-05 | International Business Machines Corporation | Method and apparatus for calibrating internal pulses in an integrated circuit |
CN102047133A (zh) * | 2008-05-29 | 2011-05-04 | Nxp股份有限公司 | 用于周期抖动测量的延迟锁定环 |
US7890279B1 (en) * | 2008-08-11 | 2011-02-15 | Altera Corporation | Jitter estimation in phase-locked loops |
US20100063761A1 (en) | 2008-09-11 | 2010-03-11 | Frenkil Gerald L | Clock Jitter Analysis |
JP2011248843A (ja) | 2010-05-31 | 2011-12-08 | Toshiba Corp | クロックジッター解析方法、該クロックジッター解析方法を実行する装置、該クロックジッター解析方法をコンピュータに実行させるためのプログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 |
US8521460B2 (en) | 2010-09-28 | 2013-08-27 | Tektronix, Inc. | Multi-domain test and measurement instrument |
US8548100B2 (en) * | 2011-05-09 | 2013-10-01 | Elta Systems Ltd. | Method and system for performing complex sampling of signals by using two or more sampling channels and for calculating time delays between these channels |
FR2980272B1 (fr) | 2011-09-15 | 2013-10-11 | St Microelectronics Grenoble 2 | Caracterisation de la gigue d'un signal d'horloge |
TWI472161B (zh) | 2011-09-28 | 2015-02-01 | Altek Corp | 時脈供應裝置及其方法 |
US20150177304A1 (en) * | 2012-08-08 | 2015-06-25 | St-Ericsson Sa | Efficient power supply noise measurement based on timing uncertainty |
US9460729B2 (en) * | 2012-09-21 | 2016-10-04 | Dolby Laboratories Licensing Corporation | Layered approach to spatial audio coding |
-
2013
- 2013-07-04 US US13/935,484 patent/US9952281B2/en active Active
- 2013-12-26 TW TW102148423A patent/TWI533000B/zh not_active IP Right Cessation
- 2013-12-28 DE DE102013021987.6A patent/DE102013021987A1/de active Pending
-
2014
- 2014-07-04 CN CN201410318344.7A patent/CN104283531A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011824A (en) * | 1996-09-06 | 2000-01-04 | Sony Corporation | Signal-reproduction method and apparatus |
CN1910939A (zh) * | 2004-01-23 | 2007-02-07 | 日出电讯公司 | 测量抖动的方法和装置 |
CN101548467A (zh) * | 2006-11-15 | 2009-09-30 | 高通股份有限公司 | 延迟线校准 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106452693A (zh) * | 2016-08-26 | 2017-02-22 | 西安空间无线电技术研究所 | 一种基于双频点噪底能量分析的时钟相位抖动测量方法 |
CN106452693B (zh) * | 2016-08-26 | 2019-04-30 | 西安空间无线电技术研究所 | 一种基于双频点噪底能量分析的时钟相位抖动测量方法 |
CN111239476A (zh) * | 2018-11-29 | 2020-06-05 | 瑞昱半导体股份有限公司 | 信号检测器与信号检测方法 |
CN116953309A (zh) * | 2023-09-18 | 2023-10-27 | 深圳市鼎阳科技股份有限公司 | 一种示波器的电源探头和示波器 |
CN116953309B (zh) * | 2023-09-18 | 2024-02-06 | 深圳市鼎阳科技股份有限公司 | 一种示波器的电源探头和示波器 |
Also Published As
Publication number | Publication date |
---|---|
TW201502537A (zh) | 2015-01-16 |
US9952281B2 (en) | 2018-04-24 |
DE102013021987A1 (de) | 2015-01-08 |
US20150008940A1 (en) | 2015-01-08 |
TWI533000B (zh) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104283531A (zh) | 时钟抖动和电源噪声分析 | |
US9824731B2 (en) | Data reading circuit | |
KR20150121718A (ko) | 다중 와이어 데이터 신호들을 위한 클록 복원 회로 | |
US7876873B2 (en) | Asynchronous ping-pong counter and thereof method | |
CN103957005A (zh) | 时间数字转换器、全数字锁相环电路及方法 | |
JPWO2005121827A1 (ja) | タイミング発生器および半導体試験装置 | |
CN109213703B (zh) | 一种数据检测方法及数据检测装置 | |
US11188115B2 (en) | Sequence signal generator and sequence signal generation method | |
CN117388673A (zh) | Ate设备及其芯片测试方法、电子设备、存储介质 | |
US20140333360A1 (en) | Modulated Clock Synchronizer | |
CN105406838A (zh) | 数字倍频电路及修正时钟占空比的方法 | |
US7454543B2 (en) | Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus | |
CN107247183B (zh) | 一种相位测量系统及方法 | |
CN104391817A (zh) | 与外围设备同步的电子系统 | |
CN105871358B (zh) | 展频时脉产生方法及装置 | |
JP2012083342A (ja) | 測定装置、測定方法、試験装置およびプログラム | |
JP3125556B2 (ja) | 多相クロック時間計測回路 | |
CN103647528B (zh) | 非交叠时钟产生电路 | |
TWI507704B (zh) | 延遲時間差偵測暨調整裝置與方法 | |
CN102332975A (zh) | 一种接口自适应采样方法和装置 | |
RU2806240C1 (ru) | Схема обнаружения и способ обнаружения | |
CN111371453A (zh) | 信号周期测量电路与方法 | |
CN204480671U (zh) | 一种抗噪声的延迟计数器 | |
CN103376357B (zh) | 时脉相位差的估计装置及方法 | |
CN111208867B (zh) | 一种基于ddr读数据整数时钟周期的同步电路及同步方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150114 |