CN116483161A - 芯片内部时钟源调节方法、装置、设备及存储介质 - Google Patents

芯片内部时钟源调节方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116483161A
CN116483161A CN202211712247.7A CN202211712247A CN116483161A CN 116483161 A CN116483161 A CN 116483161A CN 202211712247 A CN202211712247 A CN 202211712247A CN 116483161 A CN116483161 A CN 116483161A
Authority
CN
China
Prior art keywords
clock signal
frequency
internal clock
signal
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211712247.7A
Other languages
English (en)
Inventor
刘志刚
陈程彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dixin Gravity Technology Co ltd
Original Assignee
Shenzhen Dixin Gravity Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Dixin Gravity Technology Co ltd filed Critical Shenzhen Dixin Gravity Technology Co ltd
Priority to CN202211712247.7A priority Critical patent/CN116483161A/zh
Publication of CN116483161A publication Critical patent/CN116483161A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请提出一种芯片内部时钟源调节方法、装置、设备及存储介质，该芯片内部时钟源调节方法，包括：获取目标芯片的当前内部时钟信号和参考时钟信号；参考时钟信号与目标芯片的标准内部时钟信号具有预设关系；将当前内部时钟信号和参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。本申请能够对芯片内部时钟源信号进行监测，并在时钟源信号有所偏差时对其进行调整，使芯片能够持续稳定工作。

Description

芯片内部时钟源调节方法、装置、设备及存储介质
技术领域
本申请属于芯片技术领域，具体涉及一种芯片内部时钟源调节方法、装置、设备及存储介质。
背景技术
随着计算机技术的发展，芯片的应用范围越来越广泛，对芯片的性能要求也越来越高。但是，目前芯片的性能容易受环境影响。例如，芯片所处的工作环境的变化时，如，温度过高或过低，则容易造成芯片内部时钟源产生的时钟信号偏差，甚至影响整个工作电路的稳定性。
因此，如何提高芯片内部时钟源的准确程度，是令芯片能够稳定工作所亟需解决的一个关键问题。
发明内容
本申请提出一种芯片内部时钟源调节方法、装置、设备及存储介质，该方法能够对芯片内部时钟源信号进行监测，并在时钟源信号有所偏差时对其进行调整，使芯片能够持续稳定工作。
本申请第一方面实施例提出了一种芯片内部时钟源调节方法，包括：
获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号与所述目标芯片的标准内部时钟信号具有预设关系；
将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。
在本申请一些实施例中，所述将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号，包括：
将所述当前内部时钟信号和所述参考时钟信号进行同步；
在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数。
在本申请一些实施例中，所述在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数，包括：
从所述当前内部时钟信号的一个上升沿开始采集所述参考时钟信号，并计数，直到所述当前内部时钟信号的下一个上升沿，并记录当前采集到的时钟数。
在本申请一些实施例中，所述基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整，包括：
确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系；
若否，则基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系。
在本申请一些实施例中，所述预设关系包括所述参考时钟信号的频率与所述标准当前内部时钟信号的频率的比值等于预设值；所述确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系，包括：
基于所述参考信号的预设频率、所述完整周期内的当前内部时钟信号及所述采样信号，确定所述当前内部时钟信号的当前频率；
确定预设频率和所述当前频率的比值是否等于所述预设值。
在本申请一些实施例中，所述基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系包括：
基于所述预设频率和所述当前频率的比值，以及所述预设值，对所述目标芯片内部时钟源的频率进行调整；
等待预设时长之后，再次得到新采样信号和新当前频率，并确定所述预设频率和所述新当前频率的比值是否等于所述预设值；
重复执行上述两个步骤，直至连续至少两次得到所述预设频率和所述新当前频率的比值等于所述预设值的结果。
在本申请一些实施例中，所述基于所述预设频率和所述当前频率的比值，以及所述预设值，对所述目标芯片内部时钟源的频率进行调整，包括：
确定所述目标芯片的内部时钟的当前频率档位；
若所述预设频率和所述当前频率的比值小于所述预设值，则降低所述当前频率档位；
若所述预设频率和所述当前频率的比值大于所述预设值，则提升所述当前频率档位。
本申请第二方面的实施例提供了一种芯片内部时钟源调节装置，与目标芯片连接，能够获取和修改所述目标芯片的配置参数，包括：
信号获取模块，用于获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号的频率与所述目标芯片的标准内部时钟信号的频率具有预设比值；
时钟采集模块，用于将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
时钟调节模块，用于基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。
本申请第三方面的实施例提供了一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的步骤。
本申请第四方面的实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行实现如第一方面所述的方法。
本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
本申请实施例提供的芯片内部时钟源调节方法，先获取目标芯片的当前内部时钟信号和参考时钟信号，且该参考时钟信号与目标芯片的标准内部时钟信号具有预设关系，在当前内部时钟信号和参考时钟信号同步的情况下，在当前内部时钟信号的完整周期内对参考时钟信号进行采样，得到采样信号；然后可基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。如此，可实现对芯片的内部时钟源进行监测，从而在芯片的内部时钟源出现偏差时可以及时发现，并对芯片内部时钟源的频率进行快速调节。且该方法可独立于芯片系统，不会对芯片的正常工作造成影响，应用更加灵活。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
在附图中：
图1示出了本申请一实施例提供的一种芯片内部时钟源调节方法的流程示意图；
图2示出了本申请实施例中参考时钟信号和目标芯片的内部时钟信号的同步时序示意图；
图3示出了本申请一实施例中步骤S3的流程示意图；
图4示出了本申请一实施例中步骤S32的流程示意图；
图5示出了本申请一实施例提供的另一种芯片内部时钟源调节方法的流程示意图；
图6示出了本申请一实施例提供的一种芯片内部时钟源调节装置的结构示意图；
图7示出了本申请一实施例所提供的一种电子设备的结构示意图；
图8示出了本申请一实施例所提供的一种存储介质的示意图。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
现有相关技术中，通常仅在进行芯片出厂检测时，对芯片的内部时钟源进行校准。具体地，可通过与设计方约定的方式对芯片内部时钟源的频率进行校正，并将校准后的参数写入芯片内部存储单元(如flash)，芯片上电后会自动加载该参数，实现内部时钟源输出正确的时钟频率。
但是，由于芯片的性能会受使用环境影响，芯片内部时钟源的频率也不可避免地受芯片使用环境的影响而造成一定的偏差，继而影响整个工作电路的稳定性。
为解决上述问题，本申请实施例提出了一种芯片内部时钟源调节方法、装置、设备及存储介质。本实施例中的芯片可应用于任意具有内部电源模块的芯片，可以是模拟芯片也可以是数字芯片，本实施例对此不做具体限定。该控制方法先获取目标芯片的当前内部时钟信号和参考时钟信号(该参考时钟信号与目标芯片的标准内部时钟信号具有预设关系)，在当前内部时钟信号和参考时钟信号同步的情况下，在当前内部时钟信号的完整周期内对参考时钟信号进行采样，得到采样信号；然后可基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。如此，可实现对芯片的内部时钟源进行监测，从而在芯片的内部时钟源出现偏差时可以及时发现，并对芯片内部时钟源的频率进行快速调节。且该方法可独立于芯片系统，不会对芯片的正常工作造成影响，应用更加灵活。
请参照图1，为本申请实施例提供的芯片内部时钟源调节方法的流程示意图，如图1所示，该方法包括以下步骤：
步骤S1，获取目标芯片的当前内部时钟信号和参考时钟信号；参考时钟信号与目标芯片的标准内部时钟信号具有预设关系。
本实施例的执行主体可以为独立于该目标芯片之外，单独设置的控制装置，其可以与该目标芯片集成在同一电路板上，也可以设置在其他设备上，只要该控制装置可以和该目标芯片进行连接，并获取和修改该目标芯片的配置参数即可。
其中，目标芯片可以为任意芯片，只要能够应用该方法进行内部时钟源的频率调整即可。目标芯片的当前内部时钟信号即获取数据时芯片工作状态的内部时钟信号。目标芯片的标准内部时钟信号可以参照该目标芯片出厂数据中的时钟源参数，也可以为目标芯片工作在理想环境中时检测到的内部时钟信号。参考时钟信号为与目标芯片的标准内部时钟信号具有预设关系的时钟信号，该预设关系例如可以为，波形相似且频率比值为整数倍。具体地，如图2所示，参考时钟信号ref_clk和检测的目标芯片当前内部时钟信号chk_clk均可以为方波脉冲信号，对于特定的芯片，其标准内部时钟信号具有固定的频率和幅值，参考时钟信号可以如下配置，与标准内部时钟信号具有相同的幅值，不同的频率，且频率为标准内部时钟信号频率的整数倍。
可以理解的是上述预设关系只是本实施例的一种实施方式，本实施例并不以此为限，其也可以为其它配置条件，比如幅值也不同，甚至波形也不同，只要能根据该预设关系能够判断目标芯片当前的内部时钟源是否出现偏差即可。
步骤S2，将当前内部时钟信号和参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号。
本实施例中，将当前内部时钟信号和参考时钟信号进行同步，便于在一个信号的完整周期内对另一个信号进行采样。具体地，可以设置参考信号的频率大于目标芯片的标准内部时钟信号的频率，则可以在当前内部时钟信号的完整周期内对参考时钟信号进行采样，如此，采集到的信号可以包括多个时钟周期，该时钟周期数目也可称为时钟数。在目标芯片正常工作情况下，参考时钟信号的频率与目标芯片的标准内部时钟信号频率具有预设比例关系时，在频率较小者的完整周期内对另一时钟信号进行采样，得到的采样信号将包括预设比例关系对应数目个完整的时钟周期。当目标芯片的内部时钟源产生偏差时，采集到的采样信号将不会包括预设比例关系对应数目个完整的时钟周期，例如，可以采集到少于或多于预设比例关系对应数目个完整的时钟周期。
具体地，在将当前内部时钟信号和参考时钟信号进行同步时，可以进行二级同步或者二级以上的同步，以保证两个信号的同步性，从而保证采集信号及调整结果的准确性。
在一些实施方式中，鉴于参考时钟信号是一定值，可以设置参考时钟信号的频率是目标芯片标准内部时钟信号的频率的整数倍，该整数倍可以称为预设时钟数。则在进行采样时，可以在当前内部时钟信号的完整周期内，对参考时钟信号进行计数采样，并得到采样信号的时钟数。这里采样信号的时钟数，可以理解为采样信号中包含的时钟周期数目。可以理解的是，上述完整周期可以是一个周期，也可以是多个周期，若为一个周期，则采样信号的时钟数与上述整数倍相同，或相近；若为多个周期，则采样信号的时钟数与上述整数倍得到多倍相同，或相近。
进一步地，在当前内部时钟信号的完整周期内，对参考时钟信号进行计数采样时，可以从当前内部时钟信号的一个上升沿开始采集参考时钟信号，并计数，直到当前内部时钟信号的下一个上升沿，并记录当前采集到的时钟数。如此，可以保证在当前内部时钟信号的一个完整周期内对参考时钟信号进行采样，既能保证采样的准确性，还能提高计算速度，提高该方法的实时性和灵敏性。
实际应用中，为了实现对芯片内部时钟源的实时监测，可以进行实时采样。为了减少冗余计算也可以进行定时采样，在定时采样的方案中，为了进一步提高准确性，可以在当前内部时钟信号的多个完整周期内持续对参考时钟信号进行采样，后续可以将采样的时钟数与预设时钟数的相应倍数进行比较。
步骤S3，基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。
在本实施例中，可以先基于采样信号和预设关系对目标芯片的内部时钟源是否出现偏差进行判断，当确定出现偏差时，会产生中断，以通知处理器，触发处理器对目标芯片的内部时钟源的进行频率调整，以消除之前产生的偏差。
具体地，如图3所示，上述步骤S3可以包括以下处理：步骤S31，确定采样信号和完整周期内的当前内部时钟信号是否符合预设关系；步骤S32，若否，则基于采样信号和预设关系，对内部时钟源的频率进行调整，以使采样信号和完整周期内的当前内部时钟信号符合预设关系。
在本实施例中，鉴于在当前内部时钟信号的完整周期内进行采样，若目标芯片的内部时钟源未出现偏差，则采样信号应该与完整周期内的当前内部时钟信号同样具有上述预设关系(相当于对上述的同步信号进行同比例采样)。所以，可先确定采样信号和完整周期内的当前内部时钟信号是否符合预设关系，若是，则说明目标芯片的内部时钟源未出现偏差；若否，则说明目标芯片的内部时钟源出现偏差，需要对内部时钟源的频率进行调整，以使消除出现的偏差，即使采样信号和完整周期内的当前内部时钟信号符合预设关系。
在另一些实施方式中，可以设置上述预设关系包括，参考时钟信号的频率与标准当前内部时钟信号的频率的比值等于预设值。则上述确定采样信号和完整周期内的当前内部时钟信号是否符合预设关系时，可以包括以下处理：基于参考信号的预设频率、完整周期内的当前内部时钟信号及采样信号，确定当前内部时钟信号的当前频率；确定预设频率和当前频率的比值是否等于预设值。
在本实施例中，参考信号的预设频率是已知的，可通过查询参数获取，当目标芯片的内部时钟源未出现偏差时，参考时钟信号的频率与标准当前内部时钟信号的频率的比值，应该等于标准当前内部时钟信号的周期与参考时钟信号的周期的比值，即等于完整周期内的当前内部时钟信号的时钟数与采样信号的时钟数的比值。上述完整周期内的当前内部时钟信号可以看作一个时钟数，另外再提取采样信号的时钟数，则只需比较采样信号的时钟数是否等于上述预设值即可。
在另一些实施方式中，如图4所示，上述基于采样信号和预设关系，对内部时钟源的频率进行调整的步骤，可以具体包括：步骤S321，基于预设频率和当前频率的比值，以及预设值，对目标芯片内部时钟源的频率进行调整；步骤S322，等待预设时长之后，再次得到新采样信号和新当前频率，并确定预设频率和新当前频率的比值是否等于预设值；然后，重复执行上述两个步骤，直至连续至少两次得到预设频率和新当前频率的比值等于预设值的结果。如此，通过重复执行上述步骤S321和步骤S322，可以得到准确且稳定的内部时钟源频率，从而进一步提高目标芯片的工作稳定性。
在实际应用中，芯片内部时钟源的频率可以有多个档次设置，每个档次对应不同的频率值，当需要调整内部时钟源的频率时，可直接提升或降低内部时钟源的频率档次。
具体地，上述步骤S321可以包括以下处理：确定目标芯片的内部时钟的当前频率档位；若预设频率和当前频率的比值小于预设值，则降低当前频率档位；若预设频率和当前频率的比值大于预设值，则提升当前频率档位。
下面结合附图2和附图5，对本实施例的时钟调整过程进行详细描述。首先，在执行该控制方法之前，可以先确定目标芯片的标准内部时钟信号，并对参考时钟信号进行设置，参考时钟信号可来源于稳定的芯片外部时钟振荡器，配置参考时钟信号的目标时钟数，可使用tar_cnt表示，可根据参考时钟信号和被检测时钟信号(当前内部时钟信号)的标准频率(目标芯片的标准内部时钟信号频率)计算得到，如时钟数＝参考时钟信号的频率/被检测时钟信号的标准频率。然后，可以启动该时钟源调节装置如图5所示，可以按照如下的过程执行：
1)启动该调节装置。
2)如图2中所示，将参考时钟信号ref_clk和被检测时钟信号chk_clk进行同步，然后基于参考时钟信号ref_clk，从chk_clk的一个上升沿开始，进行计数，每个时钟看作一个数，直到下一个上升沿，并保存当前计数值(使用cur_cnt表示)。
3)比较tar_cnt和cur_cnt，当两者不等时，产生中断通知cpu，cpu根据两者的大小做出相应时钟调整策略。
4)当tar_cnt大于cur_cnt时，说明chk_clk的频率值比目标值要大，因此需要给内部时钟源降频。
5)当tar_cnt小于cur_cnt时，说明chk_clk的频率值比目标值要小，因此需要给内部时钟源升频。
6)当tar_cnt等于cur_cnt时，说明chk_clk的频率值和目标值相等，不需要调整，继续检测。
7)当tar_cnt和cur_cnt不等时，调整时钟频率后等待一定时长，为了让电源模块输出稳定的时钟频率。
8)继续监测及调整时钟频率，直到满足要求。
其中，参考时钟信号ref_clk来源于稳定的芯片外部时钟振荡器，被检测时钟信号chk_clk来源于芯片内部OSC(内部时钟振荡器)。被检测时钟信号chk_clk经过参考时钟信号ref_clk两级同步器同步后，在参考时钟信ref_clk时钟下，从同步后的chk_clk的一个上升沿计数到下个上升沿，并比较目标计数值(tar_cnt)和时间采样计数值(cur_cnt)，当两者不相等时需要对内部OSC进行调整。
假设OSC分为8个调节档位，那么需要根据当前的trim档位及tar_cnt和cur_cnt比较结果，来选择OSC的档位。如果当前档位为4且tar_cnt大于cur_cnt，那么需要将OSC档位调整为大于4，可以根据2分法或者根据tar_cnt和cur_cnt的差值的大小选择相应的档位。
综上，本实施例提供的芯片内部时钟源调节方法，先获取目标芯片的当前内部时钟信号和参考时钟信号，且该参考时钟信号与目标芯片的标准内部时钟信号具有预设关系，在当前内部时钟信号和参考时钟信号同步的情况下，在当前内部时钟信号的完整周期内对参考时钟信号进行采样，得到采样信号；然后可基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。如此，可实现对芯片的内部时钟源进行监测，从而在芯片的内部时钟源出现偏差时可以及时发现，并对芯片内部时钟源的频率进行快速调节。且该方法可独立于芯片系统，不会对芯片的正常工作造成影响，应用更加灵活。
基于上述芯片内部时钟源调节方法相同的构思，本实施例还提供一种芯片内部时钟源调节装置，如图7所示，该控制装置包括：
信号获取模块，用于获取目标芯片的当前内部时钟信号和参考时钟信号；参考时钟信号与目标芯片的标准内部时钟信号具有预设关系；
时钟采集模块，用于将当前内部时钟信号和参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
时钟调节模块，用于基于预设关系和采样信号，对目标芯片的内部时钟源的频率进行调整。
本实施例提供的芯片内部时钟源调节装置，基于上述芯片内部时钟源调节方法相同的构思，故至少能够实现上述能够实现的有益效果，且上述任意实施方式均可应用于本实施例提供的芯片内部时钟源调节装置中，在此不再赘述。
本申请实施方式还提供一种电子设备，以执行上述芯片内部时钟源调节方法。请参考图7，其示出了本申请的一些实施方式所提供的一种用电设备的示意图。如图7所示，用电设备40包括：处理器400，存储器401，总线402和通信接口403，处理器400、通信接口403和存储器401通过总线402连接；存储器401中存储有可在处理器400上运行的计算机程序，处理器400运行计算机程序时执行本申请前述任一实施方式所提供的芯片内部时钟源调节方法。
其中，存储器401可能包含高速随机存取存储器(RAM：Random Access Memory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口403(可以是有线或者无线)实现该装置网元与至少一个其他网元之间的通信连接，可以使用互联网、广域网、本地网、城域网等。
总线402可以是ISA总线、PCI总线或EISA总线等。总线可以分为地址总线、数据总线、控制总线等。其中，存储器401用于存储程序，处理器400在接收到执行指令后，执行程序，前述本申请实施例任一实施方式揭示的芯片内部时钟源调节方法可以应用于处理器400中，或者由处理器400实现。
处理器400可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器400中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器400可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器401，处理器400读取存储器401中的信息，结合其硬件完成上述方法的步骤。
本申请实施例提供的用电设备与本申请实施例提供的芯片内部时钟源调节方法出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。
本申请实施方式还提供一种与前述实施方式所提供的芯片内部时钟源调节方法对应的计算机可读存储介质，请参考图8，其示出的计算机可读存储介质为光盘30，其上存储有计算机程序(即程序产品)，计算机程序在被处理器运行时，会执行前述任意实施方式所提供的芯片内部时钟源调节方法。
需要说明的是，计算机可读存储介质的例子还可以包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他光学、磁性存储介质，在此不再一一赘述。
本申请的上述实施例提供的计算机可读存储介质与本申请实施例提供的芯片内部时钟源调节方法出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种芯片内部时钟源调节方法，其特征在于，包括：
获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号与所述目标芯片的标准内部时钟信号具有预设关系；
将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。
2.根据权利要求1所述的方法，其特征在于，所述将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号，包括：
将所述当前内部时钟信号和所述参考时钟信号进行同步；
在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数。
3.根据权利要求2所述的方法，其特征在于，所述在所述当前内部时钟信号的完整周期内，对所述参考时钟信号进行计数采样，并得到采样信号的时钟数，包括：
从所述当前内部时钟信号的一个上升沿开始采集所述参考时钟信号，并计数，直到所述当前内部时钟信号的下一个上升沿，并记录当前采集到的时钟数。
4.根据权利要求1所述的方法，其特征在于，所述基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整，包括：
确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系；
若否，则基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系。
5.根据权利要求2所述的方法，其特征在于，所述预设关系包括所述参考时钟信号的频率与所述标准当前内部时钟信号的频率的比值等于预设值；所述确定所述采样信号和所述完整周期内的当前内部时钟信号是否符合所述预设关系，包括：
基于所述参考信号的预设频率、所述完整周期内的当前内部时钟信号及所述采样信号，确定所述当前内部时钟信号的当前频率；
确定预设频率和所述当前频率的比值是否等于所述预设值。
6.根据权利要求5所述的方法，其特征在于，所述基于所述采样信号和所述预设关系，对所述内部时钟源的频率进行调整，以使所述采样信号和所述完整周期内的当前内部时钟信号符合所述预设关系包括：
基于所述预设频率和所述当前频率的比值，以及所述预设值，对所述目标芯片内部时钟源的频率进行调整；
等待预设时长之后，再次得到新采样信号和新当前频率，并确定所述预设频率和所述新当前频率的比值是否等于所述预设值；
重复执行上述两个步骤，直至连续至少两次得到所述预设频率和所述新当前频率的比值等于所述预设值的结果。
7.根据权利要求6所述的方法，其特征在于，所述基于所述预设频率和所述当前频率的比值，以及所述预设值，对所述目标芯片内部时钟源的频率进行调整，包括：
确定所述目标芯片的内部时钟的当前频率档位；
若所述预设频率和所述当前频率的比值小于所述预设值，则降低所述当前频率档位；
若所述预设频率和所述当前频率的比值大于所述预设值，则提升所述当前频率档位。
8.一种芯片内部时钟源调节装置，其特征在于，与目标芯片连接，能够获取和修改所述目标芯片的配置参数，包括：
信号获取模块，用于获取目标芯片的当前内部时钟信号和参考时钟信号；所述参考时钟信号的频率与所述目标芯片的标准内部时钟信号的频率具有预设比值；
时钟采集模块，用于将所述当前内部时钟信号和所述参考时钟信号进行同步，并基于两者中较小频率的完整周期对另一时钟信号进行采样，得到采样信号；
时钟调节模块，用于基于所述预设关系和所述采样信号，对所述目标芯片的内部时钟源的频率进行调整。
9.一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-7任一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行实现如权利要求1-7任一项所述的方法。
CN202211712247.7A 2022-12-29 2022-12-29 芯片内部时钟源调节方法、装置、设备及存储介质 Pending CN116483161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211712247.7A CN116483161A (zh) 2022-12-29 2022-12-29 芯片内部时钟源调节方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211712247.7A CN116483161A (zh) 2022-12-29 2022-12-29 芯片内部时钟源调节方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN116483161A true CN116483161A (zh) 2023-07-25

Family

ID=87212557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211712247.7A Pending CN116483161A (zh) 2022-12-29 2022-12-29 芯片内部时钟源调节方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116483161A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118112400A (zh) * 2024-04-30 2024-05-31 苏州元脑智能科技有限公司 差分时钟信号的频率测试方法及频率测试装置、程序产品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118112400A (zh) * 2024-04-30 2024-05-31 苏州元脑智能科技有限公司 差分时钟信号的频率测试方法及频率测试装置、程序产品

Similar Documents

Publication Publication Date Title
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
CN103257569B (zh) 时间测量电路、方法和系统
US7644324B2 (en) Semiconductor memory tester
TWI230511B (en) Jitter measurement circuit for measuring jitter of target signal on the basis of sampling data string obtained by using ideal cyclic signal
JPWO2006038468A1 (ja) 位相差測定回路
JP4288011B2 (ja) マルチプルコンポーネントシステムに対するリセットシステム
US9344066B2 (en) Digital open loop duty cycle correction circuit
CN116483161A (zh) 芯片内部时钟源调节方法、装置、设备及存储介质
CN114420187B (zh) 校准电路、存储器以及校准方法
US20190041456A1 (en) Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor device including the same
US8754656B2 (en) High speed test circuit and method
TWI533000B (zh) ㄧ種用於時脈抖動及電源供應雜訊分析的方法、裝置及系統
CN110968148A (zh) 一种定时校准方法、装置及定时器
JPH10232818A (ja) メモリ・コントローラ
US6754869B2 (en) Method and device for testing set-up time and hold time of signals of a circuit with clocked data transfer
CN101908012A (zh) 时钟信号测试装置及测试方法
CN106656114B (zh) 一种连续窄脉冲的脉宽测量方法及系统
US9837170B2 (en) Systems and methods for testing performance of memory modules
CN103973266A (zh) 振荡器校正电路与方法以及集成电路
CN109067493A (zh) 检测系统、传感器和微型计算机
JPH05342085A (ja) メモリアクセス制御回路
US20130058178A1 (en) System and method for testing integrated circuits by determining the solid timing window
US7886176B1 (en) DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions
CN114296511A (zh) 实时时钟校准电路、方法及芯片结构
EP3646673B1 (en) Voltage detection system and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination