JPS6236925A - デジタルデ−タのサンプリング方式 - Google Patents

デジタルデ−タのサンプリング方式

Info

Publication number
JPS6236925A
JPS6236925A JP60063983A JP6398385A JPS6236925A JP S6236925 A JPS6236925 A JP S6236925A JP 60063983 A JP60063983 A JP 60063983A JP 6398385 A JP6398385 A JP 6398385A JP S6236925 A JPS6236925 A JP S6236925A
Authority
JP
Japan
Prior art keywords
data
sampling
signal
comparison
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60063983A
Other languages
English (en)
Inventor
Kazuhisa Nojima
和久 野島
Soichiro Oe
大江 壮一郎
Yutaka Kubota
豊 久保田
Kazuchika Hibiya
一親 日比谷
Kimihiko Muto
武藤 公彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP60063983A priority Critical patent/JPS6236925A/ja
Publication of JPS6236925A publication Critical patent/JPS6236925A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、デジタルデータのサンプリング方式に関し、
特に、サンプリング対象となるデジタルデータの繰り返
し周期およびそのパルス幅が一定でなく、且つサンプリ
ングの基準信号と同期しない場合についてのデジタルデ
ータのサンプリング方式に関するものである。
〔従来技術〕
従来公知のデジタル機器において採用されているデジタ
ルデータのサンプリング方式を第6図に示す。その構成
における各部の動作信号を第7図(a)〜(C)に示す
。両図において、外部から導入されるサンプリング対象
たるデジタルな入力データDIは、データサンプリング
部10において、その機器内に設置されている発振器(
OSC)20から発生されている一定周期の同期用シフ
トクロック信号SHCに基づいて量子化される。つまり
、シフトクロック信号SHCが°゛高”論理レベルをと
るタイミング時にのみ、入力データD1が゛高°ルベル
をとれば、出力データDOは“高パ論理レベルとなる。
すなわち、シフトクロック信号SHCによって、そのタ
イミング時点に入力データD1が“高°ルベルか゛°低
″レベルかを判断して、サンプリングされた結果の出力
データDoが得られるようになっている。
しかしながら、被サンプリング対象たる入力データDI
は、第7図(a)に示す如くその周期およびパルス幅は
ランダムであり、シフトクロック信号SHCの繰り返し
周期と一致しているものではない。そのため、入力デー
タD1において、データパルスAおよびCのように幅が
広くでもシフトクロックのタイミングと一致しない場合
が生じたり、これに対して、幅の狭いデータパルスBで
もシフトクロックのタイミングに一致する場合が生じた
りする。このように、タイミングによってデータがサン
プリング時に無視されるといった問題点があった。
〔発明の目的〕
本発明は、上述した問題点に鑑みて為されたものであり
、被サンプリング対象たる入力デジタルデータに対して
正確なサンプリング出力データを得るようにしたデジタ
ルデータのサンプリング方式を提供することを目的とす
る。
〔実施例〕
以下図面に示す実施例に基づいて本発明の詳細な説明す
る。
第1図に本発明の一実施例を示す。ここで、発振器(O
SC)20から発生される一定周期の矩形波状同期信号
O3Cは、データサンプリング部10およびカウンタ3
0に印加される。データサンプリング部lOでは、入力
データDiを同期信号(サンプリング信号)OSCに基
づいてサンプリングして、そのサンプリング結果である
サンプリング出力信号Dotを次段の加算データ比較部
40に供給する。
カウンタ30は、それに導入される同期信号6SCを加
算計数するものであり、計数値“8”で桁上げがなされ
てクリアされるものとする。つまり、同期信号O5Cを
178にカウントダウンした信号をシフトクロック信号
5HCIとし、加算データ比較部40に印加すると共に
、外部の利用回路に供給するようにしている。
加算データ比較部40は、データサンプリング部10か
ら導入されるサンプリング出力信号D01を、シフトク
ロック信号5HC1で規制される時間に応じて加算処理
を行い、更に内部で設定される比較基準値と比較されて
、出力データ002を発生するようになっている。
以上に述べた構成の動作を$2図(a)〜(h)を参照
しながら以下に述べる。
入力データDiは不規則なデータとして入力される可能
性があり、いま、第2図(C)に示すようなパルス幅を
とるデータであるものとする。
発振器20からは第2図(a)に示すような同期信号o
SCが発生されているものとし、このタイミング時 は入力データD1をサンプリングする。その結果、デー
タの量子化が行われて、第2図(d)に示すようなサン
プリング出力信号Dotが発生される。
一方、カウンタ30は同期信号O5Cに応じて加算計数
を行うものであり、第2図(b)に示すとおり、1,2
.3・・・・・・、8とその計数を繰り返す。その出力
は、同図(h)に示すように、計数“4”で“低”レベ
ルから立上り、計数“8”で立下るようなレベル遷移を
行うものとし、同期信号O5Cを178に周波数低下さ
せたシフトクロック信号5HCIとなる。
いま、カウンタ30が最初に1〜8を計数して最初のク
ロックCL(その時点で加算データ比較部40はクリア
される)を発生するまでの期間を第1周期T1、次の1
〜8を計数して第2のクロックCLを発生するまでの期
間を第2周期T2とし、更に、順次第3周期T3.第4
周期T4.・・・・・・とする、この繰り返し周期が単
位時間である。
従って、第1周期Tlの期間内には、サンプリング出力
信号Dotには5パルスが含まれている(第2図(d)
参照)、そのため、このサンプリング出力信号Dotが
導入されている加算データ比較部40はこれを先ず加算
することにより、順次カウントアツプするので、その内
部での加算データは順次0,1,2.・・・・・・とな
り、“5”で終了する(第2図(e)参照)。
同様にして、第2周期T2においては、サンプリング出
力信号DOIのパルス数は“3”であり、第3周期T3
においてはlパルスである。そのため、加算データ比較
部40における加算データは、第2周期T2にあっては
“3”で終了し、また第3周期T3においては“l”で
終了する。
ところで、加算データ比較部40においては、比較を行
うべき基準値が設定されており、この設定基準値に対し
て加算データが比較され、大小判断がなされる。いま、
この設定基準値が“4”(:設定値■)であるものとす
ると、加算データがこの設定値■を越すのは第1.第4
.第5.第6周期Tl 、T4.T5.T6である。従
って、これらの周期TI、T4.T5およびT6に“高
″レベルをとる出力データDO2が加算データ比較部4
0から出力される(第2図(f)参照)。
また、上述した設定基準値を“2” (:設定値■)と
すれば、加算データが“2”以上となる周期TI 、T
2 、T4.T5およびT6につき、加算データ比較部
40から出力される出力データD02は“高”レベルと
なる(第2図(g)参照)。
第3図は、第1図に示した構成の具体的な詳細ブロック
を示す。
データサンプリング部lOは、発振器20か6の同期信
号O8Cを反転するインバータlO1と、その反転出力
と入力データD1との論理積をとるアンドゲート103
とで成っている。
カウンタ30は16進カウンタであり、その出力QDか
ら、同期信号O5Cをl/16にカウントダウンしたシ
フトクロック信号5HC2が発生される。
加算データ比較部40は、サンプリング出力信号D01
に応じてカウントアツプする計数器401と、その計数
状態(出力QA−Qoで表わされる)を復号して基準設
定値と内部で比較するデコーダ403と、その入力Bo
−B3に接続されて基準設定値を定めるための設定スイ
ッチSWl〜4とが含まれている。
第3図に示す構成における各部の動作は第4図(a)〜
(f)によって示される。また、シフトクロック信号5
HC2が1周期を終える時点(A部)の前後を拡大して
第5図に示しである。このシフトクロック信号5HC2
が1周期を終える時点は、同期信号1にでにおける16
番目のパルスの生起時点である。この時点を境にして、
単位時間たる第1周期T1lを終え、次の第2周期T2
1を開始する。
加算データ、比較部40に含まれる加算器401のRD
端子には、シフトクロック信号5HC2をインバータ4
05、アンドゲート407、抵抗器409およびコンデ
ンサ411を介して供給しているので、立上り時から多
少遅れて立上る信号が印加される(第5図(b)および
(C)参照)。
このHD端子の信号レベルが“高”レベルに遷移するこ
とによって、当該加算データ比較部40におけるデータ
加算(サンプリング出力信号DOIのカウントアツプ)
が終了する(第5図(e)参照)。
上述したとおりスイッチSWl〜4はデコーダ403へ
の比較基準値の設定用である。いま、このデコーダ40
3の入力Bo−B3を1−2−4−8コードで定義でき
るものとする。基準設定値を“4” (第2図での設定
値■)としたければ、スイッチSW3のみをオン(閉結
)とすればよい。また、基準設定値が“2” (第2図
での設定値■)ならば、スイッチSW2のみをオンとす
る。更に、基準設定値を“11”とするならば、3つの
スイッチSWI 、SW2およびSW4をオンとする。
このようにして得られた加算データと基準設定値とがデ
コーダ403に依って比較され、その大小に応じて“高
”、“低”レベルをとる出力データDO3が発生される
このような構成とすることによって、入力データの単位
時間における“高”レベルデータの割合い(パルス幅)
を、指定された設定値により選択し、単位時間を1周期
とするシフトクロックに同期した出力データとして得る
ことができる。
上述した加算データ比較部40での基準設定値を変える
ことにより、単位時間内の指定されたパルス幅の信号を
取り出すことができ、パルス幅に対する入力データの有
効性を判断制御することができる。従って、ノイズのよ
うな細いパルスが入力データ中に混入しても、信号とし
ては判断されないので信頼性が向上する。
ところで、この適用例として、テレビジョン等のデジタ
ル信号化された映像信号の処理において、信号の時間幅
の変化に対応して画素をオンとするかオフとするかの判
定に用いることができる。
〔発明の効果〕
以上詳述した如く本発明によれば、入力デジタルデータ
の不規則性に関係することなく量子化を行うデジタルデ
ータのサンプリング方式を実現することができる。
【図面の簡単な説明】
第1図は本発明の一実施例によるデジタルデーりのサン
プリング方式の構成を示すブロック図、第2図(a)〜
(h)は第1図に示す本発明実施例における動作を説明
するための信号波形図、第3図は第1図に示す本発明実
施例の一具体例を示す詳細ブロック図、第4図(a)〜
(f)は第3図に示す構成の動作を示す信号タイミング
図、第5図(b)、(C)、(f)は第4図(b)。 (c)、(f)の一部拡大図、第6図は従来のデジタル
データのサンプリング方式の一例を示す構成ブロック図
、第7図(a)〜(C)は第6図に示す構成の動作を説
明するための信号タイミング図である。 DI・・・・・・入力データ DO,DO2,003・・・・・・出力データDOI・
・・・・・サンプリング出力 SHC,5HCI、5HC2・・・シフトクロック信号 10・・・・・・データサンプリング部20・・・・・
・発振器 30・・・・・・カウンタ 40・・・・・・加算データ比較部 101.405・・・・・・インバータ103.407
・・・・・・アンドゲート手続ネ甫正書(方式) 昭和61年 9月 30 特許庁長官  黒 1)明 雄 殿 1、事件の表示    昭和60年特許願第63983
号2、発明の名称    デジタルデータのサンプリン
グ方式3、補正をする者 事件との関係   特許出願人 名称 (230)スタンレー電気株式会社4、代理人 住 所   東京都港区新橋3丁目3番14号田村町ビ
ルディング 5、補正命令の日付  昭和61年8月26日(発送日
)7、補正の内容 (1)明細書の第10頁第16行に「第5図(b)およ
び(e)参照」とあるのをr第5図(a)および(b)
参照1と訂正する。 (2)同頁第20行に「第5図(C)」とあるのを「第
5図(b)1と訂正する。 (3)同第13頁第6行〜第7行に「・・・・・・第5
図(a)、(b)、(c)は・・−−−−Jと訂正する
。 (4)図面第5図を別紙のとおり訂正する。

Claims (1)

  1. 【特許請求の範囲】 1)デジタルな被サンプリングデータをサンプリング信
    号に同期してサンプリングするサンプリング手段と、該
    サンプリング手段によって量子化されたデータに基づい
    て所定時間内に所望の処理を行う処理手段と、該処理手
    段による処理結果を所定設定値と比較する比較手段と、
    該比較手段による比較結果に応じて、出力データを前記
    被サンプリングデータのサンプリング出力信号として出
    力する出力手段とを備えたことを特徴とするデジタルデ
    ータのサンプリング方式。 2)前記処理手段において行われる所望の処理は、前記
    量子化されたデータの加算演算であることを特徴とする
    特許請求の範囲第1項記載のデジタルデータのサンプリ
    ング方式。 3)前記処理手段において処理される所定時間は、周期
    的な単位時間であることを特徴とする特許請求の範囲第
    1項記載のデジタルタデータのサンプリング方式。 4)前記比較手段において比較の基準となる所定設定値
    は、前記所定時間内における前記被サンプリング信号の
    量子化データが、所望レベルをとる所望の割合に対応し
    ていることを特徴とする特許請求の範囲第1項記載のデ
    ジタルデータのサンプリング方式。 5)前記出力手段は、前記比較結果の大、小に応じて2
    値をとる前記サンプリング出力信号を出力するように構
    成したことを特徴とする特許請求の範囲第1項記載のデ
    ジタルデータのサンプリング方式。 6)前記所望割合値における所望レベルは、前記量子化
    データの高論理レベルかあるいは低論理レベルであるこ
    とを特徴とする特許請求の範囲第3項記載のデジタルデ
    ータのサンプリング方式。
JP60063983A 1985-03-29 1985-03-29 デジタルデ−タのサンプリング方式 Pending JPS6236925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60063983A JPS6236925A (ja) 1985-03-29 1985-03-29 デジタルデ−タのサンプリング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60063983A JPS6236925A (ja) 1985-03-29 1985-03-29 デジタルデ−タのサンプリング方式

Publications (1)

Publication Number Publication Date
JPS6236925A true JPS6236925A (ja) 1987-02-17

Family

ID=13245026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60063983A Pending JPS6236925A (ja) 1985-03-29 1985-03-29 デジタルデ−タのサンプリング方式

Country Status (1)

Country Link
JP (1) JPS6236925A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245157A (ja) * 1987-03-31 1988-10-12 Nec Corp コマンド受信回路
WO2019102785A1 (ja) * 2017-11-24 2019-05-31 オムロン株式会社 デジタルノイズフィルタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271949A (en) * 1975-12-12 1977-06-15 Hitachi Ltd Desirializer
JPS52111360A (en) * 1976-03-16 1977-09-19 Nec Corp Signal detector
JPS56138330A (en) * 1980-03-31 1981-10-28 Matsushita Electric Works Ltd Noise rejector for constant input judgement
JPS6029015A (ja) * 1983-07-27 1985-02-14 Matsushita Electric Ind Co Ltd デジタル積分回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271949A (en) * 1975-12-12 1977-06-15 Hitachi Ltd Desirializer
JPS52111360A (en) * 1976-03-16 1977-09-19 Nec Corp Signal detector
JPS56138330A (en) * 1980-03-31 1981-10-28 Matsushita Electric Works Ltd Noise rejector for constant input judgement
JPS6029015A (ja) * 1983-07-27 1985-02-14 Matsushita Electric Ind Co Ltd デジタル積分回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245157A (ja) * 1987-03-31 1988-10-12 Nec Corp コマンド受信回路
WO2019102785A1 (ja) * 2017-11-24 2019-05-31 オムロン株式会社 デジタルノイズフィルタ
JP2019097075A (ja) * 2017-11-24 2019-06-20 オムロン株式会社 デジタルノイズフィルタ

Similar Documents

Publication Publication Date Title
JP2777982B2 (ja) パルス幅変調回路
US5003393A (en) Control signal generator for processing a video signal
JPS5825784A (ja) テレビジヨン信号の較正に適用可能なサンプル信号の位相誤差を較正するデジタル手法と装置
JPS62274336A (ja) 平方根の概算装置
JPS6236925A (ja) デジタルデ−タのサンプリング方式
GB2236924A (en) Pulse width modulation circuit
JPH0338774B2 (ja)
US7117384B2 (en) Timing method and apparatus for digital logic circuits
JPH0923143A (ja) ディジタル信号の遅延方法及び回路
JPS6161730B2 (ja)
JPH057900B2 (ja)
JPH0894681A (ja) 周波数スペクトル分析装置
JP2643247B2 (ja) デジタル同期検出装置
JPS61260770A (ja) 同期制御回路
JPH0332115Y2 (ja)
JPH0461421A (ja) Pll回路
JPS62292080A (ja) トランスバ−サルフイルタ
JPH0221694B2 (ja)
JPH03263995A (ja) パイロットバーストゲートパルス発生装置
JPH0423870B2 (ja)
JP2569499B2 (ja) オートチューニング方法
JPH09246926A (ja) パルス発生装置
JPS6029015A (ja) デジタル積分回路
JPH0435574A (ja) 垂直同期分離回路
JPH0621790A (ja) パルス幅変調回路