JPH0338774B2 - - Google Patents
Info
- Publication number
- JPH0338774B2 JPH0338774B2 JP56155352A JP15535281A JPH0338774B2 JP H0338774 B2 JPH0338774 B2 JP H0338774B2 JP 56155352 A JP56155352 A JP 56155352A JP 15535281 A JP15535281 A JP 15535281A JP H0338774 B2 JPH0338774 B2 JP H0338774B2
- Authority
- JP
- Japan
- Prior art keywords
- square wave
- phase
- signal
- counter
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003252 repetitive effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 210000004899 c-terminal region Anatomy 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は周波数及びデユーテイが互いに等しい
２つの繰返し方形波信号が位相ズレを生じていた
場合に先行する信号の位相を後行する信号の位相
に自動的にあわせ込んで両者の位相ズレを解消す
る位相校正方法及びその装置に関する。
２つの繰返し方形波信号が位相ズレを生じていた
場合に先行する信号の位相を後行する信号の位相
に自動的にあわせ込んで両者の位相ズレを解消す
る位相校正方法及びその装置に関する。
周波数及びデユーテイが互いに等しい２つの繰
返し信号を用いる回路としては例えば同期整流回
路があげられる。該回路において一方の信号であ
る整流されるべき信号と他方の信号である同期化
クロツクとが位相ズレを生じることがある。従来
においてこのような２つの信号の位相をあわせ込
む技術がなく、そのために出力信号の絶対量が少
なくなつたり、SN比が悪くなつたりする等の不
都合を生じている。
返し信号を用いる回路としては例えば同期整流回
路があげられる。該回路において一方の信号であ
る整流されるべき信号と他方の信号である同期化
クロツクとが位相ズレを生じることがある。従来
においてこのような２つの信号の位相をあわせ込
む技術がなく、そのために出力信号の絶対量が少
なくなつたり、SN比が悪くなつたりする等の不
都合を生じている。
本発明はかかる不都合を解消する一手法及び一
手段たり得る自動位相校正方法及び装置を提供す
るもので、以下に本発明方法及び装置を図面に示
す実施例に基づき説明する。
手段たり得る自動位相校正方法及び装置を提供す
るもので、以下に本発明方法及び装置を図面に示
す実施例に基づき説明する。
第１図は本発明方法及び装置の原理図を示し、
図中、１は周波数及びデユーテイが互いに等しい
先行する繰返し方形波信号ｂと後行する繰返し方
形波信号ａとの位相差を検出する検出手段、２は
この検出手段１にて検出された位相差を前記方形
波信号の所定サイクル間積算すると共に、その積
算値から単位サイクル当りの平均値を算出する手
段、３は該手段２にて得られた平均値に相当する
位相差だけ先行する繰返し方形波信号ｂの位相を
後行する繰返し方形波信号ａの位相にあわせ込む
手段である。前記手段２は負帰還回路構成により
常時作動させることもできるが、一般にはオペレ
ーターが押釦を押したときに作動するようにする
ことが望ましい。何故ならいずれか一方の信号
ａ，ｂが変動してノイズ成分より微弱となつた場
合には、正確な位相差検出ができないので、この
ような場合、誤つた位相差で位相あわせがなされ
るのを避けた方が良いからである。よつて所定の
信号量以上の値は入力されている場合のみ位相合
わせを行なうように構成する。
図中、１は周波数及びデユーテイが互いに等しい
先行する繰返し方形波信号ｂと後行する繰返し方
形波信号ａとの位相差を検出する検出手段、２は
この検出手段１にて検出された位相差を前記方形
波信号の所定サイクル間積算すると共に、その積
算値から単位サイクル当りの平均値を算出する手
段、３は該手段２にて得られた平均値に相当する
位相差だけ先行する繰返し方形波信号ｂの位相を
後行する繰返し方形波信号ａの位相にあわせ込む
手段である。前記手段２は負帰還回路構成により
常時作動させることもできるが、一般にはオペレ
ーターが押釦を押したときに作動するようにする
ことが望ましい。何故ならいずれか一方の信号
ａ，ｂが変動してノイズ成分より微弱となつた場
合には、正確な位相差検出ができないので、この
ような場合、誤つた位相差で位相あわせがなされ
るのを避けた方が良いからである。よつて所定の
信号量以上の値は入力されている場合のみ位相合
わせを行なうように構成する。
前記各手段１，２，３の具体的実施例を第２図
に示す。検出手段１は例えばイクスクルーシブオ
ア回路から構成されている。この回路１の入力に
加えられる信号ａ，ｂとしては例えば被同期整流
信号と同期化クロツクを選ぶことができる。但
し、被同期整流信号の場合方形波信号ではないの
で、比較器を通し、方形波信号に変換して後、こ
の回路１に加えるようにする必要がある。第３図
ａ，ｂに前記２つの方形波信号を同図ｃに前記イ
クスクルーシブオア回路１より発せられる位相差
検出信号ｃを示す。
に示す。検出手段１は例えばイクスクルーシブオ
ア回路から構成されている。この回路１の入力に
加えられる信号ａ，ｂとしては例えば被同期整流
信号と同期化クロツクを選ぶことができる。但
し、被同期整流信号の場合方形波信号ではないの
で、比較器を通し、方形波信号に変換して後、こ
の回路１に加えるようにする必要がある。第３図
ａ，ｂに前記２つの方形波信号を同図ｃに前記イ
クスクルーシブオア回路１より発せられる位相差
検出信号ｃを示す。
位相差を積算して平均化する手段２は、例えば
タイミングクロツク４、発振器５、分周器６、カ
ウンタ７、ラツチ回路８で構成される。タイミン
グクロツク４は方形波信号ａ，ｂが所定サイクル
変化する間だけ前記位相差検出信号ｃをカウンタ
７に加える回路で、図示例ではこの回路の作動開
始時期を同期あわせ押釦９によつて制御できるよ
うにしている。この押釦９はまた、カウンタ７と
も接続されていて、押釦を押すとその時までにカ
ウンタ７内に記憶されていたカウント値をリセツ
トするようにしてある。第３図ｄに押釦９の押し
タイミングを、同図ｅに押釦９を押すことにより
タイミングクロツク４からカウンタ７に発せられ
るスタート、ストツプ信号を、同図ｆに押釦９を
押すことによりカウンタ７に直接加えられるリセ
ツト信号を示す。同図ｅにみられるように、カウ
ンタ７のスタートは押釦９を押しカウント値をリ
セツトした後、最初の位相差検出信号ｃがタイミ
ングクロツク４に加えられるまでの期間内に行な
われる。一方、カウンタストツプは、方形波信号
ａ又はｂがカウンタスタート時より所定のサイク
ル数変化した時点に発するように設定してある。
所定のサイクル数として図示例では16サイクルに
定めている。従つてカウンタ７の作動中カウンタ
７には16個の位相差検出信号ｃが入力されること
になる（第３図ｇ参照）。またタイミングクロツ
ク４はカウンタストツプ信号を発すると同時にラ
ツチ回路８にラツチ指令Ｓ（第３図ｈ）を発する
ようにしてある。
タイミングクロツク４、発振器５、分周器６、カ
ウンタ７、ラツチ回路８で構成される。タイミン
グクロツク４は方形波信号ａ，ｂが所定サイクル
変化する間だけ前記位相差検出信号ｃをカウンタ
７に加える回路で、図示例ではこの回路の作動開
始時期を同期あわせ押釦９によつて制御できるよ
うにしている。この押釦９はまた、カウンタ７と
も接続されていて、押釦を押すとその時までにカ
ウンタ７内に記憶されていたカウント値をリセツ
トするようにしてある。第３図ｄに押釦９の押し
タイミングを、同図ｅに押釦９を押すことにより
タイミングクロツク４からカウンタ７に発せられ
るスタート、ストツプ信号を、同図ｆに押釦９を
押すことによりカウンタ７に直接加えられるリセ
ツト信号を示す。同図ｅにみられるように、カウ
ンタ７のスタートは押釦９を押しカウント値をリ
セツトした後、最初の位相差検出信号ｃがタイミ
ングクロツク４に加えられるまでの期間内に行な
われる。一方、カウンタストツプは、方形波信号
ａ又はｂがカウンタスタート時より所定のサイク
ル数変化した時点に発するように設定してある。
所定のサイクル数として図示例では16サイクルに
定めている。従つてカウンタ７の作動中カウンタ
７には16個の位相差検出信号ｃが入力されること
になる（第３図ｇ参照）。またタイミングクロツ
ク４はカウンタストツプ信号を発すると同時にラ
ツチ回路８にラツチ指令Ｓ（第３図ｈ）を発する
ようにしてある。
カウンタ７は、タイミングクロツク４を通じて
位相差検出信号ｃが加えられると、その信号ｃが
加えられているときのみアツプカウントが可能な
状態となり、分周器６を通じて入力されるクロツ
ク信号（第３図ｉ参照）をアツプカウントする
（第３図ｊ参照）。ここで、クロツク信号は周波
数が一定であるから、カウンタストツプがかけら
れるまでの間カウンタ７がカウントしたクロツク
信号の数ｎは、カウンタ７に入力された16個の
位相差検出信号ｃのパルス幅の総和に相当した値
であり、これは２つの方形波信号ａ，ｂの位相差
を16サイクルに亘つて積算した値に相当する。図
示例において前記カウンタ７としては12ビツトの
アツプカウンタを用い、またクロツク信号は
1024Hzの周波数をもつたパルスを用いている。カ
ウンタのビツト数は２Hzの周波数を有する２つの
方形波信号ａ，ｂの位相差が180゜あつたとする位
相差最大の場合においても16サイクル間クロツク
信号をカウントできるように考慮されている。
位相差検出信号ｃが加えられると、その信号ｃが
加えられているときのみアツプカウントが可能な
状態となり、分周器６を通じて入力されるクロツ
ク信号（第３図ｉ参照）をアツプカウントする
（第３図ｊ参照）。ここで、クロツク信号は周波
数が一定であるから、カウンタストツプがかけら
れるまでの間カウンタ７がカウントしたクロツク
信号の数ｎは、カウンタ７に入力された16個の
位相差検出信号ｃのパルス幅の総和に相当した値
であり、これは２つの方形波信号ａ，ｂの位相差
を16サイクルに亘つて積算した値に相当する。図
示例において前記カウンタ７としては12ビツトの
アツプカウンタを用い、またクロツク信号は
1024Hzの周波数をもつたパルスを用いている。カ
ウンタのビツト数は２Hzの周波数を有する２つの
方形波信号ａ，ｂの位相差が180゜あつたとする位
相差最大の場合においても16サイクル間クロツク
信号をカウントできるように考慮されている。
カウンタ７が16サイクル間カウントし、やがて
カウンタストツプがかけられると、タイミングク
ロツク４からのラツチ指令が発せられ、カウンタ
７内のカウントの値をラツチ回路８に移すが、こ
の場合、カウンタ７の下位４桁のカウント値を除
く上位８桁のカウント値だけをラツチ回路８に移
転することにより、カウンタ内のカウント値であ
る16サイクル間の位相差の積算値を単位サイクル
当りの平均値に変換するようにしている。即ち、
カウンタ内において下位４桁から５桁目に桁上げ
されるのは、クロツク信号が16個入力される度
であり、従つて、５桁目より上位の桁のカウント
内容をそのままラツチ回路８に移転すればラツチ
回路８にラツチされている値はカウンタ７のカウ
ント値の1/16に相当する値となる。よつて、カウ
ント値が16サイクル間の位相差の積算値であるか
ら、ラツチ回路８にラツチされる値は単位サイク
ル当りの平均値となるのである。これを数学的に
あらわすと次のようになる。
カウンタストツプがかけられると、タイミングク
ロツク４からのラツチ指令が発せられ、カウンタ
７内のカウントの値をラツチ回路８に移すが、こ
の場合、カウンタ７の下位４桁のカウント値を除
く上位８桁のカウント値だけをラツチ回路８に移
転することにより、カウンタ内のカウント値であ
る16サイクル間の位相差の積算値を単位サイクル
当りの平均値に変換するようにしている。即ち、
カウンタ内において下位４桁から５桁目に桁上げ
されるのは、クロツク信号が16個入力される度
であり、従つて、５桁目より上位の桁のカウント
内容をそのままラツチ回路８に移転すればラツチ
回路８にラツチされている値はカウンタ７のカウ
ント値の1/16に相当する値となる。よつて、カウ
ント値が16サイクル間の位相差の積算値であるか
ら、ラツチ回路８にラツチされる値は単位サイク
ル当りの平均値となるのである。これを数学的に
あらわすと次のようになる。
いま、２進数で12ビツトの数を
n12212＋n11211＋…＋n020
（ここでni＝１又は０、ｉ＝０〜12）
とあらわし、2m（ｍ≦12）でわると
n12212＋n11211＋…＋n020／2m（＝Ｉ）
Ｉ＝n12212-m＋n11211-m＋…＋n02-m
となる。ｍ＝４とすると
Ｉ（ｍ＝４）＝n1228＋n1127＋…＋n420
＋n32-1＋n22-2＋n12-3＋n02-4
となる。即ちバイナリの12ビツトカウンタで積算
したカウント値の８ビツトをとれば元の値を24＝
16で割つて下位４ビツトの値を切り捨てたことと
等価になるわけである。
したカウント値の８ビツトをとれば元の値を24＝
16で割つて下位４ビツトの値を切り捨てたことと
等価になるわけである。
このラツチ回路８にラツチされた値は位相をあ
わせ込む手段３に加えられる。該手段３はダウン
カウンタ１０と位相シフト回路１１とからなる。
位相シフト回路１１は第４図に示すように２つの
Ｄラツチ１２，１３を主体として構成されてい
る。前記ダウンカウンタ１０にはラツチ回路８に
ラツチされた値がプリセツト値として加えられ、
そのプリセツト値から前記分周器６より加えられ
るクロツク信号をダウンカウントする。但し、
ダウンカウントするタイミングはＤラツチ１３の
Ｑ端子の出力Ｓにより制御される。Ｄラツチ１
３のＣ端子には、一方の方形波信号ａに位相あわ
されるべき他方の方形波信号ｂが微分回路１４を
通じて加えられている。このＣ端子に加えられる
微分信号Sdを第５図ｄに示す。この微分信号が
Ｃ端子に加えられることによつて端子にあらわ
れる信号Ｓが同図ｃに示すようにローレベルに
転じる。この信号Ｓは前記ダウンカウンタ１０
にスタート、ストツプ信号として加えられている
ため、該信号Ｓがローレベルに転じた時点から
ダウンカウンタ１０がカウントダウンを始める。
そして、やがてカウンタ１０内のカウント値が零
になると該カウンタ１０がキヤリアウト信号C0
を発し、Ｄラツチ１３のＲ端子に加える。すると
該Ｄラツチ１３の端子出力Ｓが再びハイレベ
ルに復帰し、ダウンカウンタ１０のカウントを停
止する。ダウンカウンタ１０にはＳ信号によつ
て次にカウンタスタート指令がかかるまでにラツ
チ回路８にラツチされた値がプリセツトされ、ス
タート指令がかかると再びダウンカウントし、以
後上記と同様の動作を行なう。
わせ込む手段３に加えられる。該手段３はダウン
カウンタ１０と位相シフト回路１１とからなる。
位相シフト回路１１は第４図に示すように２つの
Ｄラツチ１２，１３を主体として構成されてい
る。前記ダウンカウンタ１０にはラツチ回路８に
ラツチされた値がプリセツト値として加えられ、
そのプリセツト値から前記分周器６より加えられ
るクロツク信号をダウンカウントする。但し、
ダウンカウントするタイミングはＤラツチ１３の
Ｑ端子の出力Ｓにより制御される。Ｄラツチ１
３のＣ端子には、一方の方形波信号ａに位相あわ
されるべき他方の方形波信号ｂが微分回路１４を
通じて加えられている。このＣ端子に加えられる
微分信号Sdを第５図ｄに示す。この微分信号が
Ｃ端子に加えられることによつて端子にあらわ
れる信号Ｓが同図ｃに示すようにローレベルに
転じる。この信号Ｓは前記ダウンカウンタ１０
にスタート、ストツプ信号として加えられている
ため、該信号Ｓがローレベルに転じた時点から
ダウンカウンタ１０がカウントダウンを始める。
そして、やがてカウンタ１０内のカウント値が零
になると該カウンタ１０がキヤリアウト信号C0
を発し、Ｄラツチ１３のＲ端子に加える。すると
該Ｄラツチ１３の端子出力Ｓが再びハイレベ
ルに復帰し、ダウンカウンタ１０のカウントを停
止する。ダウンカウンタ１０にはＳ信号によつ
て次にカウンタスタート指令がかかるまでにラツ
チ回路８にラツチされた値がプリセツトされ、ス
タート指令がかかると再びダウンカウントし、以
後上記と同様の動作を行なう。
一方、前記Ｓ信号は、Ｄラツチ１２のＣ端子
にも加えられており、Ｓ信号が立上つた時、該
ＤラツチのＤ端子に加えられている方形波信号ｂ
がハイレベルかローレベルかによつてＱ端子の出
力SQをハイレベル又はローレベルに転ずる。従
つてSQ信号は第５図ｂに示すように、方形波信
号ｂより所定量位相が遅れた信号となる。ここ
に、この位相の遅れは、ダウンカウンタ１０がカ
ウントスタートしてからクロツク信号によつて
カウント内容が零にされるまでの期間に相当し、
それは同一のクロツク信号を用いてカウントし
ラツチ回路８にラツチした値に等しい。しかる
に、ラツチ回路８にラツチした値は前述の如く方
形波の単位サイクル当りの位相差の平均値に等し
いから、前記方形波信号ｂとSQ信号の位相差は
この位相差の平均値に等しくなる。この結果、
SQ信号は自動的に一方の方形波信号ａと同位相
に位相あわせされることとなる。
にも加えられており、Ｓ信号が立上つた時、該
ＤラツチのＤ端子に加えられている方形波信号ｂ
がハイレベルかローレベルかによつてＱ端子の出
力SQをハイレベル又はローレベルに転ずる。従
つてSQ信号は第５図ｂに示すように、方形波信
号ｂより所定量位相が遅れた信号となる。ここ
に、この位相の遅れは、ダウンカウンタ１０がカ
ウントスタートしてからクロツク信号によつて
カウント内容が零にされるまでの期間に相当し、
それは同一のクロツク信号を用いてカウントし
ラツチ回路８にラツチした値に等しい。しかる
に、ラツチ回路８にラツチした値は前述の如く方
形波の単位サイクル当りの位相差の平均値に等し
いから、前記方形波信号ｂとSQ信号の位相差は
この位相差の平均値に等しくなる。この結果、
SQ信号は自動的に一方の方形波信号ａと同位相
に位相あわせされることとなる。
尚、第５図ｅはＤラツチ１３のＲ端子入力を示
す。尚、第２図中、１５は電源断時においてもラ
ツチ回路８の動作を補償するためのバツクアツプ
電源、１６は電源断によるバツクアツプ電源１５
の電圧降下用モニタである。このモニタには同期
合わせ押釦９からの信号が加えてあり、同期合わ
せ中であることもモニタできるようにしてある。
す。尚、第２図中、１５は電源断時においてもラ
ツチ回路８の動作を補償するためのバツクアツプ
電源、１６は電源断によるバツクアツプ電源１５
の電圧降下用モニタである。このモニタには同期
合わせ押釦９からの信号が加えてあり、同期合わ
せ中であることもモニタできるようにしてある。
上記実施例では押釦９をオペレータが押すよう
にしているが、タイマー等で適当なタイミングで
同期合わせをスタートするようにすることもでき
るし、或いは２つの方形波信号ａ，ｂの位相差が
生じ或いはある一定量より大きくなつたときそれ
を検出して同期合わせをスタートするよう構成す
ることも可能である。
にしているが、タイマー等で適当なタイミングで
同期合わせをスタートするようにすることもでき
るし、或いは２つの方形波信号ａ，ｂの位相差が
生じ或いはある一定量より大きくなつたときそれ
を検出して同期合わせをスタートするよう構成す
ることも可能である。
以上説明したように本発明によれば周波数及び
デユーテイが互いに等しい２つの繰返し方形波信
号が位相ズレを生じていた場合に先行する信号の
位相を後行する信号の位相に自動的にあわせ込ん
で両者の位相ズレを解消できるから、例えば同期
整流回路等２つの信号の位相が一致することが望
まれる回路に適用することにより、その回路の特
性を最大限に発揮させることができるという効果
がある。
デユーテイが互いに等しい２つの繰返し方形波信
号が位相ズレを生じていた場合に先行する信号の
位相を後行する信号の位相に自動的にあわせ込ん
で両者の位相ズレを解消できるから、例えば同期
整流回路等２つの信号の位相が一致することが望
まれる回路に適用することにより、その回路の特
性を最大限に発揮させることができるという効果
がある。
第１図は本発明の原理図を示すブロツク図、第
２図は第１図の具体的な一実施例を示すブロツク
図、第３図は第２図の各部の波形図、第４図は第
２図中の一部を詳細に示す回路図、第５図は第４
図の各部の波形図である。 １…検出手段、２…積算し平均値を算出する手
段、３…位相をあわせ込む手段、ａ，ｂ…方形波
信号。
２図は第１図の具体的な一実施例を示すブロツク
図、第３図は第２図の各部の波形図、第４図は第
２図中の一部を詳細に示す回路図、第５図は第４
図の各部の波形図である。 １…検出手段、２…積算し平均値を算出する手
段、３…位相をあわせ込む手段、ａ，ｂ…方形波
信号。
Claims (1)
- 【特許請求の範囲】 １ 周波数及びデユーテイが互いに等しい先行す
る繰返し方形波信号ｂと後行する繰返し方形波信
号ａとの位相差を検出し、その位相差を前記方形
波信号ａ，ｂの所定のサイクル間積算すると共に
その積算値から単位サイクル当りの平均値を算出
し、該平均値で先行する繰返し方形波信号ｂの位
相を後行する繰返し方形波信号ａの位相にあわせ
込むようにした自動位相校正方法。 ２ 周波数及びデユーテイが互いに等しい先行す
る繰返し方形波信号ｂと後行する繰返し方形波信
号ａとの位相差を検出する手段と、その位相差を
前記方形波信号ａ，ｂの所定のサイクル間積算す
ると共にその積算値から単位サイクル当りの平均
値を算出する手段と、該平均値に相当する位相差
だけ先行する繰返し方形波信号ｂの位相を後行す
る繰返し方形波信号ａの位相にあわせ込む手段と
を備えてなる自動位相校正装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155352A JPS5854724A (ja) | 1981-09-28 | 1981-09-28 | 自動位相校正方法及び装置 |
| US06/418,179 US4559492A (en) | 1981-09-28 | 1982-09-14 | Apparatus for automatically phase-calibrating |
| DE3235695A DE3235695C2 (de) | 1981-09-28 | 1982-09-27 | Verfahren und Einrichtung zur Phasenregelung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155352A JPS5854724A (ja) | 1981-09-28 | 1981-09-28 | 自動位相校正方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854724A JPS5854724A (ja) | 1983-03-31 |
| JPH0338774B2 true JPH0338774B2 (ja) | 1991-06-11 |
Family
ID=15604015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155352A Granted JPS5854724A (ja) | 1981-09-28 | 1981-09-28 | 自動位相校正方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4559492A (ja) |
| JP (1) | JPS5854724A (ja) |
| DE (1) | DE3235695C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136414A (ja) * | 1983-12-23 | 1985-07-19 | Nec Corp | 位相調整装置 |
| JPH0775426B2 (ja) * | 1986-07-23 | 1995-08-09 | アルプス電気株式会社 | 通信装置 |
| US5017860A (en) * | 1988-12-02 | 1991-05-21 | General Electric Company | Electronic meter digital phase compensation |
| US5103162A (en) * | 1991-03-21 | 1992-04-07 | Westinghouse Electric Corp. | Apparatus for determining when a preselected phase relationship exists between two periodic waveforms |
| JP2000078210A (ja) * | 1998-08-28 | 2000-03-14 | Aisin Seiki Co Ltd | Ａｓｋ変調回路 |
| US6639413B2 (en) * | 2001-07-06 | 2003-10-28 | Schweitzer Engineering Laboratories, Inc. | System and method for calibration of data in an electric power monitoring system |
| JP2009282047A (ja) * | 2009-09-01 | 2009-12-03 | Mitsubishi Electric Corp | 位相差検出回路および傾斜角度測定装置 |
| CN104749436A (zh) * | 2015-04-13 | 2015-07-01 | 武汉大学 | 一种相位测量仪 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3441342A (en) * | 1965-03-29 | 1969-04-29 | Rca Corp | Frequency and phase error detection means for synchronization systems |
| US3430148A (en) * | 1966-03-14 | 1969-02-25 | Xerox Corp | Phase comparator circuit for providing varying width signal which is a function of phase difference and angle of two input signals |
| US3557308A (en) * | 1968-03-01 | 1971-01-19 | Gen Dynamics Corp | Data synchronizing system |
| US3566155A (en) * | 1968-06-25 | 1971-02-23 | Itt | Bit synchronization system |
| GB1238513A (ja) * | 1968-10-10 | 1971-07-07 | ||
| US3578956A (en) * | 1969-05-13 | 1971-05-18 | Allen Bradley Co | Phase modulator of two dynamic counters |
| FR2301964A1 (fr) * | 1975-02-21 | 1976-09-17 | Telecommunications Sa | Horloge numerique synchronisee |
| US4276512A (en) * | 1979-05-21 | 1981-06-30 | The Singer Company | Phase detector for phase locked loops |
| US4379221A (en) * | 1980-07-11 | 1983-04-05 | Rca Corporation | Circuit for detecting phase relationship between two signals |
| JPS5752321A (en) * | 1980-09-10 | 1982-03-27 | Mitsubishi Electric Corp | Phase discriminator |
-
1981
- 1981-09-28 JP JP56155352A patent/JPS5854724A/ja active Granted
-
1982
- 1982-09-14 US US06/418,179 patent/US4559492A/en not_active Expired - Fee Related
- 1982-09-27 DE DE3235695A patent/DE3235695C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3235695C2 (de) | 1985-07-04 |
| DE3235695A1 (de) | 1983-04-21 |
| US4559492A (en) | 1985-12-17 |
| JPS5854724A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2851596A (en) | Electronic counter | |
| US4242639A (en) | Digital phase lock circuit | |
| GB1575051A (en) | Synchronizing signal generators | |
| JPH024172B2 (ja) | ||
| JPH0338774B2 (ja) | ||
| JPH081332U (ja) | パルス発生器 | |
| US4506175A (en) | Digital phase comparator circuit producing sign and magnitude outputs | |
| US3936745A (en) | Method of measuring the duration of a discontinuous signal | |
| US4504899A (en) | Inverter firing control with error compensation | |
| KR20010099604A (ko) | 디지털 신호를 샘플링하는 동안에 클럭을 복구하는 방법 | |
| US3840814A (en) | System for generating pulses of linearly varying period | |
| US4079326A (en) | Alternating voltage level detecting apparatus | |
| US4517473A (en) | Solid-state automatic injection control device | |
| EP0246355A2 (en) | Error and calibration pulse generator | |
| US3804992A (en) | Digital time sampling phase comparator with noise rejection | |
| JPH02222321A (ja) | パルス列検出回路 | |
| JPH028438Y2 (ja) | ||
| JPS6329302Y2 (ja) | ||
| SU886234A1 (ru) | Цифровой фазовый детектор | |
| JPS6411170B2 (ja) | ||
| JP2912680B2 (ja) | デジタル位相同期装置 | |
| JPH0249573Y2 (ja) | ||
| SU547718A1 (ru) | Электронные часы с автоматически корректируемой шкалой времени | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| SU1067594A1 (ru) | Генератор пилообразного напр жени |