SU886234A1

SU886234A1 - Цифровой фазовый детектор

Info

Publication number: SU886234A1
Application number: SU792847984A
Authority: SU
Inventors: Владимир Иванович Соколов; Шамиль Касымович Валиев; Владимир Николаевич Коваленко; Сергей Александрович Щиголев
Original assignee: Уральский электромеханический институт инженеров железнодорожного транспорта
Priority date: 1979-12-07
Filing date: 1979-12-07
Publication date: 1981-11-30

Description

(54) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР

1

Изобретение относитс к испульсной технике и может быть использовано в системах передачи информации с фазовой манипул цией.

Известен фазовый дискриминатор, содержащий фазовый различитель на входы которого поданы дискриминируемый и . опорный сигналы, триггер блокировки/ логические элементы, формирователь сигнала рассогласовани 1.

Однако функциональные возможности его ограничены.

Наиболее близким по технической сущности к предлагаемому вл етс цифровой фазовый детектор, содержащий преобразователь фазы во временной интервал, генератор, реверсивный счетчик 2.

Однако известный детектор не обеспечивает расшифровку фазоманипулированных сигналов ввиду отсутстви непрерывности измерени .

ЦельС изобретени - расширение функциональных возможностей устройства .

Дл достижени поставленной цели цифровой фазовый детектор, содержаишй преобразователь разности фаз во временной интервал, генератор, соединенный со счетчиком, элементы

и, снабжен триггерами задержки, информационные входы которых соединены с выходом переполнени счетчика и первым входом элемента И, причем. IВХОД;синхронизации одного из них соединен с выходом преобразовател разности фаз во временной интервал и входом введенного формировател сброса непосредственно, а вход синхрони10 зации другого - через первый инвертор , при этом выход формировател сброса через введенную линию задержки соединен с входом сброса счетчика и входом установки нул триггера

15 расстройки, а через второй инвертор: соедийен с третьим входом элемента И, второй вход которого соединен с выходом триггера расстройки, вход . установки единицы которого через де-

20 шифратор подключен к информационным выходам счетчика.

Йа фиг.1 представлена структур- на схема цифрового фазового детектора; на фиг.2 - временные диаграм25 мы, по сн ющие : работу детектора.

Устройство содержит преобразователь 1 разности фаз во временной интервал , выход которого соединение входом .синхронизации первого тригге-т

Claims

30 ра 2 задержки непосредственно, ieped первый инвертор 3-е входом синхронизации второго триггера 4 задержки и непосредственно с входом формировател 5 сброса, подключенного своим выходом к линии 6 задержки и к второму инвертору 7; генератор 8, выход которого подключен к счетчику 9/ информационные выходы которого подключены к дешифратору 10, а выход переполнени - к управл ющим входам триггеров 2 и 4 и к первому входу элемента И 12; триггер 11 расстройки , входы установки нул и единицы которого подключены к выходам линии б задержки и дешифратора 10 соответственно; второй и третий входы элемента И 12 соединены с выходами триггеров 11 и 7 соответственно. При поступлении импульса переменного тока, фаза которого близка к фазе колебаний опорного генератора, на выходе преобразовател 1 образуют с нулевые импульсы, длительность ко торых tj,0,25T (фиг.2а) . Под действием каждого перепада напр жени / возникаиощего на выходе преобразовател 1, формирователь 5 формирует короткий импульс сброса. 1|осле очередного сброса (например,, в момент времени t) счетчик 9 начинает заполн тьс импульсами высокой частоты, поступающими из генератора 8. Емкость счетчика и.частоты следовани импульсов генератора 8 выбраны таким образом, что при t 0,25Т счетчик. 9 не заполн етс , и на его выходе переполнени удерживаетс единичный потенциал. В момент времени 12. на входе синхронизации триггера 2 возникает перепад 0/1, что приводит к записи в этом триггере. После этого происходит сброс, и он начинает оп ть заполн тьс . К моменту вре мени tj Счетчик 9 заполнитс и на его выходе переполнени установитс нулевой потенциал. В момент t возни кает перепад 0/1 на входе синхронизации триггера 4, благодар чему этот триггер остаетс в нулевом положении . В момент t подтверждаетс единичное состо ние, в котором он находитс до окончани импульса переменного тока (кодового импульса). После окончани кодового импульс начина с момента tg, счетчик 9 все врем переполн етс , ввиду чего в момент tg триггер 2 приходит в нуле вое состо ние . Аналогичным образом при поступле НИ1Г импульса переменного тока, фаза которого противоположна фазе опорных колебаний, срабатывает триггер 4 (фиг.26). Если в процессе приема кодового импульса расхождение фаз опорного и сигнсшьного колебаний превосходит заранее установленную норму, то на выходе эдемента И 12 возникает сигнал рассогласовани . Происходит это следующим образом. Число, записанное в счетчик 9, зависит от степени расхождени фаз. Максимально допустимому расхождению фаз соответствует определенное число, на которое настроен дешифратор. Следовательно, если расстройка превосходит это значение , то на выходе дешифратора 10 возникает короткий импульс, отчего в григгере 11 записываетс единица. В момент по влени импульса сброса (например , момент tj, фиг.20) единичный импульс поступаетс выхода инвертора 7 на один из выходов элемента И 12, на другие входы поступают также единичные потенциалы с выхода переполнени счетчика 9 и пр мого выхода триггера 11, что приводит к по влению импульса на выходе элемента И 12. Этот импульс используетс дл подстройки частоты опорного генератора. Предлагаемый цифрЪвой фазовый детектор обеспечивает возможность применени его в системах фазовой манипул ции и вырабатывает сигнаД рассогласовани дл подстройки частоты опорного генератора. Формула изобретени цифровой фазовый детектор, содержащий преобразователь разности фаз во временной интервал, генератор, соединенный со счетчиком, элементы И, отличающийс тем, что, с целью расширени функциональных возможностей , он снабжен триггерами задержки , информационные входы которых соединены с выходом переполнени счетчика и первым входом элемента И, причем вход синхронизации одного из них соединен с выходом преобразовател разности фаз во временной интервал и входом введенного формировател сброса непосредственно, а вход синхронизации другого - через первый инвертор, при этом выход формировател сброса через введенную линию задержки соединен с входом сброса счетчиков и входом установки нул триггера расстройки, а через второй инвертор соединен с третьим входом элемента И, второй вход которого соединен с выходом триггера расстройки, вход установки единицы которого через дешифратор подключен к информационным выходам счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 632013, кл. Н 03 В 13/02, 1978.
2.Авторское свидетельство СССР 481129, кл. Н 03 К 13/02, 1976.