JPS5825784A - テレビジヨン信号の較正に適用可能なサンプル信号の位相誤差を較正するデジタル手法と装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デジタル型の信号にｉ換する際に所与の周波
数をもつ正弦波（ｓｉｎ波）信号に影響を及ぼす位相誤
差を較正するデジタル手法に係るものである。正弦波信
号の変換は、所与の周波数の４倍の周波数をもつクロッ
ク信号によってこの正弦波信号をサンプリングし、こう
して得だサンプルをそのサンプルの振幅と極性を表わす
デジタル手法に変換することがら々る。

本発明は、上記の手法を実際に適用する装置にも係るも
のである。

上述のアナログ−デジタル変換操作を実行するために、
好ましくはノ４ルス型のクロック信号を発生し、それに
よって正確なサンプリング間隔の定義を提供し、その繰
返し周波数が正弦波信号の周波数の正確に４倍となるよ
うにすることが既知の実際的方法である。このクロック
信号は、通常、正弦波信号に従属して制御し、周波数乗
算器によって発生する。固定位相と事細に確定した振幅
と符号の関係が、正確で忠実なアナログ−デジタル変換
を達成するために、２つの信号間に存在しなければなら
ない。

ここで触れた条件は、決して完全に満足されるものでは
なく、実際問題として残留位相誤差が常に残ってしまい
、この残留誤差を最小とするほかの可能な手法を用いて
もうまくいかない。

この・ぐラメータ（残留誤差）が臨界的である応用分野
では、アナログ−デジタル変換の結果のデジタル信号は
、時間、振幅および符号でゆらぎがちな残留位相誤差を
考慮に入れて、すべての場合に使用に先立って較正しな
ければならない。

本発明はこの要件を満たす提案をするものである。

本発明は、その主要な適用をテレビジョン分野に見出す
ものであるが、より特定すると、テレビジョン記録器類
のような機器によるテレビジョン信号の記録と再生の分
野に適用するーものであシ、この信号はＮＴＳＣあるい
はＰＡＬタイプの方法に従ってコード化される合成信号
である。

は次の２つの要素をもつことが知られている二つまシ、
正弦波信号の振幅変調を生成する色差を表現している信
号からなるビデオ信号、あるいは、輝度を表現している
信号が付加される副搬送波（サブキャリア）信号を要素
とする。この合成信号は５から６　ＭＨｚの範囲内の周
波数帯域を占める。

さらに、ビデオ信号は、この信号を可視表示スクリーン
上に復元する時に走査線を表わす時間間隔（インタバル
）に分割される。これは、各線の開始点で、サブキャリ
アと同じ周波数をもつ正弦波信号の約１０周期分からな
る同期バーストを後続させている同期・ぞルスを転送す
ることによって達成される。

ビデオ・レコーダ（記録器）の記録媒体上に再生された
信号は、クロック回路によって発生された信号と直接的
には混合できない。たとえば、プロの（実業の）システ
ムで使われているスタジオ用クロック信号発生器はこの
例であろう。この信号は、特にこのタイプの機器に通常
供給されている制御回路の原因と、たとえば磁気テープ
のよう°な情報記録媒体を構成する素材の伸縮性の原因
とのｉ果から周波数変調に実際問題として支配される。

典型的には、名目値に関する再生サブキャリアの周波数
変動は、１０４に達する。

最大累積値では、このオーダ（位）の周波数変動は数マ
イクロ秒に達するような周期変動となる。

しかし、この当該のタイプの応用分野では、このような
残留誤差は２から３ナノ秒（ｎ８）のオーダの値を通常
超えてはならない。

既知の実際的方法は、この累積誤差をキャンセルする（
打ち消す）ために較正−これ以降主要較正と表現する−
を実施することからなっている。

この目的のために、典型的には３本の走査線に等しい容
量をもつ揮発性のランダム・アクセス・メモリ型のバッ
ファ・メモリを使うのが習慣的であそれでもよシ精密な
較正を実行することが必要であり、この較正をこれ以降
主要較正・と表現することにするが、この速度較正は１
本の（走査）線から前述の本数値よシも少ない本数まで
を走査する時間区間のどの瞬間においても残留誤差を減
少するための較正である。

本発明をテレビジョンの分野に適用する目的の１つは、
これらの要求にかなうようにすることにある。

そこで、本発明は、はじめの代表的デジタル信号列に対
してあらかじめ定めた周波数Ｆをもつ正弦波信号のアナ
ログ−デジタル変換時に導入されるあらかじめ定めた参
照値に関する位相誤差を較正するずジタル手法を導入す
るものである。この変換は、４ｎＦ−ｎは１以上の全数
−に等しい周波数をもつ周期的クロック信号によってア
ナログ信号をサンシリンダすることによって達成される
。

本発明に基づく手法は、本質的には次の手順からなって
いるニ ー　アナログ信号とクロック信号間の移相角の測定とア
ナログ信号の各周期についての位相誤差の計算： 上記のはじめのデジタル信号の時間における変位によっ
てデジタル信号の第２列を生成する。

ただし、この変位は、ｎが上記の全数である周期クロッ
ク信号のｎ周期に等しい。

位相誤差の余弦（ｃｏｓ　）と正弦（ｓｉｎ　）関数値
を表わすデジタル信号の生成： 上記の位相誤差の余弦と正弦関数値をそれぞれ表わすデ
ジタル信号による第１と第２のデジタル信号の乗算； および、第３のデジタル信号を生成するために、この乗
算の結果を加算するが、この第３の信号は上記の位相誤
差の第１の較正済み信号に等しい。

さらに、本発明の目的は、その概要を示した前述の手、
法を実際に適用する装置を提供することである。

最後に、本発明は、合成テレビジョン信号の位相誤差較
正に対する上記の手法と上記の装置の応用に関するもの
である。

以下の説明では、２以上の図に共通した要素は同一の参
照で表現し、ただ１度だけ記述する。規約上の実際から
、単一波の結合が単一線として示され、複数波または母
線（バス）結合は２重線で示されている。

図１は、アナログ−デジタル変換系の概略表現である。

変換対象で周波数Ｆをもつ正弦波信号ＶＡが変換器２の
入力列Ｅ、に供給される。・ぐルス型のサンプリング信
号ｖ４ｎＦがこの変換器２のクロック入力に供給される
。この信号の繰返し周波数は、変換対象の信号Ｆの周波
数の４の整数倍であるように選択され、サンプリング動
作は（たとえば、立上り端で）パルス転換の１つで起る
。

図２の線図は、変換過程を図示している。ｏＸ。

軸は「アナログのゼロ」、あるいは、別のことばでいえ
ば正弦波信号ｖＡの平均値を表わしている。

ｏｘ、軸ハ変換済みの信号の「デジタルのゼロ」を表わ
している。

構成の具体例では、アナログ−デジタル変換器２には、
たとえば、９ビツトの２進化語を発送する並列出力があ
り、その最上位ビットは符号を表わす。正弦波信号ｖＡ
のピークツーピーク振幅（振幅のＰ−Ｐ値）は２ｍの増
分に分割でき、選択した例の場合ではこの増分数は５１
２である。

慣習的な実際のように、サンプリング信号は、アナログ
信号ｖＡと同じ周波数をもつ入力Ｅ２上に存在する信号
ｖＦから引き出され、この信号ｖＦは、図１には示して
いない方法によってアナログ信号ｖＡに従属して通常は
制御される。この目的のために、既知のタイプの周波数
乗算器３が使われる。

アイデアを固めることを助け、信号の表現を単純化する
ために、「ｎ」が１に等しい値をもつものとする。信号
ｖ４ｎＦとｖＦのそれぞれを構成する／ｆルスはｏＸ３
軸とＯＸ４軸上の全線で表わされている。

アナログ信号ｖＡに関する信号ｖＦの移相は時間軸上に
表わしているようなαに等しい。

サンプリングは（アナログ信号の周期Ｔ内で）時刻ｔ１
ｔ　ｔ２．　ｔ３とｔ４で起り、サンプルｖＮ、からｖ
Ｎ４までの振幅を表わしている継続する９ビツト語は、
サンプリング時刻の後にアナログ−デジタル変換器２の
並列出力で入手可能である。

多くの適用分野で、被変換正弦波信号とサンプリング信
号間の移相は一定で、振幅と符号の両方で定義された事
前に確定された値に等しくなければならない。この値を
以後参照値βと表現する。

実際の事実は、図２の線図で示したように、現実の移相
αは、破線で示したサンプリング信号によって入手され
るであろう参照値βとは異なる。

αとβ間の差（これ以降残留位相誤差Φとして参照し、
Φが関係：Φ＝β−αによって与えられる）を最小とす
る方法は多数存在している。多くの応用分野のうち、以
下に図４から８を参照して記述する例では、残留位相誤
差Φがやはり大き過ぎるままである。

本発明の一般的なねらいは、この残留誤差Φを較正する
方法を提供することである。較正回路１で図１中に概略
的に表示したような方法を実行する装置を説明しよう。

これらの回路は、較正後のデジタル信号ｖＮを表わす信
号ｖＮ′を回路の並列出力Ｓ、に送出する。この目的の
ために、較正回路１は、第１の入力ｅ、上のサンプリン
グ信号ｖ４ｎＦ、第２の多重人力ｅ２上のアナログ−デ
ジタル変換器２によって送出されたデジタル信号、およ
び第３の入力ｅ３上の残留位相誤差を表わす２進語形式
のデータを受信する。

図３は、較正回路１をさらに詳細に表現している。これ
らの回路は、並列の入力と出力をもつｎ個のカスケード
状をしたレジスタＲ４からＲｎで構成されたモノュール
１０からなっている。各レジスタはＤ型の双安定装置（
デバイス）で構成することができ、その数はアナログー
デノタル変換器２によって発生された２進語のビット数
に等しい。

この型の双安定デバイスに供給されるクロック信号は、
較正回路１の入力ｅ、に転送されるサンシリンダ信号を
受信し、周波数４ｎＦを有する゛。

この型の双安定デバイスの構成を思い出してみれば役立
つであろう。このデバイスばかりでなく真理値表とその
タイミング線図が、「Ｄｅ　ＬａＬｏｇｉｑｕｅ　Ｃａ
ｂｌｅｅ　Ａｕｘ　Ｍｉｃｒｏｐｒｏｃｅｓｓｅｕｒｓ
　Ｊ　（ｒ布線論理からマイクロゾロセサまで」）と題
するＢｅｒｎａｒｄその他の著書の第１巻、第Ｘ、４章
の１３６−１３８ページ（１９７９年、）９す、Ｅｙｒ
ｏｌｌｅｓ版で刊行）中に紹介されている他の刊行物の
なが１つのクロック入力、１つのプリセット入力、１つ
のクリア入力（初期化入力）、および、真の値の出力と
その逆の値の出力のそれぞれからなる２つの出力がある
。プリセットとクリア入力は非同期であり、双安定デバ
イスをそれぞれ「１」あるいは「０」にクロック信号と
は独立に復旧する。本適用の範囲内で選択された同期モ
ードはデータ入力とクロック入力で定義される。

双安定デバイスは、クロック入力に供給されるクロック
信号の立ち上シ端、つまり、サンプリング信号ｖ４ｎＦ
のｉ４ルスが現れた後に、データ入力を複写する。

レジスタＲｎの双安定デバイスの出力における２進語は
、そのためにｎクロック・・ぐルス分だケ遅延される。

多重人力ｅ２上の２進語で表現された任意の所与の時刻
１では、す／プルの振幅は次に等しい：Ａｄｎｌ：２π
Ｆｔ＋β〕、ここでＡはアナログ信号ｖＡの振幅に比例
する係数である。

レジスタＲｎの出力上の２進語は、次のように書くこと
ができる二Ａｓ石〔２πＦ（４ｎＦ）＋β〕、あるいは
、−Ａ　ｃｍ　［−２πＦ　ｔ＋β〕 モノー−ル１０の入力と出力における２進語は、第１の
デジタル乗算器１３と第２のデジタル乗算器１４の第１
の入力列にそれぞれ転送される。これらの雰算器は、第
２の入力列で、第１語の場合に余弦（ｃｏｓ　）関数Φ
を、第２語の場合に正弦＜　ｓｉｎ　）関数Φを表わす
第１と第２の２進語を受信する。これらの関数は、関数
生成器、記憶表その他のような適切な方法で生成させる
ことができる。図３に示した好適な代替実施例では、ゾ
ログラマプルな読み出し専用型（ＦＲＯＭ　）の２つの
半導体メモリ１１と１２が「可Φ」と「内Φ」関数を発
生するために使われている。このメモリ１１と１２は残
留位相誤差Φを表わす２進語によってアドレス指定され
る。

アドレスの付いたメモリの各位置は記録されており、１
つの２進語が探索される値可Φ（メモリ１１）、または
、ｓｉｎΦ（メモリ１２）を表わす。

乗算器１３と１４の出力におけるこれらの２進語は２進
加算器１５に転送される。乗算演算がクロック信号ｖ４
ｎＦの周波数で発生する。この目的のために、この信号
がこの種のタイプの回路に供給されるクロック入力へ転
送される。

乗算器１３の出力上の２進語はＡｓ＋ｎ（２πＦｔ＋β
）μｓΦの値を表わし、乗算器１４の出力上の２進語は
Ａ＊［２π（〒１）＋β〕虐Φ、つまり　、−Ａｃｏｓ
（２ｙｒＦｔ＋β）ｓｉｎｅの値を表わす。従って、加
算器１５の出力Ｓ１上の２進語はＡｓＩｆＩ（２πＦｔ
＋α）と書かれ、この信号はアナログ−デジタル変換処
理によって発生する残留位相誤差から全く自由であると
いうことになる。

図１と３に示し、本発明の主要な目標を形成する装置を
構成している較正回路は、商用の入手可能な要素（部品
）によるか、あるいは、個別の布線要素（部品）によっ
て構成することができる。

この図には電圧電源回路も、あるいは、転送供給信号と
内部クロック信号のいずれも示してはいないが、これら
は本質的には技術的な選択に依存するものであり、技術
（ａｒｔ　）に精通した人にとってはその能力の範囲内
で工夫できるものである。

例示の方法によれば、アナログ−デジタル変換器２はＤ
ＴＣ１０１９と呼称されるタイプのものでよく、乗算器
１３と１４はＭＰＹ８ＨＪと呼称され、ＴＲＷとして知
られる会社で販売されているタイプのものでよい。レジ
スタＲ１からＲｎは７４ＬＳ３７４と呼称されるタイプ
の集積回路から構成でき、加算器１５は７４ＬＳ２８３
と呼称され、Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ（テ
キサス・インスッルメント）として知られている会社で
販売されているタイプの集積回路から構成できる。

メモリ１１と１２は、８×２にビットの容゛量をもち、
Ｈａｒｒｉｓ社で販売されているＨＭ７６１６１−５型
のＰＲＯＭ　（ゾロダラマブルな読み出し専用メモリ）
である。

残留位相誤差Φを供給する情報は先行技術の任意の適切
な方法によって得ることができ、技術にきる。残留位相
誤差Φを測定する方法は本発明の範囲内ではない。しか
し、この高速で正確な測定の実行を可能とし、本発明に
特に適切な方法を簡単に記述することは有用であろう。

この方法によれば、変換対象のアナログ信号はアナログ
信号ｖＡの周波数の４倍である周波数をもつ信号によっ
て図２の線図を参照して説明した方法に類似のやり方で
サンプリングされる。

選定した例の範囲内では、アナログ−デジタル変換器は
９ビツトの２進語を送出し、この最上位ビットはサンプ
ルの符号を表わす。そこで５１２の可能なデジタルのレ
ベルが存在することになる。

画αを表わす基準サンプルｖＮ、と、。αまたはβが既
知のときにｓｉｎφと邸φを表わすサンプルＶが１周期
内で利用される。この目的のために、サンプルの数値が
２５６ｊ（正弦波の正の弧）よシも大きい時に、この数
値は２つの関数の計算に直接使用される。

他方、この数値が０から２５６の間（負の弧）にある時
、変換器によって供給された数値は２つの補数がとられ
る。

符号を表わす２８ビツトの検査によって識別が行なわれ
る。実際には、サンシリンダされた値は、Ａがアナログ
信号の最大振幅であるＡｓＩｆＩ小とＡＱ）ＳΦをそれ
ぞれ表わす。

係数Ａを取シ除くために、次の演算では、１ＡｓｉｎΦ
１が１Ａｃｏｓφ１よシも小が犬であるに従ってｔｇΦ
かｃｏｔΦを計算することになる。このため、最後に触
れた２つの値（ｌＡ＊Φ１とｌＡｗΦ１）の間の比較を
行なう。

この方法によれば、ｔｇΦとｃｏｔｇΦの絶対値は次の
ように算出される： ｌｔｇΦ１＝ＡｌｓｔｎΦｌ　ｘ　（１／Ａ　１ｅｎｓ
Φ１）とｌ　ｃｏｔ　ｇΦ１＝ＡｌｃｆｉΦｌ　Ｘ　（
１／Ａ　ｌｔｈΦｌ）関数ＡｌｃｏｓΦ１と１ＡｄｎΦ
１の逆数は、図３を参照して説明した装置に使われてい
るものと同じで、１Ａｃｒｔ、Φ１とｌＡ１１ｔｆ１Φ
１を表わす２進語によってアドレス指定されるＰＲＯＭ
型のメモリによって実行することができる。

前記で思い起したように、ｌ＊＋Φ１と１ＡｃｏｓΦ１
の値の間の比較の結果に依存して、角度Φはこの方法の
最終の手順（ステップ）でそれぞれｔｇΦまたはｃｏｔ
　ｇΦから計算される。

この計算を実行するだめに、ｔｇΦまだはｃｏｔｇΦを
表わす２進語でアドレス指定され、決定するために探索
される残留位相誤差Φを表わす出力上に２進語を送出す
るＰＲＯＭ型のメモリを利用することもできる。

この方法によれば、Φの測定は正弦波の振幅とは独立で
あり、得られる精度の程度はアナログ−デジタル変換器
によって送出されるビット数にだけ依存する。

この選定した例では、９ビツトで達成される精度は１°
よりも大きい。

最後に、Φの計算に必要で、本質的にｖＮｌとｖＮ２の
サンプルからなるデータは、本発明の範囲内で直接利用
可能である。

この上記で述べたような本発明の方法は、巾広い潜在的
な適用力を有し、特にテレビジョンの分野では、ＮＴＳ
Ｃ、ＰＡＬあるいはその同種のようなカラー・テレビジ
ョン・システムに同時に利用される信号のサンプリング
時の位相誤差の較正のために適用力を持つ。

前述で思い起したように、ＰＡＬまたはＮＴＳＣのテレ
ビジョン合成信号は、輝度を表わす信号が付加される固
定周波数Ｆ’ｓｃでのサブキャリア正弦波信号の振幅変
調を発生する色差を表わす信号からなるビデオ周波数信
号によって構成されている。

ＮＴＳＣシステムの場合には、サブキャリア信号の４５
５ 周波数は次に等しい：　Ｆｇｃ−薯「×Ｆｔここで、Ｆ
ｔは可視ディスプレイ・スクリーン上のビデオ周波数情
報の補償時の走査線の繰り返し周波数である。

色差信号は、２つの要素■とＱに分割することもでき、
とのＩとＱは周波数Ｆｓｃをもつ２つのサブキャリアの
振幅変調を生成し、求積法によれば次のとおりである。

つまシ： ｌ５ｉｎ（２πＦｓｃ　ｔ　）　＋　Ｑｄｎ（２πＦ　
８　Ｃｔ　＋２　）さもなければ、 Ｉ　＋Ｑ　１ｍ（２ｆｆＦｓ（ｔ＋７”）で１．ｇｒ＝
Ｑ■ これは正弦波信号であシ、その振幅は飽和の特性と色相
の位相を持つ。

正弦波信号のバースト転送が、各走査線の開始点でサブ
キーリアＦ’ｓｃの周波数で他との間で行なわれること
も思い出されるであろう。

ＰＡＬシステムの場合には、サブキャリア信号の周波数
はＦ２Ｏ＝　（１１３５／４　）　ＦＡ　＋　２５　Ｈ
ｚに等しい。

色差は２つの要素ＵとＶによって構成される。

はじめの要素Ｕは周波数Ｆ’ｓｃでサブキャリア信号の
振幅変調を発生し、第２の要素Ｖは、１つの走査線から
次の走査線までに＋π／２ラジアンで同一の周波数をも
つ第２のサブキャリア信号の位相変調を発生する。結果
としての信号は次の関係で与えられる： ＶｓｈＩ（２πＦｓｃｔ　）　＋Ｖｍ（２πＦ’ｓｅ　
ｔす７）これはまた正弦波信号を構成し、その振幅は飽
和の特性と色相の位相を持つ。

特にビデオ信号の記録にとっては、デジタル手法による
較正を行なうために再生時にとｉらの信号をデノタル化
することが慣習的な実際である。

この分野の適用では、前述と同じ困難に再び出合う、つ
まり、残留位相誤差Φをもつ合成信号のサンプリングの
問題である。この合成信号はたった今思い起したタイプ
のものであるので、これらは図１と２を参照して説明し
たとほとんど同じゃシ方で変換することができる。

既知の方法では、１１°（概略０．２ラジアン）という
典型的な値における残留位相誤差で、特に色差に関する
考慮から適用上受容できないレベルの誤差を最小化する
ことが可能である。そこで、本発明に基づく方法が有利
に活用できて、位相誤差の完全な除去が達成できない場
合には、この誤差が典型的には１°（１７Ｘ１０’−３
ラジアン）よシも小さな値にまで減少される。

図４の概略線図は、色差信号のサンプリング時に現われ
る位相誤差の較正に、本発明に基づく方法を適用してい
ることを図示している。同一の参照記号が、すでに図１
のシステムを参照して説明した要素を指し示すだめに使
われておシ、これらについてはもうこれ以上説明を省略
する。

変換対象の信号は入力端子Ｅ、に転送される合成信号で
ある。サブキャリア周波数に等しい周波数をもつ・ぐル
ス信号は、入力端子Ｅ２に転送され、乗算器３によって
サンプリング信号に変換されるが、とのサンプリング信
号は、手法を例示するために、入力信号の周波数の４倍
に等しいものとする（ｎ＝１と見なす）。

このシステムは、色差要素を表わす信号が図１と３の回
路と同一の較正回路１に転送される前にデジタル信号か
らまず抽出されるという点で図１に示したシステムとは
異なる。たとえば横形フィルタのようなタイプの任意の
既知のデジタルフィルタ４がこの目的のために使われる
。

較正回路の入力ｅ３に転送される残留位相誤差Φ８は走
査線の開始点で転送されるバースト信号上で測定される
。

位相測定のどのような方法も使うことができるが、特に
前述の方法が使われる。そこで、色差を表わす較正済み
のデジタル信号が出力Ｓ、上で利用可能である。

前述の装置は、ビデオ・レコーダで特に活用でき、特に
記録スタジオで使われるタイプのプロ用ビデオ・レコー
ダに利用できる。

本記述の導入（はじめの）部分で、記録テープ上に再生
された信号は他の安定した入力源と直接的には混合でき
ないということを想起した。

この分野の適用では、在来の方法に基づく累積誤差の除
去を果たす主要な較正とは別に、速度較正として知られ
る第２次較正を達成することが必要である。

この目標をめざして、本発明に基づく方法でも図４を参
照して説明したシステムによって有利に適用することが
できる。しかし、走査線ごとの位相誤差の単独測定では
望ましい結果を得るには不十分である。この誤差は走査
線の時間間隔にわたって変化する。だが、この変動を完
全に継続して測定することは事実上実現性がない。

本発明の付加的な側面に基づいて、残留位相誤差の測定
は、１本の線から次の線へと実際に測定される残留位相
誤差の値における変動を補間して走査線上のある数の点
で計算される。

図５は、時間基準のビデオ・レコーダの主要素を示す概
略図であシ、この適用の明確な理解を得るために必要な
要素にだけ考慮を払ったものである。前記の場合には、
合成信号は入力端子Ｅ１に転送され、アナログ−デジタ
ル変換器２によって変換される。サンプリング信号は、
たとえば電圧制御発振器（ＶＣＯ）によって合成信号か
ら生成される。この発振器の出方における信号は周波数
４Ｅｓｃ（Ｆｌｌｃはサブキャリア周波数）をもつ／ｌ
ｌスス号である。

時間基準は、さらに、残留位相誤差Φを最小化する装置
を構成する。この装置は本発明の範囲内にはないけれど
も、その動作原理を簡単に説明して有用さを示そう。

たとえば、前述の方法を利用するタイプの位相測定回路
５４は、周波数Ｆｓｃをもつバースト信号りで残留位相
を測定するのに役立つ。この回路はクロック入力で同一
周波数で信号を受信する。この目的のために、たとえば
、４の容量をもつ２進数カウンタである４目盛りの除算
器５２が、電圧制御発振器５０と位相測定回路５４のク
ロック入力の間に挿入される。この回路は、多重入力ｅ
７における位相測定用の時間窓（タイム・ウィンドウ）
を特に定義することを可能とする異なったサービス信号
（供給信号）も受信する。

さて、図８の線図を参照すると、在来のＮＴＳＣ型の合
成信号Ｓｖが線図の最上位に表現されている。

走査線の開始点で、つまり、図８の線図中のｑの位の線
で、この合成信号は周波数Ｆ８ｃをもつ正弦波Ｂのバー
ストが続いている同期ｉｅルス５Ｙｔ−構成する。縦軸
上のゼロはいわゆる抑止レベルと、バーストＢの正弦波
の平均値を゛も表わしている。

そこで、時間軸上上の時刻ｔ、における線の開始点を定
義するために、線の繰シ返し周波数でパルス信号ｖＦ、
を引き出すことはたやすいことである。

許可窓Ａｅ７の引き出しは、使われるテレビジョン基準
を統轄する地方（の政府）局の規準が既知である時に１
．パース）Ｂの位相を測定するための上記のパルスから
順次に引き出すことができる。

位相測定回路５４は、入力母線ｅ７上で引き続く位相β
の参照値を表わす２進語も受信する。測定した値αと前
述の値βを活用して、測定回路は制御回路５５に転送さ
れる２進語形にの残留誤差Φを生成するが、この制御回
路は、たとえば、Φを表わす２進語によってアドレス指
定され、移相化された信号生成器５１に転送される制御
語を発生するＰＲＯＭ型のメモリを構成する。

この生成器の設計機能は、発振器５０の出力信号から発
振器の出力信号の周波数と同じ繰り返し周波数（４ｆ８
ｃ）゛をもつパルス信号列を発生することであシ、この
信号列の異なる信号は同じ増分で相互に関して移相化さ
れている。

前述の生成器５１は、この信号列の上記の信号のうちの
１つを選択するために制御回路５５によって発生された
２進語によって制御される多重化回路を構成する。

この信号だけが、最小の誤差をもたらすサンプリング信
号の適切な選択のために残留位相誤差Φを最小化するよ
うに、アナログ−デジタル変換器２のサンプリング入力
に転送される。

測定は（ｑ−１）の位の走査線の開始点で実行されるも
のと想定する。この手法による較正の後の移相は、測定
時刻を考慮に入れるために、以後α１、さらにより一般
的にはα１ｑ−１と表記する。

この値α１ｑ−１は、１本の走査線の時間区間の間中に
わたってバッファ・レジスタ５６中に記録され、そのレ
ジスタの出力上に引き続く走査線に復元される。この目
的のために、読み出しと書き込みの許可信号（図面には
示されていない）はこのシーケンス動作を発生する役割
を果たす。この許可信号は前述の信号ｖＰ、からも簡単
に引き出すことができる。

アナログ−デジタル変換器の出力におけるデジタル信号
は遅延回路５３によっても遅延される。

この回路は並列の入出力をもつシフト・レジスタと１本
の走査線に等しい時間間隔Ｔとによって構成できる。こ
の回路の出力はフィルタ４の入力１で接続され、このフ
ィルタ４は図４を参照してすでに述べたものであり、較
正回路１の入力ｅ２に転送される色差信号を抽出するこ
とを意図した機能を持つ。前述の場合のように、これら
の回路は人力ｅ１でサンプリング信号を受信する。

ここで述べた適用においては、色差信号への変換によっ
て生じた位相誤差に関連する情報を走査線の時間間隔の
各時刻で入手することが必要である。この目的のだめに
、位相計算回路６は、バッファ・レジスタ５６の出力で
利用可能で（ｑ−１）の線で発生される残留移相αｑ−
１の値を各走査線の開始点で受信する。この位相計算回
路は位相測定回路５４からｑの位の線の開始点で測定さ
れ、α２ｑと表記される値も受信する。また、この値は
、（ｑ−１）の位の走査線の終端での移相値を良好な程
度の概略値で表わす。

位相計算回路６の機能は、入力ｅ４とｅ５のそれぞれの
上に現われる２つのデータを表わす１α２ｑ−α１ｑ−
１１の計算を基準にして瞬時残留位相誤差Φを走査線の
時間間隔の多数の点で補間して計算することである。

位相計算回路はこれ以後図６を参照して詳細に記述する
ー。出力Ｓ２で利用可能な残留位相誤差Φは較正回路１
の入力ｅ３に、こうして入力データによって出力Ｓ１で
利用可能な較正済み色差信号を発生して転送される。

図５のシステムについての記述を完了スルタメに、次の
ことに言及しておかねばならない。つまり、較正回路５
７は輝度信号を遅延回路５３の出力におけるデジタル信
号から抽出し、本発明に関係のない方法によって信号を
較正する。しかし、輝度信号における位相誤差がサンプ
リング時の色差信号に由来する誤差よシも臨界的でない
ので、この較正段階はある適用では省略されてもよい。

較正済みの合成信号はデジタル加算器５８内で加算によ
って再構成され、在来の主較正回路７に転送される。そ
こでやはりこの較正回路の動作を想起すると有用である
ことがわかるでおろう。

これらの回路７は、本質的には３本の走査線に等しい典
型的な容量をもつランダム・アクセスメモリを構成する
。

前述の方法によって速度較正される信号は、メモリのデ
ータ人力ｅ８に転送され、第１のアドレス・カウンタに
よって生成される了ドレスに書き込む。

較正されないビデオ信号から読み出される線同期信号Ｆ
１は、このカウンタの入力ｅ、に供給される一方、サン
プリング信号の形式のクロック信号が他方ではこのカウ
ンタの入力ｅｌＯに供給される。

第１の信号Ｆ１は図８に示された信号ＶＰ、から導入で
きる。

こうして主較正回路７のメモリ中に記録された信号は、
ビデオ・レコーダに対しては外部の（図５には示してい
ないが）回路によって局所的に生成される安定信号によ
って読み出される。

これらの信号は、入力ｅｌｌ上の線同期信号Ｆｌｌと、
周波数４Ｆ８Ｃにおける入力ｅ１２上のクロック信号Ｈ
１とからなる。

回路７のメモリはバッファ・メモリの機能を果し、累積
誤差はこの方法によって抑止される。

主較正回路の出力Ｓ３で利用可能な信号は、そこで両タ
イプの誤差、つまシ速度と累積誤差に対して較正される
。

位相計算回路６は図６により詳細に示しである。

αｌｑとα２ｑ−１の値は、９ビツトの容量をもつレジ
スタ６１と６０にそれぞれ、記録される。

装置の記述を簡単化するため、異なる回路への電圧の供
給用の接続ばかりでなく、供給信号と内部クロック信号
は、これらの回路の実際の構築時に行なわれる技術的選
択に関係するので、図中には示していない。考慮中の例
の場合には、レジスタは９ビツトの容量を有する。

残留位相誤差の点ごとの計算が以下に説明するやり方で
実行される。

α１ｑ−１の値あるいは残留移相は、カウンタ６８を走
査線の各始点で初期化し、とのカウンタは増加入力ｅ　
と減少入力ｅｄへそれぞれ転送される２つの論理状態を
もつ制御信号によって増加するかあるいは減少するかす
ることができる。

増加あるいは減少はプログラマブルな除算器によって生
成されるクロック信号の各・ぐルスで生起する。

この除算器のロード（負荷）の状態は１α２ｑｌ−αｌ
ｑ１の差に依存する。この除算器の機能は、１本の走査
線の時間間隔Ｔ内でカウンタ６８の継続的な増加または
減少の最善の分布を確保することである。

各クロック・パルスの場合には、このカウンタ６８はα
２ｑ−１とα２ｑ間の中間値の２進語を出力ｓ２で送出
しなければならない。プログラマブル除算器６７の最大
容量は補間の精度を決定する。典型的な値は５１２ｉあ
り、これは９ビツト語の最大の許容値である。

そこで、ロードされた２進語に依存して、０から５１２
の範囲内のクロック・・！ルス数を発生する可能性があ
る。

１本の走査線の時間間隔Ｔ内で最適分布をもつクロック
・パルスは、２つの論理ＡＮＤダート６８０と６８１の
入力端子の１つに転送され、その出力はカウンタ６８の
増加と減少人力ｅｃとｅ、にそれぞれ接続されている。

プログラマブルな除算器は、除算器の容量、つまり、位
相誤差の最大計算点（選んだ例では５１２）と、ビデオ
信号の時間区間の逆数（これは選択したシステム、つま
りＰＡＬ　、　ＮＴＳＣその他に依存する）とによって
決定される周波数をも゛２クロック信号をクロック人力
６７０で受信する。

クロック信号は在来のどの発振器（図中には示していな
い）によってでも発生することができる。

この信号は、多重人力ｅ７を構成する線６７１の１つを
経由して回路６に転送される。

このクロック信号の効率的な転送は、ビデオ信号自体の
区間に対応する時間窓内でだけ許される。

この目標のために、論理ＮＡＮＤｆ−ドロア３が使われ
る。

クロック信号はこのダートの１つの入力に供給され、計
算許可信号が他の入力に供給される。

再び図８を参照すると、残留位相誤差Φの継続的な計算
は、ビデオ信号Ｖと特に較正されなければならない色差
信号の有効な時間区間である時間間隔１／、から１／／
、までの間に生起している。

この結果を達成するだめに、補間許可を意味する論理信
号ｖＡ１が生成される。使用される標準を統轄する規準
が既知である場合には、この論理信号は前述の信号ＶＦ
１から簡単に引き出されよう。

許可信号ｖＡＩは接続６７２を経由して転送される。

時間間隔ｔ／、−ｔＩ／の間になされる較正はｑの位の
走査線の色差信号には関係しないが、（ｑ−１）の位の
線の色差信号に関係し、この色差信号は、この時間間隔
の間に遅延回路５３によって較正回路１に（図５に示し
たように）転送される。

ｑの位の走査線の色差信号に関する較正は、ｑ＋１の位
の走査線で生起する。

ゾログラマプルな除算器に情報のローディング項目を転
送する前に、α２ｑ−１−αｌｑという差の符号を決定
する必要がある。この目的のために、２つの信号α２ｑ
−１とαｌｑが２進比較器６２に転送される。

論理値「１」が存在するおかげで、出力６−２０　。

６２１と６２２はそれぞれ１α２ｑ−１１＜　ｌα、ｑ
ｌ。

１α２ｑ−１１＝ｌα、Ｑｌと１α２Ｑ−１１＞ｌα、
ｑｌを表示する。

出力６２０と６２１上の信号は、論理ＡＮＤゲート６８
０と６８１の第２人力に、カウンタ６８の増加と減少を
制御するために、それぞれ転送される。

このカウンタはゾログラマプルな除算器６７と同じ容量
をもつ。

Ｉα２ｑ−１１が１α、ｑｌよりも小さいかまたは等し
い時に、値１α２ｑ−１１の２の補数が計算のために使
われる。

午の目的のため、値１α２ｑ−１Ｈの真の値と値１α２
ｑ−１Ｈの２の補数とが記録されるＰ　ＲＯＭ型のメモ
リ６３を利用することができる。

このメモリは、レジスタ６ｏの出力における２進語によ
ってアドレス指定されるが、それは、出力６２０と６２
１によって転送される２つの入カビ、トを受信する０Ｒ
ｒ−）６３０によって転送される付加的なアドレス・ビ
ットの値に依存し、真の値１α２ｑ−Ｊ、あるいは、そ
の２の補数がメモリ６３の出力で利用可能になる。

同様に、出力６２２（Ｉα２ｑ−’Ｉ　＞　ｌα、ｑｌ
）によって転送されるビットの制御下で、１α１９１に
よってアドレス指定された第２のメモリ６４がその出力
に真の値１α１ｑ１．あるいは、その２の補数を送出す
る。２進（数）加算器６５は、（ｑ−１）の位の走査線
の開始点と、その線の終端の間の移相の変動の振幅を表
わす値１α２ｑ−１−α１ｑｌを生成するが、これはｑ
の位の線の開始点でバーストＢの移相α、ｑを測定して
達成される。

第３のメモリ６６は、除算器６７の正しいプログラミン
グに必要なロード語にこの２進語を変換する。

１α２′−’ｌ　＝　ｌα１ｑｌ　のとき、補間は行な
われないで、どの場合にもゲート６８０と６８１は非導
電状態（出力６２０と６２２で論理信号「０」）のまま
となっている。

出力Ｓ２は、カウンタ６８の初期化の時の値に等しい、
すなわち、先立って達した値α２ｑ−１にも等しい定数
を保持する。

カウンタ６８は、デノｉルのインタバルである１０．５
１２１　に関係する、あるいは、いいかえると、ラノア
ンで表わされた移相を表現し、！π、π１のインタバル
に関係してい２残留誤差ΦＢの値を各時刻に生成する。

図６の計算回路の実際の構築に必要な要素は商用的に利
用可能な要素から選択できる、あるいは、別個の布線要
素によって構築できる。

簡単な例示の方法によれば、レジスタ６０と６１は７４
ＬＳ３７４型の集積回路によって構築することができ、
比較器６２は７４ＬＳ８５型のものにでき、加ｉ器６５
は７．４Ｌ８２８３型とし、ゾログラマプルな除算器６
７は７４ＬＳ９７型のもので、カウンタ６８は７４ＬＳ
１９３型のものとすることができる。

これらの回路はＴｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ　
（テキサス・インスツルメント）として知られた会社に
よって市販されている。

論理ケ゛−トロ３０．６８０，６８１と６７３は集積回
路の要素から構築することができ、この集積り１は、述
べたばかりの他の集積回路と適合性がある。メモリ６３
．６４と６６は前記で言及したタイプのものとすること
ができる。

図６を参照してすでに述べた適用の特定の例では、図４
に図示した構成をもつ較正回路を使用して、この較正を
実行することが可能な時間に適合する較正速度を得るこ
とは困難である。

実際に、１本の走査線の時間間隔Ｔの間の継続較正数は
、当該の例では５１２″！での高い値に到りやすい。経
費高となる技術の資源を使わずに非常に高速々２進の倍
率器を作成することは特に難しい。

図７は、較正回路１の具体的な代替実施態様を図示して
おり、この実施態様は記述した適用に対して特に適して
いる。

乗算演算を実行するために、図３の乗算器１３と１４は
１３０と１３１．１４０と１４１の４つの乗算器で置き
換えられる。一方では乗算器１３０と１３１が、他方で
は乗算器１４０と１４１が順次交互に動作する。

この目標のために、周決数２Ｆｓｏをもつクロック信号
が入力ｅ１に転送さ几るクロック信号（４Ｆｓｃ）から
スケール２の除算器によって入手される。この除算器は
単純な２進（数）カウンタからなるようにできる。優先
的な方法では、周波数２　Ｆｓｃをもつ信号（と、周波
数４Ｐｓｃをもつ信号）は、１に等しい周期比をもつ信
号である。この信号は乗算器１３０と１４０の許可入力
に直接転送され、インバータ（逆転器）１６０によって
、あるいはいいかえると、πラジアンだけ移相して、逆
転した形で乗算器１３１と１４１に転送される。

加算回路も、回路１５０と１５１を形成するように複製
される。これら加算器の出力は、電子的スイッチＫを経
由して較正回路１の汎用出力Ｓ１に転送される。

このスイッチは、周波数２Ｅｓｃで励起され、たとえば
、除算器１６の出力信号をそのクロック入力で受信する
論理的マルチプレクサ（多重化器）で構成することがで
きる。

部Φと廊Φの発生器１１と１２によって実行される較正
回路とレジスタ１０のほかの機能ばかりでなく較正回路
の一般的動作′も、図３を参照してすでに述べた機能と
同一であり、再び触れる必要はない。

本発明は、手法を実行するだめの装置を例示して記述し
た実際の構築例に限定するものではなく、テレビジョン
信号の較正に対する適用だけに係るものでもない。

本発明は、アナログ−デジタル変換から引き出され、あ
らかじめ定められた基準値に関して位相誤差によってそ
こなわれるすべてのデジタル信号の再同期化に適用可能
である。

【図面の簡単な説明】

図１は、本発明に基づく装置を活用できるアナログ−デ
ジタル変換系を表わしている概略図である； 図２は、図１に示したシステムの動作を図示した線図で
ある： 図３は、本発明に基づく装置のより詳細な線図である： 図４は、合成テレビジョン信号における色差を表わして
いる信号の較正に対する本発明に基づく装置の応用を図
示している； 図５は、ビデオ・レコーダにおける時間基準の較正系に
対する本発明に基づく装置の適用を図示している； 図６は、前述の時間基準の較正系に使われている位相計
算回路を示しているより詳細な線図である； 図７は、特定の変形を施した本発明に基づく装置の構成
の具体例を示している線図である；図８は、図６の計算
回路の動作を図示することを特別に意図した線図である
。 特許出願人 トムソンーセーエスエフ 特許出願代理人 弁理士　　山　本　恵　−

Claims (9)

【特許請求の範囲】
1. （１）　　あらかじめ定められた周波数Ｆをもつ正弦波
   信号の第１次デジタル信号表現列へのアナログーデフタ
   ル変換時において、あらかじめ定められた基準値に関す
   る位相誤差を較正し、この変換が４ｎＦｓここで旦は１
   よシ大きいか等しい全数、に等しい周波数をもつ周期的
   クロック信号によってアナログ信号をサンプリングする
   ことによって実行されるデジタル方法で、次の手順から
   構成される方法； −アナログ信号とクロック信号間の移相角の測定とその
   アナログ信号の各周期に関する位相誤差を計算し； −この第１次デジタル信号の時間上の変量によるデジタ
   ル信号の第２次列を生成し、（ただしこの変量は周期的
   クロック信号の旦周期に等しい）； −位相誤差の余弦と正弦関数値を表わすデジタル信号を
   発生し； −この位相誤差の余弦と正弦関数値をそれぞれ表わすデ
   ジタル信号による第１次と第２次デジタル信号を乗算し
   ； −および、第３次デジタル信号を発生するだめの上記乗
   算結果の加算を、゛この第３次信号が上記の位相誤差の
   第１次較正済み信号に等しい条件で行なう。
2. （２）全数１が１に等しくなるように選択される上記請
   求項１に基づく方法。
3. （３）デジタル信号が並列に転送される複数のビットか
   らなる２進化語である上記請求項１に基づく方法。
4. （４）総数が全数ユに等しい並列の入力と出力をもって
   カスケード状に接続されて、各レジスタがアナログ−デ
   ジタル変換から引き出される上記の２進語のビット数に
   等しい双安定要素の数によって構成されており、この語
   がレジスタの上記カスケードの第ルジスタの入力に転送
   されるレジスタ群、上記信号の周波数に対応する速度（
   レート）で入力の２進−語の移相を制御する上記レジス
   タのクロック入力に供給されるクロック信号、三角関数
   を生成し、上記位相誤差値を表わす２進語をその入力で
   受信し、かつ、余弦と正弦関数に対応する値を表わす２
   進語をそれぞれその出力で生成する第１と第２の手段、
   上記のレジスタ・カスケ〒ドの第ルジスクの並列入力へ
   の第１人力列を経由し、さらに、三角関数を生成する第
   １手段の出力への第２人力列を経由して接続されている
   並列の入力と出力をもつ第１の２進乗算手段、上記のレ
   ジスタ・カスケードの最終レジスタの並列出力への第１
   入力列を経由し、さらに、三角関数を生成する上記の第
   ２手段の出力への第２人力列を経由して接続された並列
   の入力と出力をもつ第２の２進乗算皐段、および、第１
   と第２人力列をそれぞれ経由して第１と第２の２進乗算
   手段の出力に接続され、その加算結果の２進語をその出
   力に生とからなる装置。
5. （５）上記のレジスタの双安定要素が上記クロック信号
   の周波数と同じ速度（レート）で励起されるＤ型フリッ
   グ・フロップである上記請求項４に基づく装置。
6. （６）三角関数を生成する第１と第２の手段の各各が、
   位相誤差を表わす２進語を１つの多重アドレス指定入力
   で受信する不揮発性のプログラマブルな読み出し専用メ
   モリを構成し、対応する位相−誤差の該当する余弦と正
   弦関数値を表わす２進語が各アドレス可能なメモリ位置
   に記録される上記請求項４に基づく装置。
7. （７）第１と第２の２進乗算手段が、それぞれの入力が
   並列に接続されている２つの別々の乗算回路によって各
   々が構成されていて、上記クロック信号の周波数の半分
   である周波数で交互に動作し、加算手段が２つの別々の
   加算回路で構成され、これらの２つの加算回路の第１の
   ２つの入力列が第１と第２の２進乗算手段の２つの加算
   回路の第１にそれぞれ接続され、この２つの加算回路の
   第２の２つの入力列が第１と第２の２進乗算手段の２つ
   の加算回路の第２の回路にそれぞれ接続されており、２
   つの加算器の出力が前記周波数値の半分で励起される多
   重化手段に接続されている上記請求項４に基づく装置。
8. （８）　　あらかじめ冗められた基準値に関する位相誤
   差を較正するデジタル手法で、この誤差は同時カラー・
   テレビジョン・システムで使われるタイプの合成テレビ
   ジョン信号の色差成分を表わす信号のアナログ−デジタ
   ル変換時に導入され、この合成信号は輝度情報を表わす
   信号を付加されるサブキャリアとして表記される高周波
   再弦波信号の振幅変調を発生する上記色差成分を表わす
   信号によって構成され、この変換が上記サブキャリア°
   の周波数の４倍の周波数をもつクロック信号によって実
   行され、テレビジョン信号がさらに可視表示要素の走査
   線を表わす時間間隔に分割されて上記サブキャリアの周
   波数に等しい周波数をもつ正弦波信号のバーストによっ
   て上記時間間隔の開始点で構成され、色差成分が合成信
   号から抽出される第１段階とこの成分が上記請求項１で
   定義した方法に基づいて較正される第２段階とからこの
   手法が成り立っておシ、位相誤差の計算のためにアナロ
   グ信号とクロック信号間の移相角の測定を含むステップ
   が正弦波信号のノ々−スト区間全域にわたって前述の各
   時間間隔で上記信号を参照して生起するようになってい
   るデジタル方法。
9. （９）位相誤差が補間によって１本の走査線の時間間隔
   にわたって繰シ返し計算され、この補間力よ、（ｑ）の
   位の走査線の時間間隔の間に実行される移相角の測定ま
   で、あらかじめ定められた（ｑ−１）の位の走査線の時
   間間隔の開始点での／？バースト間に実行される移相角
   の測定を、これら２つの１ｌｌｌｌ定間の代数的差異を
   形成して、さらに１本の走査線の時間間隔を等時間区間
   の対応する数のサブインタバル（区間）に分割するため
   に、この差異を固定の増分で分割して、格納することに
   よってなされ、位相誤差が一前述のサブインク・ぐルの
   各々の開始点での代数的差異の符号に基づく上言己増分
   に関して増加または減少され、しかも、色差成分が（ｑ
   −１）の位の１本の走査線の時間区間（インタバル）の
   間に抽出されて、この時間間隔の間に格納もされ、（ｑ
   ）の位の走査線の時間間隔の間に補償されて、位相較正
   がこの時間間隔の間に実行される上記請求項８に基づく
   方法。 αＯテレビジヨン・システムがＰＡＬシステムである上
   記請求項９に基づく方法。 αめ　テレビジョン・システムがＮＴＳＣシステムであ
   る上記請求項９に基づく方法。 αつ　上記の合成テレビジョン信号の色差成分を表わす
   信号を抽出するデジタル・フィルタと上記請求項４に基
   づく較正装置とで上記装置が構成され、上記装置がこの
   デジタル・フィルタの出力に接続されている上記請求項
   ８の方法を実行するだめの装置Ｏ Ｑ３　　上記装置が、さらに、線の走査時間間隔の間に
   合成テレビジョン信号を格納し、上記デジタル・フィル
   タの上方向に接続されている第１の遅延手段と、同一時
   間区間の間に上記位相誤差測定（値）を格納する第２の
   遅延手段と、さらに、線走査の時間間隔の開始点で２つ
   の入力列において瞬時位相誤差を受信する位相計算回路
   とで構成され、この位相誤差が前述の補間を実行できる
   ように同一の時間区間だけ遅延され、上記回路が誤差較
   正装置の上方向に接続されている上記請求項１２に基づ
   く装置。 α→　第２の遅延手段が並列の入力と出力をもつシフト
   ・レジスタを構成する上記請求項１３に基づく装置。 αつ　位相計算回路が、上記の位相誤差の瞬時値と遅延
   値を記録する並列の入力と出力をもち、その並列出力が
   前述の２つの値を比較するために２進の比較器の入力に
   接続されている第１と第２のレジスタ、２進の比較器か
   ら位相誤差の瞬時値が遅延値よシも小さいか等しいかを
   表示する第１の制御信号を受信し、第１の制御信号の論
   理的状態に従って位相誤−の瞬時値の真の２進値または
   その２の補数を生成する第１の手段、位相誤差の瞬時値
   が遅延値よシも大きいかどうかを表示する第２の制御信
   号を２進比較器から受信し、第２の制御信号の論理状態
   に従って位相誤差の遅延値の真の２進値まだはその２の
   補数を生成する第２の手段、上記の第１と第２の生成手
   段の出力信号を受信し、位相誤差の瞬時値と遅延値にお
   ける差異の絶対値を形成する２進加算器、線走査の時間
   間隔の間に一様に分布した・ぐルス・シーケンスをロー
   ド２進語から生成するゾログラマプルな除算器、上記の
   プログラマブルな除算器にロードし、上記の絶対値から
   ロード語を生成する手段、位相誤差の遅延値で初期化さ
   れ、上記の第１と第２の制御信号のそれぞれの状態に従
   って増加入力または減少入力で・にルス列を受信する２
   進カウンタから々つていて、カウンタの状態の進行変化
   が線走査の゛時間間隔の全時刻で位相誤差の補間によっ
   て算出された値を表現するようになっている上記請求項
   １３に基づく装置。 ０Ｑ　　第１と第２の生成手段ばかシでなく、プログラ
   マブルな除算器のローディング手段が不揮発性のゾログ
   ラマプルな読み出し専用のメモリによりて構成されてい
   る上記請求項１５に基づく装置。