JPS59212024A - 標本化回路 - Google Patents
標本化回路Info
- Publication number
- JPS59212024A JPS59212024A JP58086963A JP8696383A JPS59212024A JP S59212024 A JPS59212024 A JP S59212024A JP 58086963 A JP58086963 A JP 58086963A JP 8696383 A JP8696383 A JP 8696383A JP S59212024 A JPS59212024 A JP S59212024A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- sampling circuit
- flip
- circuit
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は例えば入力信号が直流レベル信号で高速性を
請求されないような標本化回路、特にその外来雑音によ
る妨害を除去する方法に関するものである。
請求されないような標本化回路、特にその外来雑音によ
る妨害を除去する方法に関するものである。
近年集積回路の著るしい発達に伴い従来リレー回路がと
で構成されていたシーケンス制御回路が、集積回路に置
換され、無接点化される傾向にある。
で構成されていたシーケンス制御回路が、集積回路に置
換され、無接点化される傾向にある。
これにより装置はより小形高機能化することができる反
面、集積回路は、リレー回路などに比べ外来雑音により
誤動作しやすいという欠点がある。
面、集積回路は、リレー回路などに比べ外来雑音により
誤動作しやすいという欠点がある。
これを防ぐため従来よりフリップフロップ回路を使った
標本化回路が使用されている。
標本化回路が使用されている。
第１図は従来の標本化回路の一例を示すブロック結線図
であり、図において（１）は入力信号、（２）は雑音除
去用ローパスフィルタ、（３）は入力信号標本化用のフ
リップフロップ、（４）はこのフリップフロップに同期
信号（クロックパルス）を供給する同期発振器、（５）
は標本化した出力信号であシ後段の論理回路に伝えられ
てゆく。
であり、図において（１）は入力信号、（２）は雑音除
去用ローパスフィルタ、（３）は入力信号標本化用のフ
リップフロップ、（４）はこのフリップフロップに同期
信号（クロックパルス）を供給する同期発振器、（５）
は標本化した出力信号であシ後段の論理回路に伝えられ
てゆく。
上記のような標本化回路ではローパスフィル。り（２）
で除去できない入力信号（１）中の雑音は、そのまま出
力信号（５）として次段の論理回路に通過してしまう。
で除去できない入力信号（１）中の雑音は、そのまま出
力信号（５）として次段の論理回路に通過してしまう。
このような欠点を除去するため第２図のような標本化回
路が用いられている。第２図は従来の標本化回路の他の
一例を示すブロック結線図であり、（１）〜（５）は上
記第１図の同一符号と同−又は相当部分を示すものであ
る。（６） 、 （７）はフリップフロップ、（８）は
ＡＮＤ回路である。
路が用いられている。第２図は従来の標本化回路の他の
一例を示すブロック結線図であり、（１）〜（５）は上
記第１図の同一符号と同−又は相当部分を示すものであ
る。（６） 、 （７）はフリップフロップ、（８）は
ＡＮＤ回路である。
第３図は第２図の標本化回路の各部の動作波形を示すタ
イミングチャートである。第３図（ａ）は入力信号（１
）の雑音波形、第３図（ｂ）は同期発振器（４）の出力
波形、第３図（ｃ）はフリップフロップ（３）の出力波
形、第３図（ｄ）はフリップフロップ（４）の出力波形
、第３図（ｅ）はフリップフロップ（７）の出力波形、
第３図（ｆ）は出力信号（５）の波形である。
イミングチャートである。第３図（ａ）は入力信号（１
）の雑音波形、第３図（ｂ）は同期発振器（４）の出力
波形、第３図（ｃ）はフリップフロップ（３）の出力波
形、第３図（ｄ）はフリップフロップ（４）の出力波形
、第３図（ｅ）はフリップフロップ（７）の出力波形、
第３図（ｆ）は出力信号（５）の波形である。
第２図の標本化回路では単発の雑音であれはローパスフ
ィルタ（１）を通過しても防ぐことができるが、第３図
に示すように周期的な雑音が同期発振器（４）の周期と
同期した場合には無力となって了り。
ィルタ（１）を通過しても防ぐことができるが、第３図
に示すように周期的な雑音が同期発振器（４）の周期と
同期した場合には無力となって了り。
第４図は従来の標本化回路の他の一例を示すブロック結
線図であり（１）〜（４）は第１図の同一符号とｉ″）
） 同−又は相当部分を示すものであり、００はマイクロプ
ロセッサである。
線図であり（１）〜（４）は第１図の同一符号とｉ″）
） 同−又は相当部分を示すものであり、００はマイクロプ
ロセッサである。
上記のような標本化回路において、マイクロプロセッサ
０１のマイクロプログラムにおいて、フリップフロップ
（３）の出力を複数回に亘ってサンプリングし、その全
サンプルまたは一定回数以上のサンプルにおいてフリッ
プフロップ（３）の出力信号を検出したときだけフリッ
プフロップ（３）の出力を有効とするような方策がとら
れている。
０１のマイクロプログラムにおいて、フリップフロップ
（３）の出力を複数回に亘ってサンプリングし、その全
サンプルまたは一定回数以上のサンプルにおいてフリッ
プフロップ（３）の出力信号を検出したときだけフリッ
プフロップ（３）の出力を有効とするような方策がとら
れている。
このような標本化回路においても単発的な雑音は除去す
ることができるが、周期的な雑音かた捷たま同期周波数
に同期した場合には第３図の標本化回路と同様無力とな
って了りという欠点がある。
ることができるが、周期的な雑音かた捷たま同期周波数
に同期した場合には第３図の標本化回路と同様無力とな
って了りという欠点がある。
この発明は上記のような従来回路の欠点を除去するため
になされた亀ので、通常の雑音はもとより周期的な雑音
に対しても誤動作することのない標本化回路を得ること
を目標とするものである。
になされた亀ので、通常の雑音はもとより周期的な雑音
に対しても誤動作することのない標本化回路を得ること
を目標とするものである。
第５図はこの発明の一実施例を示すブロック結線図であ
り、（１）〜（３） 、 （５１〜（８）は上記第２図
の同一符号と同−又は相等部分を示すものである。
り、（１）〜（３） 、 （５１〜（８）は上記第２図
の同一符号と同−又は相等部分を示すものである。
（４）
図において（イ）は同期用の周波数掃引発振器である。
上記のような標本化回路において入力信号（１）に雑音
が入った場合の動作を考える。第６図は上記の標本化回
路の各部の動作波形を示すタイミングチャートである。
が入った場合の動作を考える。第６図は上記の標本化回
路の各部の動作波形を示すタイミングチャートである。
第６図（ａ）は入力信号＋１１の雑音波形、第６図（ｂ
）は周波数掃引発振器翰の出力の同期パルス（クロック
パルス）波形、第６図（Ｃ）はフリップフロップ（３）
の出力波形、第６図（ｄ）はフリップフロップ（６）の
出力波形、第６図（ｅ）はフリップフロップ（７）の出
力波形、第６図（ｆ）は出力信号（５）の波形である。
）は周波数掃引発振器翰の出力の同期パルス（クロック
パルス）波形、第６図（Ｃ）はフリップフロップ（３）
の出力波形、第６図（ｄ）はフリップフロップ（６）の
出力波形、第６図（ｅ）はフリップフロップ（７）の出
力波形、第６図（ｆ）は出力信号（５）の波形である。
この発明の標本化回路では、第６図に示すように入力信
号（１）に周期的雑音が入って来て一度は雑音を標本化
して了っても、標本化周波数が逐次変化しているため、
雑音と同期して次々とこれを標本化してしまう可能性は
ほとんどなく、後段の回路を誤動作させることもほとん
どない。
号（１）に周期的雑音が入って来て一度は雑音を標本化
して了っても、標本化周波数が逐次変化しているため、
雑音と同期して次々とこれを標本化してしまう可能性は
ほとんどなく、後段の回路を誤動作させることもほとん
どない。
また第４図のような標本化回路において同期発振器（４
）を周波側１１発振器に変え、マイクロプロセッサ（１
１のクロックそのものを連続的に変化させても同様の効
果をえられる。
）を周波側１１発振器に変え、マイクロプロセッサ（１
１のクロックそのものを連続的に変化させても同様の効
果をえられる。
この発明は以上説明したとおり、同期発振器を周波数掃
引発振器に置換えるという簡単な構成により周期的な雑
音に対しても誤動作を防ぐことができ装置の信頼性を高
めるこいう効果がある。
引発振器に置換えるという簡単な構成により周期的な雑
音に対しても誤動作を防ぐことができ装置の信頼性を高
めるこいう効果がある。
【図面の簡単な説明】
第１図は従来の標本化回路の一例を示すブロック結線図
、第２図は従来の標本化回路の他の例を示すブロック結
線図、第３図は第２図の標本化回路の各部の動作波形を
示すタイミングチャート、第４図は従来の標本化回路の
他の一例を示すブロック結線図、第５図はこの発明の一
実施例を示すブロック結線図、第６図は第５図の標本化
回路の動作波形を示すタイミングチャートである。 図において（１）は入力信号、Ｃ３） 、 （６） 、
（７）は各々フリップフロップ、（８）はＡＮＤ回路
、（５）は出力信号、（イ）は周波数掃引発振器である
。 なお各図中同一符号は同−又は相当部分を示す、−１，
−□−飄 １１、−２８１．１−一手続補正書
（自発） ■８和 ５％ ５月 ９日 特許庁長官殿 ２、発明の名称 標本化回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 （１）明細書の「発明の詳細な説明」の欄６、補正の内
容 （２１同書第３頁「フリップ７０ツブ（４：」とあるを
［フリップフロップ（６１」と訂正します。 （３） 同書第３頁第１８行目「了う。」とあるを「
しまう。」と訂正する。 （４１同書第４頁第１３行目「了り」とあるを「しまう
」と訂正する。 ＋５１ 同書第５頁才１５行目「了っても、」とある
を「しまっても、」と訂正する。 （以上） （２） １４３
、第２図は従来の標本化回路の他の例を示すブロック結
線図、第３図は第２図の標本化回路の各部の動作波形を
示すタイミングチャート、第４図は従来の標本化回路の
他の一例を示すブロック結線図、第５図はこの発明の一
実施例を示すブロック結線図、第６図は第５図の標本化
回路の動作波形を示すタイミングチャートである。 図において（１）は入力信号、Ｃ３） 、 （６） 、
（７）は各々フリップフロップ、（８）はＡＮＤ回路
、（５）は出力信号、（イ）は周波数掃引発振器である
。 なお各図中同一符号は同−又は相当部分を示す、−１，
−□−飄 １１、−２８１．１−一手続補正書
（自発） ■８和 ５％ ５月 ９日 特許庁長官殿 ２、発明の名称 標本化回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 （１）明細書の「発明の詳細な説明」の欄６、補正の内
容 （２１同書第３頁「フリップ７０ツブ（４：」とあるを
［フリップフロップ（６１」と訂正します。 （３） 同書第３頁第１８行目「了う。」とあるを「
しまう。」と訂正する。 （４１同書第４頁第１３行目「了り」とあるを「しまう
」と訂正する。 ＋５１ 同書第５頁才１５行目「了っても、」とある
を「しまっても、」と訂正する。 （以上） （２） １４３
Claims (1)
- り形フリップフロップを少くとも２段縦続し、前段のフ
リップフロップの信号出力端子を後段のフリップフロッ
プの信号入力端子に接続して構成した標本化回路と、こ
の標本化回路の最前段のフリップフロップの信号入力端
子に標本化すべき入力信号を接続する信号入力回路と、
上記標本化回路の各段のフリップフロップの出力信号の
論理積を出力する信号出力回路と、上記標本化回路の各
段のフリップフロップに共通にクロックパルスを供給す
るクロック発振器と、このクロック発振器の発振するパ
ルスの繰返し周波数を周波数掃引する手段とを備えた標
本化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086963A JPS59212024A (ja) | 1983-05-18 | 1983-05-18 | 標本化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086963A JPS59212024A (ja) | 1983-05-18 | 1983-05-18 | 標本化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59212024A true JPS59212024A (ja) | 1984-11-30 |
Family
ID=13901523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086963A Pending JPS59212024A (ja) | 1983-05-18 | 1983-05-18 | 標本化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59212024A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221317A (ja) * | 1988-07-08 | 1990-01-24 | Fujitsu Ltd | 入力信号処理方式 |
| JPH033020A (ja) * | 1989-05-31 | 1991-01-09 | Nec Corp | 制御線瞬断認識防止回路 |
-
1983
- 1983-05-18 JP JP58086963A patent/JPS59212024A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221317A (ja) * | 1988-07-08 | 1990-01-24 | Fujitsu Ltd | 入力信号処理方式 |
| JPH033020A (ja) * | 1989-05-31 | 1991-01-09 | Nec Corp | 制御線瞬断認識防止回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6823029B1 (en) | System for managing signals in different clock domains and a programmable digital filter | |
| US5001374A (en) | Digital filter for removing short duration noise | |
| US4797575A (en) | Flip-flop with identical propagation delay in clock pass through mode and in normal operation | |
| JPS62245814A (ja) | パルス回路 | |
| JPS59212024A (ja) | 標本化回路 | |
| US6091349A (en) | Noise management scheme for high-speed mixed-signal integrated circuits | |
| JPS6216615A (ja) | ノイズ除去回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| US6617904B1 (en) | Electronic circuit with clock generating circuit | |
| JP3316426B2 (ja) | シリアル式データ通信回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH0449409A (ja) | パラレルインターフエイス用雑音防止回路 | |
| JPH0749879Y2 (ja) | 二値化信号出力装置 | |
| KR100192012B1 (ko) | 노이즈 제거장치 | |
| SU817992A1 (ru) | Устройство дл задержки импульсов | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPH01146422A (ja) | 雑音除去回路 | |
| JPH03117208A (ja) | データ保持回路 | |
| KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPS61230514A (ja) | パルス除去回路 | |
| SU790212A1 (ru) | Устройство дл синхронизации импульсов | |
| JPS6029015A (ja) | デジタル積分回路 | |
| JPS62114320A (ja) | デイジタル入力回路の雑音除去方式 | |
| EP1104105A2 (en) | Electronic circuit with clock generating circuit |