JPH01146422A - 雑音除去回路 - Google Patents
雑音除去回路Info
- Publication number
- JPH01146422A JPH01146422A JP62305313A JP30531387A JPH01146422A JP H01146422 A JPH01146422 A JP H01146422A JP 62305313 A JP62305313 A JP 62305313A JP 30531387 A JP30531387 A JP 30531387A JP H01146422 A JPH01146422 A JP H01146422A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- signal
- level
- input signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
外部回路から送出された信号を線路を介して受信し、こ
の受信信号によって動作する装置で使用する雑音除去回
路に関し、 受信信号に混入した雑音による該装置の誤動作の可能性
をできるだけ少なくすることを目的とし、入力する基準
クロックを分周して周期の異なるクロックを生成する分
周手段と、該分周手段の出力を用いて雑音の混入した入
力信号をサンプリンクし、論理処理を行って雑音が除去
された信号に再生する再生手段とを有する様に構成する
。
の受信信号によって動作する装置で使用する雑音除去回
路に関し、 受信信号に混入した雑音による該装置の誤動作の可能性
をできるだけ少なくすることを目的とし、入力する基準
クロックを分周して周期の異なるクロックを生成する分
周手段と、該分周手段の出力を用いて雑音の混入した入
力信号をサンプリンクし、論理処理を行って雑音が除去
された信号に再生する再生手段とを有する様に構成する
。
本発明は外部回路から送出された信号を線路を介して受
信し、この受信信号によって動作する装置で使用する雑
音除去回路に関するものである。
信し、この受信信号によって動作する装置で使用する雑
音除去回路に関するものである。
例えば、外部のパーソナルコンピュータから送出された
信号を線路を介して受信し、この信号によってアラーム
を送出するアラーム盤では、線路より混入した雑音によ
って誤ったアラームが送出される可能性があるが、これ
をできるだけ少なくすることが必要である。
信号を線路を介して受信し、この信号によってアラーム
を送出するアラーム盤では、線路より混入した雑音によ
って誤ったアラームが送出される可能性があるが、これ
をできるだけ少なくすることが必要である。
第４図は従来例のブロック図、第５図は第４図の動作説
明図を示す。尚、第５図中の左側の符号は第４図中の同
じ符号の部分の波形を示す。以下、第５図を参照して第
４図の動作を説明する。
明図を示す。尚、第５図中の左側の符号は第４図中の同
じ符号の部分の波形を示す。以下、第５図を参照して第
４図の動作を説明する。
先ず、第５図−■に示す様にＡの部分に雑音が混入して
Ｏになったｌのパルスが入力すると、抵抗Ｒとコンデン
サＣとで構成された積分器で積分されて第５図−■の実
線の様な波形が比較器ｌに加えられる。
Ｏになったｌのパルスが入力すると、抵抗Ｒとコンデン
サＣとで構成された積分器で積分されて第５図−■の実
線の様な波形が比較器ｌに加えられる。
そこで、この波形の振幅が基準電圧Ｖ。と比較され、第
５図−■の実線に示す様に雑音が除去されたパルスが取
り出されてアラーム盤（図示せず）に送出されるので、
ここから正しくアラームが送出される。
５図−■の実線に示す様に雑音が除去されたパルスが取
り出されてアラーム盤（図示せず）に送出されるので、
ここから正しくアラームが送出される。
しかし、第５図−■のＡの部分が点線の様に幅が広い場
合には、第５図−■に示す様に積分波形の振幅が基準電
圧ｖ０よりも低くなるので、雑音を除去することができ
ない。
合には、第５図−■に示す様に積分波形の振幅が基準電
圧ｖ０よりも低くなるので、雑音を除去することができ
ない。
このため、第５図−〇の点線の様に００部分を含む比較
器出力が送出されるのでアラーム盤は誤ったアラームを
送出する。
器出力が送出されるのでアラーム盤は誤ったアラームを
送出する。
即ち、幅の広い雑音を除去することが困難であると云う
問題点がある。
問題点がある。
第１図は本発明の原理ブロック図を示す。
図中、３は入力する基準クロックを分周して周期の異な
るクロックを生成する分周手段で、２は該分周手段の出
力を用いて雑音の混入した入力信号をサンプリンクし、
論理処理を行って雑音が除去された信号に再生する再生
手段である。
るクロックを生成する分周手段で、２は該分周手段の出
力を用いて雑音の混入した入力信号をサンプリンクし、
論理処理を行って雑音が除去された信号に再生する再生
手段である。
本発明は内蔵の基準クロックを分周手段３で分周して周
期の異なるクロックを生成し、このクロックを用いて再
生手段２で雑音が混入した入力信号をサンプリングし、
論理和を取ることによりＬＨレベルの雑音を除去して雑
音が除去された信号に再生する。
期の異なるクロックを生成し、このクロックを用いて再
生手段２で雑音が混入した入力信号をサンプリングし、
論理和を取ることによりＬＨレベルの雑音を除去して雑
音が除去された信号に再生する。
この様にサンプリングし、ディジタル処理で雑音を除去
するので幅の広い雑音も除去することが可能となる。尚
、除去する雑音の幅を理論的に規定できる。 − 〔実施例〕 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図を示し、第３図（ａ）はＯレベルの雑音混
入、第３図（ｂｌはルベルの雑音混入の場合である。尚
、第３図の左側の符号は第２図中の同じ符号の部分の波
形を示す。
するので幅の広い雑音も除去することが可能となる。尚
、除去する雑音の幅を理論的に規定できる。 − 〔実施例〕 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図を示し、第３図（ａ）はＯレベルの雑音混
入、第３図（ｂｌはルベルの雑音混入の場合である。尚
、第３図の左側の符号は第２図中の同じ符号の部分の波
形を示す。
又、基準クロック発生器３１，２分周器３２．インバー
タ３３．ｎ分周器３４．へＮＯゲート３５は分周手段３
の構成部分、シフトレジスタ２Ｌ ２４． ＯＲゲート
２２、Ｄタイプフリップフロップ２３． ＡＮＤゲート
２５は再生手段２の構成部分を示す。
タ３３．ｎ分周器３４．へＮＯゲート３５は分周手段３
の構成部分、シフトレジスタ２Ｌ ２４． ＯＲゲート
２２、Ｄタイプフリップフロップ２３． ＡＮＤゲート
２５は再生手段２の構成部分を示す。
以下、シフトレジスタ２１は６段、シフトレジスタ２４
は３段として第３図を参照して第２図の動作を説明する
。ここで、第３図（ａｌ−■１■、■はクロックの立上
り点を示す。
は３段として第３図を参照して第２図の動作を説明する
。ここで、第３図（ａｌ−■１■、■はクロックの立上
り点を示す。
先ず、内蔵の基準クロック発生器３１からの基準クロッ
クをＤタイプフリラフフロップ（以下、 Ｄ−ＦＦと省
略する）３２で２分周して第３図（ａ）−■に示す様な
りロックＣＫ−１（以下、ＣＫ−１と省略する）を生成
した後、このＣＫ−１をインバータ３３を通して２クロ
ツクだけ位相シフトしたＣＫ−２を生成し、更にこのＣ
に−２をｎ分周器３４でｎ分周してＡＮＤゲート３５で
ＣＫ−１とＡＮＤを取ることにより、ＣＫ−１に同期し
たＣＫ−３が得られる（第３図（ａ）−■、■参照）。
クをＤタイプフリラフフロップ（以下、 Ｄ−ＦＦと省
略する）３２で２分周して第３図（ａ）−■に示す様な
りロックＣＫ−１（以下、ＣＫ−１と省略する）を生成
した後、このＣＫ−１をインバータ３３を通して２クロ
ツクだけ位相シフトしたＣＫ−２を生成し、更にこのＣ
に−２をｎ分周器３４でｎ分周してＡＮＤゲート３５で
ＣＫ−１とＡＮＤを取ることにより、ＣＫ−１に同期し
たＣＫ−３が得られる（第３図（ａ）−■、■参照）。
次に、第３図（ａ）−■に示す様なＯレベルの雑音Ｂが
混入した人力信号がシフトレジスタ（以下。
混入した人力信号がシフトレジスタ（以下。
ＳＲと省略する）２１に加えられると、ここで入力信号
の周期に比して充分小さな周期を持つＣＫ−１でサンプ
リングされ、逐次取り込まれると共にシフトして並列で
出力されるが、この出力がＯＲゲート２２でＯＲが取ら
れるのでＯレベルの雑音は除去されるが、 ＯＲを取る
ことによりスパイク状のパルスが発生することがあるの
で、ＣＫ−２を用いてＤ−ＦＦ ２３で波形整形を行う
（第３図（ａ）−■、■参照）。
の周期に比して充分小さな周期を持つＣＫ−１でサンプ
リングされ、逐次取り込まれると共にシフトして並列で
出力されるが、この出力がＯＲゲート２２でＯＲが取ら
れるのでＯレベルの雑音は除去されるが、 ＯＲを取る
ことによりスパイク状のパルスが発生することがあるの
で、ＣＫ−２を用いてＤ−ＦＦ ２３で波形整形を行う
（第３図（ａ）−■、■参照）。
その後、再びＣＫ−３でサンプリングして上記と同様に
ＳＲ２４に逐次取り込まれると共にシフトして並列で出
力されるが、この出力がＡＮＤゲート２５でＡＮＤがと
られるので、第３図（ａｌ−■に示す様に０レヘルの雑
音が除去されると共に、 ＯＲゲートで伸張した幅が圧
縮され、再生された入力信号が得られる。
ＳＲ２４に逐次取り込まれると共にシフトして並列で出
力されるが、この出力がＡＮＤゲート２５でＡＮＤがと
られるので、第３図（ａｌ−■に示す様に０レヘルの雑
音が除去されると共に、 ＯＲゲートで伸張した幅が圧
縮され、再生された入力信号が得られる。
一方、第３図（ｂ）−〇に示す様なルベルの雑音Ｂ′が
混入すると、ＳＲ２１及びＤ−ＦＦ ２３から第３図（
ｂｌ−■、■に示す出力が得られ、これが第３図ｆａ）
−■に示すＣＫ−３でサンプリングされてＳＲ２４に取
り込まれ、シフトしてＡＮＤゲート２５に加えられるが
、３人力が全て１になることはないので、出力がＯにな
りルベルの雑音は除去される。
混入すると、ＳＲ２１及びＤ−ＦＦ ２３から第３図（
ｂｌ−■、■に示す出力が得られ、これが第３図ｆａ）
−■に示すＣＫ−３でサンプリングされてＳＲ２４に取
り込まれ、シフトしてＡＮＤゲート２５に加えられるが
、３人力が全て１になることはないので、出力がＯにな
りルベルの雑音は除去される。
即ち、ルベル、又は０レベルの雑音が混入してもディジ
タル的に処理しているので幅の広い雑音も除去すること
が可能である。これにより装置の誤動作が防止できる。
タル的に処理しているので幅の広い雑音も除去すること
が可能である。これにより装置の誤動作が防止できる。
以上、詳細に説明した様に本発明によれば幅の広い雑音
に対しても除去することが可能であると云う効果が得ら
れる。
に対しても除去することが可能であると云う効果が得ら
れる。
これにより装置の誤動作が防止できる。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図は従来例のブロック図、 第５図は第４図の動作説明図を示す。 図において、 ２は再生手段、 ３は分周手段を示す。 本も朗の原理ブロック図 第 １ ｇ 本もＵ月の笑内致Ａり・ｊの７］・ツク呵箒 ２ 目 ■ ！ （↑ １１１１１．１ ↑ １１１１■ （ｔ２．〕■ ｔｉｔ ↑ １１１１
↑ ↑ ↑ ｔＢ■ ■ ↑ １ １ １ ↑勇５２
しＪＬｆ）圭ηイｔ４后ビバ匹丁に追炭イ列Ｑ７°口
・、７り図 ギ＋回
の動作説明図、 第４図は従来例のブロック図、 第５図は第４図の動作説明図を示す。 図において、 ２は再生手段、 ３は分周手段を示す。 本も朗の原理ブロック図 第 １ ｇ 本もＵ月の笑内致Ａり・ｊの７］・ツク呵箒 ２ 目 ■ ！ （↑ １１１１１．１ ↑ １１１１■ （ｔ２．〕■ ｔｉｔ ↑ １１１１
↑ ↑ ↑ ｔＢ■ ■ ↑ １ １ １ ↑勇５２
しＪＬｆ）圭ηイｔ４后ビバ匹丁に追炭イ列Ｑ７°口
・、７り図 ギ＋回
Claims (1)
- 【特許請求の範囲】 入力する基準クロックを分周して周期の異なるクロック
を生成する分周手段（３）と、 該分周手段の出力を用いて雑音の混入した入力信号をサ
ンプリンクし、論理処理を行って雑音が除去された信号
に再生する再生手段（２）とを有することを特徴とする
雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305313A JPH01146422A (ja) | 1987-12-02 | 1987-12-02 | 雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305313A JPH01146422A (ja) | 1987-12-02 | 1987-12-02 | 雑音除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01146422A true JPH01146422A (ja) | 1989-06-08 |
Family
ID=17943598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305313A Pending JPH01146422A (ja) | 1987-12-02 | 1987-12-02 | 雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01146422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337917A (ja) * | 1991-05-15 | 1992-11-25 | Nec Corp | パルス除去回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115362A (ja) * | 1974-07-29 | 1976-02-06 | Tokyo Keiki Kk | |
| JPS58114524A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | ノイズ除去回路 |
-
1987
- 1987-12-02 JP JP62305313A patent/JPH01146422A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115362A (ja) * | 1974-07-29 | 1976-02-06 | Tokyo Keiki Kk | |
| JPS58114524A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | ノイズ除去回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337917A (ja) * | 1991-05-15 | 1992-11-25 | Nec Corp | パルス除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| JPH03174838A (ja) | クロツクジツタ抑圧回路 | |
| JPH0612547B2 (ja) | デイジタル信号処理装置 | |
| JPH01146422A (ja) | 雑音除去回路 | |
| EP0243075A2 (en) | Frequency multiplying circuit | |
| JPS6216615A (ja) | ノイズ除去回路 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JPS59212024A (ja) | 標本化回路 | |
| JP2794921B2 (ja) | トーン信号検出回路 | |
| JP3470113B2 (ja) | デジタル回路およびこれを備えたｌｓｉ、並びにノイズ除去方法 | |
| JPH0429248B2 (ja) | ||
| US5953070A (en) | Digital pulse filtering circuit | |
| JPS63178619A (ja) | トリガパルス発生回路 | |
| JPS6288108A (ja) | 磁気デイスク装置の信号再生回路 | |
| JPH11214964A (ja) | ノイズ除去装置 | |
| SU1127096A1 (ru) | Устройство дл выполнени функции "Вебба | |
| JPH1155078A (ja) | デジタルノイズフィルタ | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPS63288521A (ja) | Ｆｍコ−ドのデコ−ダ回路 | |
| JPS6324665Y2 (ja) | ||
| JPS63204836A (ja) | クロツク乗り換え回路 | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPS60224322A (ja) | デジタル型位相比較器 |