JP3470113B2 - デジタル回路およびこれを備えたｌｓｉ、並びにノイズ除去方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩにおいて、
クロックにのったノイズに起因する誤動作を抑制するた
めの技術に属する。

【０００２】

【従来の技術】近年、オーディオ信号等を扱うＬＳＩに
おいて、デジタルシグナルプロセッサ（ＤＳＰ）等に関
しては、複雑な演算処理のために、高速なクロックでの
動作が求められている。またその一方で、その出力は、
サンプリング周波数の倍数であるクロックに同期した信
号であることが求められる。そして、例えば音声と映像
を併せて処理するようなプロセッサの場合、演算用のク
ロックと、オーディオ出力用のクロックとは全く非同期
であることが多い。

【０００３】図６は従来のデジタル回路の回路図であ
り、上述したようなＬＳＩに用いられるものである。図
６において、まず、出力用クロックＣＫ１に同期して動
作するフリップフロップ２１とインバータロジック２２
とによって、分周回路２０が構成されており、この分周
回路２０は、出力用クロックＣＫ１を分周して、低電位
（以下、“Ｌ”とする）の期間がクロックＣＫ１の１周
期に相当し、高電位（以下、“Ｈ”とする）の期間がク
ロックＣＫ１の周期の整数倍に相当する信号Ｓ１を出力
する。

【０００４】また、演算用クロックＣＫ２に同期して動
作するフリップフロップ３１，３２、インバータロジッ
ク３３およびＯＲロジック３４によって、微分回路３０
が構成されており、信号Ｓ１から、信号Ｓ１の立ち下が
りエッジに応じて立ち下がり、かつ、“Ｌ”期間はクロ
ックＣＫ２の周期に相当する信号Ｓ２を生成し、出力す
る。

【０００５】第１のカウンタ４１はクロックＣＫ１に同
期して動作し、入力された信号Ｓ１の“Ｌ”期間のみ、
クロックＣＫ１に同期してカウントを行う。また第２の
カウンタ４２はクロックＣＫ２に同期して動作し、入力
された信号Ｓ２の“Ｌ”期間のみ、第２のクロックＣＫ
２に同期してカウントを行う。第１のカウンタ４１の出
力ＣＴ１は、例えば、ＬＳＩの後段の回路に与えるタイ
ミング制御信号の生成のために用いられ、第２のカウン
タ４２の出力ＣＴ２は、例えば、ＬＳＩ内部の信号生成
のタイミング制御に用いられる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
デジタル回路では、出力用クロックにノイズがのった場
合、そのノイズ成分に起因して、演算用クロックに同期
して動作する回路部分と、出力用クロックに同期して動
作する回路部分とで、動作速度に大幅なずれが生じてし
まい、そのずれによる誤動作で、出力に不具合が生じて
しまうおそれがあった。

【０００７】図７は図６のデジタル回路の動作を示すタ
イミングチャートであり、クロックＣＫ１にノイズがの
った場合を示している。図７に示すように、出力用クロ
ックＣＫ１にその周波数よりも高い周波数のノイズがの
ったとき、クロックＣＫ１を分周して得られた信号Ｓ１
にもノイズ成分が生じ、この結果、第１のカウンタ４１
のカウンタ値ＣＴ１もノイズ成分に応じて本来よりも速
く進んでしまう。これに対して、微分回路３０を介した
信号Ｓ２は、ノイズ成分の一部しか通さないので、信号
Ｓ２を元に動作する第２のカウンタ４２はノイズの影響
を特に受けることはない。この結果、第１のカウンタ４
１のカウンタ値ＣＴ１と第２のカウンタ４２のカウンタ
値ＣＴ２との間に、大きなずれが生じる。このずれは、
ＬＳＩおよびその周辺のタイミング制御に大きな影響を
与え、場合によっては、再生信号にノイズが入ったり、
機器の誤動作を招くことにもなる。

【０００８】前記の問題に鑑み、本発明は、クロックに
ノイズが混入した場合でも、ＬＳＩの誤動作などのトラ
ブルを未然に回避できる、デジタル回路およびノイズ除
去方法を提供することを課題とする。

【０００９】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、デジタル回
路として、第１のクロックを入力し、この第１のクロッ
クに同期した原クロックを生成するクロック生成回路
と、前記原クロックを第２のクロックに同期させて出力
する第１の動作部と、前記第１の動作部から出力された
信号を、前記第１のクロックに同期させて、新たなクロ
ックとして出力する第２の動作部とを備えたものであ
る。

【００１０】請求項１の発明によると、第１のクロック
に同期した原クロックは、第１の動作部によって、第２
のクロックに同期させて出力される。そして、第２の動
作部によって、元の第１のクロックに同期させて新たな
クロックとして出力される。このため、第１のクロック
にたとえノイズがのっていたとしても、新たなクロック
のノイズ成分は大幅に低減する。

【００１１】そして、請求項２の発明では、前記請求項
１のデジタル回路において、前記第１のクロックは、信
号出力のためのクロックであり、前記第２のクロック
は、演算処理のためのクロックであるものとする。

【００１２】また、請求項３の発明では、前記請求項１
のデジタル回路における第１の動作部は、前記原クロッ
クをデータ入力とし、前記第２のクロックをクロック入
力とするフリップフロップを有するものとする。

【００１３】さらに、請求項４の発明では、前記請求項
１のデジタル回路における第２の動作部は、前記第１の
動作部から出力された信号をデータ入力とし、前記第１
のクロックをクロック入力とするフリップフロップを有
するものとする。

【００１４】また、請求項５の発明では、前記請求項１
のデジタル回路における第２のクロックの周波数は、前
記原クロックの周波数の２倍よりも高いものとする。

【００１５】また、請求項６の発明は、前記請求項１の
デジタル回路と、前記第２のクロックに従って演算処理
を行うＤＳＰとを備えたＬＳＩである。

【００１６】また、請求項７の発明が講じた解決手段
は、ノイズ除去方法として、第１のクロックを基にし
て、この第１のクロックに同期した原クロックを生成す
る第１のステップと、前記原クロックを第２のクロック
に同期させる第２のステップと、前記第２のステップに
よって得られた信号を、前記第１のクロックに同期させ
て新たなクロックとして生成する第３のステップとを備
えたものである。

【００１７】請求項７の発明によると、第１のクロック
に同期した原クロックは、第２のクロックに同期させて
出力され、さらに、元の第１のクロックに同期させて新
たなクロックとして出力される。このため、第１のクロ
ックにたとえノイズがのっていたとしても、新たなクロ
ックのノイズ成分は大幅に低減する。

【００１８】そして、請求項８の発明では、前記請求項
７のノイズ除去方法において、前記第１のクロックは信
号出力のためのクロックであり、前記第２のクロックは
演算処理のためのクロックであるものとする。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００２０】図１は本発明の一実施形態に係るデジタル
回路の回路図である。図１において、２０はクロック生
成回路としての分周回路、３０は微分回路、４１は第１
のカウンタ、４２は第２のカウンタであり、これらは図
６の構成と共通である。図１の構成では、さらに、第２
のクロックＣＫ２をクロック入力とし、第２のクロック
ＣＫ２に同期して動作する第１の動作部としての第１の
フリップフロップ１１と、第１のクロックＣＫ１をクロ
ック入力とし、第１のクロックＣＫ１に同期して動作す
る第２の動作部としての第２のフリップフロップ１２と
が、分周回路２０と第１のカウンタ４１との間に、設け
られている。

【００２１】ここでは、図１のデジタル回路は、演算処
理を行うＤＳＰを有するＬＳＩに搭載されているものと
し、第１のクロックＣＫ１は信号出力のために用いら
れ、第２のクロックＣＫ２はＤＳＰによる演算処理のた
めに用いられるものとする。

【００２２】分周回路２０は、第１のクロックＣＫ１に
同期して動作するフリップフロップ２１と、インバータ
ロジック２２とによって構成されており、入力された第
１のクロックＣＫ１を分周して、信号Ｓ１Ａとして出力
する。

【００２３】そして、第１のフリップフロップ１１は、
原クロックとしての信号Ｓ１Ａをデータ入力とし、この
信号Ｓ１Ａを第２のクロックＣＫ２に同期させて信号Ｓ
１Ｂとして出力する。第２のフリップフロップ１２は、
第１のフリップフロップ１１から出力された信号Ｓ１Ｂ
を、第１のクロックＣＫ１に同期させて、新たなクロッ
クとしての信号Ｓ１Ｃとして出力する。

【００２４】一方、微分回路３０は、第２のクロックＣ
Ｋ２に同期して動作する２個のフリップフロップ３１，
３２と、インバータロジック３３と、ＯＲロジック３４
とによって構成されている。そして、入力された原クロ
ックとしての信号Ｓ１Ａから、信号Ｓ１Ａの立ち下がり
エッジに応じて立ち下がり、かつ、“Ｌ”期間は第２の
クロックＣＫ２の周期に相当する信号Ｓ２を生成し、出
力する。

【００２５】第１のカウンタ４１は、第１のクロックＣ
Ｋ１に同期して動作するものであり、入力された信号Ｓ
１Ｃの“Ｌ”期間のみ、第１のクロックＣＫ１に同期し
てカウントを行う。また第２のカウンタ４２は、第２の
クロックＣＫ２に同期して動作するものであり、入力さ
れた信号Ｓ２の“Ｌ”期間のみ、第２のクロックＣＫ２
に同期してカウントを行う。第１のカウンタ４１の出力
ＣＴ１は、例えば、ＬＳＩの後段の回路に与えるタイミ
ング制御信号の生成のために用いられ、第２のカウンタ
４２の出力ＣＴ２は、例えば、ＬＳＩ内部の信号生成の
タイミング制御に用いられる。

【００２６】図２は図１のデジタル回路の動作を示すタ
イミングチャートであり、第１のクロックＣＫ１に、そ
の周波数よりも高い周波数のノイズがのった場合を示し
ている。

【００２７】図２に示すように、第１のクロックＣＫ１
にノイズがのり、信号波形が変化したとき、分周回路２
０によって分周された信号Ｓ１Ａも、分周されたノイズ
波形を含んでしまう。ところが、この信号Ｓ１Ａを入力
した第１のフリップフロップ１１は、第２のクロックＣ
Ｋ２に同期して動作するため、高周波のノイズ成分の一
部しか通さない。このため、その出力信号Ｓ１Ｂは、図
２に示すようにノイズ成分が抑制された波形となる。信
号Ｓ１Ｂは第２のフリップフロップ１２に入力され、第
１のクロックＣＫ１に同期した信号Ｓ１Ｃに戻される。
この信号Ｓ１Ｃを新たなクロックとして第１のカウンタ
４１に与える。

【００２８】この結果、第１のクロックＣＫ１で動作す
る第１のカウンタ４１と、第２のクロックＣＫ２で動作
する第２のカウンタ４２とのカウント値のずれを小さく
することができ、ＬＳＩの誤動作を回避することができ
る。

【００２９】言い換えると、図１のデジタル回路は、次
のようなノイズ除去方法を実施しているといえる。すな
わち、まず、第１のクロックＣＫ１を基にして、この第
１のクロックＣＫ１に同期した原クロックＳ１Ａを生成
し、この原クロックＳ１Ａを、第２のクロックＣＫ２に
同期させ、そして、得られた信号Ｓ１Ｂを、第１のクロ
ックＣＫ１に同期させて、新たなクロックＳ１Ｃとして
生成する。このような方法により、第１のクロックＣＫ
１にのったノイズの影響を、確実に除去することができ
る。

【００３０】また、ノイズを確実に除去するためには、
第２のクロックＣＫ２の周波数は、原クロックＳ１Ａの
周波数の２倍よりも高い方が好ましい。

【００３１】なお、第１および第２の動作部は、フリッ
プフロップ以外の他の組合せ回路を含んでいてもよい。
また、入力信号を他のクロックで同期させて出力可能な
構成要素であれば、フリップフロップ以外のものであっ
ても、第１および第２の動作部は実現可能である。また
分周回路２０は、他の構成であってもよい。また分周を
行わずに、第１のクロックＣＫ１をそのまま原クロック
として出力するような構成要素であってもかまわない。

【００３２】図３は図１のデジタル回路を備えたＬＳＩ
１の一例を示すブロック図である。図３において、図１
と共通の構成要素には図１と同一の符号を付している。
なお、図３におけるカウンタ４１Ａ，４２Ａは、図１に
示すカウンタ４１，４２をＬＳＩ１用に変形したもので
ある。

【００３３】図３のＬＳＩ１はＤＳＰ５１を備えてお
り、このＤＳＰ５１は第２のクロックＣＫ２を演算用ク
ロックとして用いている。言い換えると、図３の例で
は、第１のクロックＣＫ１からノイズを除去するため
に、ＤＳＰ５１に用いる演算処理用のクロックを、第２
のクロックＣＫ２として用いている。この場合、第１の
クロックＣＫ１の周波数は約１８ＭＨｚであり、第２の
クロックＣＫ２の周波数は約８１ＭＨｚであるので、ノ
イズ除去を効果的に行うことができる。

【００３４】図４は図３のＬＳＩ１を含むシステム構成
の一例である。図４のシステムはオーディオ装置に関す
るものであり、ＬＳＩ１の他に、ディスク読み取り装置
や放送受信チューナに代表される符号化データ供給手段
２と、オーディオＤ／Ａコンバータ３と、これらを制御
するコントローラ４とを備えている。ＬＳＩ１は符号化
データ供給手段２から供給された符号化データｉｎｐｕ
ｔをＤＳＰ５１によって演算処理し、デジタルデータＳ
ＲＤＡＴＡを出力する。またこれとともに、後段のオー
ディオＤ／Ａコンバータ３の動作を制御するための制御
クロックＬＲＣＫ，ＳＲＣＫを出力する。オーディオＤ
／Ａコンバータ３は、デジタルデータＳＲＤＡＴＡを制
御クロックＬＲＣＫ，ＳＲＣＫに従って変換し、音声再
生のためのアナログ信号を出力する。

【００３５】図５はＬＳＩ１の出力ＳＲＣＫ，ＬＲＣ
Ｋ，ＳＲＤＡＴＡの信号波形を示すタイミングチャート
であり、（ａ）は正常時、（ｂ）は異常時である。図５
（ａ）に示すように、正常時には、デジタルデータＳＲ
ＤＡＴＡと制御クロックＬＲＣＫとの位相が合っている
ので、特に問題なく、音声が再生出力される。

【００３６】ところが、ノイズなどに起因する異常時に
は、図５（ｂ）に示すように、デジタルデータＳＲＤＡ
ＴＡと制御クロックＬＲＣＫとの位相にずれが生じる。
この場合、本来は音声データでない部分の信号が、音声
信号としてＤ／Ａ変換されてしまい、このため、再生さ
れた音楽などにノイズが入ってしまう。場合によって
は、機器仕様として想定外の音色や音量を持つ信号が再
生されてしまうことになり、スピーカなどの機器にダメ
ージを与えるおそれもある。

【００３７】そこで、本発明に係るデジタル回路を設け
ることによって、クロックにのったノイズに起因する信
号の位相のずれを防ぐことができ、これにより、上述し
たようなトラブルを未然に回避することができる。

【００３８】

【発明の効果】以上のように本発明によると、第１のク
ロックにノイズがのっていたとしても、新たなクロック
のノイズ成分は大幅に低減し、したがって、クロックに
対するノイズ混入に起因するＬＳＩの誤動作を未然に回
避することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るデジタル回路の構
成を示す回路図である。

【図２】クロックにノイズがのった場合における、図１
のデジタル回路の動作を示すタイミングチャートであ
る。

【図３】図１のデジタル回路が搭載されたＬＳＩの構成
を示すブロック図である。

【図４】図３のＬＳＩを用いたシステム構成の例であ
る。

【図５】図３のＬＳＩの出力信号を示す図であり、
（ａ）は正常時、（ｂ）は異常時である。

【図６】従来のデジタル回路の回路図である。

【図７】クロックにノイズがのった場合における、図６
のデジタル回路の動作を示すタイミングチャートであ
る。

【符号の説明】

１ ＬＳＩ １１ 第１のフリップフロップ（第１の動作部） １２ 第２のフリップフロップ（第２の動作部） ２０ 分周回路（クロック生成回路） ５１ ＤＳＰ ＣＫ１ 第１のクロック ＣＫ２ 第２のクロック Ｓ１Ａ 信号（原クロック） Ｓ１Ｃ 信号（新たなクロック）

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 第１のクロックを入力し、この第１のク
   ロックに同期した原クロックを生成するクロック生成回
   路と、 前記原クロックを、第２のクロックに同期させて出力す
   る第１の動作部と、 前記第１の動作部から出力された信号を、前記第１のク
   ロックに同期させて、新たなクロックとして出力する第
   ２の動作部とを備えたことを特徴とするデジタル回路。
2. 【請求項２】 請求項１記載のデジタル回路において、 前記第１のクロックは、信号出力のためのクロックであ
   り、 前記第２のクロックは、演算処理のためのクロックであ
   ることを特徴とするデジタル回路。
3. 【請求項３】 請求項１記載のデジタル回路において、 前記第１の動作部は、 前記原クロックをデータ入力とし、前記第２のクロック
   をクロック入力とするフリップフロップを有することを
   特徴とするデジタル回路。
4. 【請求項４】 請求項１記載のデジタル回路において、 前記第２の動作部は、 前記第１の動作部から出力された信号をデータ入力と
   し、前記第１のクロックをクロック入力とするフリップ
   フロップを有することを特徴とするデジタル回路。
5. 【請求項５】 請求項１記載のデジタル回路において、 前記第２のクロックの周波数は、前記原クロックの周波
   数の２倍よりも高いことを特徴とするデジタル回路。
6. 【請求項６】 請求項１記載のデジタル回路と、 前記第２のクロックに従って、演算処理を行うＤＳＰと
   を備えたことを特徴とするＬＳＩ。
7. 【請求項７】 第１のクロックを基にして、この第１の
   クロックに同期した原クロックを生成する第１のステッ
   プと、 前記原クロックを、第２のクロックに同期させる第２の
   ステップと、 前記第２のステップによって得られた信号を、前記第１
   のクロックに同期させて、新たなクロックとして生成す
   る第３のステップとを備えたことを特徴とするノイズ除
   去方法。
8. 【請求項８】 請求項７記載のノイズ除去方法におい
   て、 前記第１のクロックは、信号出力のためのクロックであ
   り、 前記第２のクロックは、演算処理のためのクロックであ
   ることを特徴とするノイズ除去方法。