JP3566088B2 - ノイズフィルタおよび半導体集積回路 - Google Patents
ノイズフィルタおよび半導体集積回路 Download PDFInfo
- Publication number
- JP3566088B2 JP3566088B2 JP21221398A JP21221398A JP3566088B2 JP 3566088 B2 JP3566088 B2 JP 3566088B2 JP 21221398 A JP21221398 A JP 21221398A JP 21221398 A JP21221398 A JP 21221398A JP 3566088 B2 JP3566088 B2 JP 3566088B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- noise
- delay
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロコンピュータやデジタルシグナルプロセッサやロジックLSI(半導体集積回路装置)等の各種回路に使用される発振回路等によって生成されたクロック信号、あるいはデータ通信等によって外部より入力されるクロック信号の波形の変化時に、トランジスタのスイッチングノイズ等により発生するチャタリングノイズを除去するノイズフィルタおよびそれを搭載した半導体集積回路に関するものである。
【0002】
【従来の技術】
近年のLSI搭載システム(家電製品、オーディオ製品等)の機能・性能の向上は目覚しく、それに伴いLSIの大規模化、高密度化、高速化により半導体集積回路(LSI)への入力信号にトランジスタのスイッチングノイズ等によるチャタリングノイズが発生しやすく、クロック信号あるいは割り込み信号等の入力信号に含まれるノイズを除去するノイズフィルタが必要不可欠となっている。
【0003】
従来のノイズフィルタとしては、ローパスフィルタを使用したものや入力信号を同期信号に同期化する構成のものが採用されている。
図4は入力信号を同期信号に同期化した従来のノイズフィルタ40の回路図を示し、図5はノイズフィルタ40の動作説明のためのタイムチャートを示す。このタイムチャートには、チャタリングノイズが含まれた入力信号Diと同期信号SYNCとDフリップフロップ41から出力される同期化信号A、Dフリップフロップ42から出力される同期化信号Bおよび論理積回路43から出力されるチャタリングノイズが除去された出力信号Doが示されている。
【0004】
このノイズフィルタ40は、同期信号SYNCに同期するDフリップフロップ41,42および論理積回路43とで構成されている。このノイズフィルタ40は、クロック信号などの入力信号DiをDフリップフロップ41を用いて同期信号SYNCにより同期化することで同期化信号Aを生成し、この同期化信号AをDフリップフロップ42を用いて同期信号SYNCにより同期化することで同期化信号Bを生成し、同期化信号Aおよび同期化信号Bを論理積回路43にて論理積をとることにより、同期信号SYNCの周波数以下のノイズ信号を除去した出力信号Doを出力するようにしている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来のノイズフィルタでは、波形の変化時にチャタリングノイズが発生しているクロック信号が入力信号Diとして入力された場合、ノイズが除去された出力信号Doが出力されるが、この出力信号Doは、入力信号Diとは位相、周波数およびデューティが異なり、入力信号Diを内部へ正確に伝達することができない。そのため、発振回路等で生成したクロック信号のノイズを除去するためのノイズフィルタとして用いる場合には、マイクロコンピュータ等が誤動作を引き起こす要因となるものであった。
【0006】
したがって、本発明の目的は、入力信号の位相、周波数およびデューティを全く変えることなく、入力信号からノイズを除去することができるノイズフィルタを提供することである。
また、本発明の他の目的は、入力信号の位相、周波数およびデューティを全く変えることなく正確に、入力信号からノイズを除去して入力信号を使用する内部回路へ伝搬させることができる半導体集積回路を提供することである。
【0007】
【課題を解決するための手段】
請求項1記載のノイズフィルタは、入力信号を遅延して遅延信号として出力する遅延手段と、遅延信号を入力し反転して反転遅延信号として出力する反転手段と、入力信号をリセット入力として入力するとともに遅延信号をセット入力として入力することにより入力信号から入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号を反転して第1のノイズ除去信号として出力する第1のセットリセット手段と、第1のノイズ除去信号をリセット入力として入力するとともに反転遅延信号をセット入力として入力することにより第1のノイズ除去信号から第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号を反転して第2のノイズ除去信号として出力する第2のセットリセット手段とを備えている。
【0008】
この構成によれば、入力信号をリセット入力として第1のセットリセット手段に入力するとともに、遅延信号をセット入力として第1のセットリセット手段に入力することにより、入力信号から入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号を反転して第1のノイズ除去信号として出力し、さらに、第1のノイズ除去信号をリセット入力として第2のセットリセット手段へ入力するとともに、反転遅延信号をセット入力として第2のセットリセット手段へ入力することにより第1のノイズ除去信号から第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号を反転して第2のノイズ除去信号として出力することができる。その結果、同期信号に同期化する従来例とは異なり、入力信号の波形の変わり初めで出力信号の波形が変化し、入力信号の位相、周波数およびデューティを全く変えることなく、入力信号からノイズが除去される。
【0009】
請求項2記載のノイズフィルタは、請求項1記載のノイズフィルタにおいて、遅延手段が遅延量の異なる複数の遅延ユニットからなり、前記複数の遅延ユニットのうちの何れか一つを選択する選択手段を設けたことを特徴とする。
この構成によれば、ノイズフィルタへの入力信号のチャタリングノイズを除去する時間を状況に応じて設定、変更することができる。
【0010】
請求項3記載の半導体集積回路は、入力信号を遅延して遅延信号として出力する遅延手段と、遅延信号を入力し反転して反転遅延信号として出力する反転手段と、入力信号をリセット入力として入力するとともに遅延信号をセット入力として入力することにより入力信号から入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号を反転して第1のノイズ除去信号として出力する第1のセットリセット手段と、第1のノイズ除去信号をリセット入力として入力するとともに反転遅延信号をセット入力として入力することにより第1のノイズ除去信号から第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号を反転して第2のノイズ除去信号として出力する第2のセットリセット手段とを備えたノイズフィルタを搭載し、システムの動作クロック信号をノイズフィルタへの入力信号とすることで、システムの動作クロック信号のチャタリングノイズを除去するようにしたことを特徴とする。
【0011】
この構成によれば、入力信号であるシステムの動作クロック信号をリセット入力として第1のセットリセット手段に入力するとともに、遅延信号をセット入力として第1のセットリセット手段に入力することにより、システムの動作クロック信号からその立ち上がりエッジに起因するチャタリングノイズを除去した状態でシステムの動作クロック信号を反転して第1のノイズ除去信号として出力し、さらに、第1のノイズ除去信号をリセット入力として第2のセットリセット手段へ入力するとともに、反転遅延信号をセット入力として第2のセットリセット手段へ入力することにより第1のノイズ除去信号から第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号を反転して第2のノイズ除去信号として出力することができる。その結果、同期信号に同期化する従来例とは異なり、入力信号であるシステムの動作クロッ信号の波形の変わり初めで出力信号の波形が変化し、入力信号の位相、周波数およびデューティを全く変えることなく、システムの動作クロック信号からノイズが除去されることになる。したがって、システムの動作クロック信号に含まれるチャタリングノイズを除去しつつ、システムの動作クロック信号の位相、周波数およびデューティを正確に半導体集積回路の内部回路へ伝搬させることができる。
【0012】
請求項4記載の半導体集積回路は、入力信号を遅延して遅延信号として出力する遅延手段と、遅延信号を入力し反転して反転遅延信号として出力する反転手段と、入力信号をリセット入力として入力するとともに遅延信号をセット入力として入力することにより入力信号から入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号を反転して第1のノイズ除去信号として出力する第1のセットリセット手段と、第1のノイズ除去信号をリセット入力として入力するとともに反転遅延信号をセット入力として入力することにより第1のノイズ除去信号から第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号を反転して第2のノイズ除去信号として出力する第2のセットリセット手段とを備えたノイズフィルタを搭載し、システムの割り込み要求信号をノイズフィルタへの入力信号とすることで、システムの割り込み要求信号のチャタリングノイズを除去するようにしたことを特徴とする。
【0013】
この構成によれば、入力信号であるシステムの割り込み要求信号をリセット入力として第1のセットリセット手段に入力するとともに、遅延信号をセット入力として第1のセットリセット手段に入力することにより、システムの割り込み要求信号からその立ち上がりエッジに起因するチャタリングノイズを除去した状態でシステムの割り込み要求信号を反転して第1のノイズ除去信号として出力し、さらに、第1のノイズ除去信号をリセット入力として第2のセットリセット手段へ入力するとともに、反転遅延信号をセット入力として第2のセットリセット手段へ入力することにより第1のノイズ除去信号から第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号を反転して第2のノイズ除去信号として出力することができる。その結果、同期信号に同期化する従来例とは異なり、入力信号であるシステムの動作クロッ信号の波形の変わり初めで出力信号の波形が変化し、入力信号の位相、周波数およびデューティを全く変えることなく、システムの割り込み要求信号からノイズが除去されることになる。したがって、システムの割り込み要求信号に含まれるチャタリングノイズを除去しつつ、システムの割り込み要求信号の位相、周波数およびデューティを正確に半導体集積回路の内部回路へ伝搬させることができる。
【0014】
請求項5記載の半導体集積回路は、請求項3または4記載の半導体集積回路において、遅延手段が遅延量の異なる複数の遅延ユニットからなり、前記複数の遅延ユニットのうちの何れか一つを選択する選択手段を設けたことを特徴とする。この構成によれば、ノイズフィルタへの入力信号のチャタリングノイズを除去する時間を状況に応じて設定、変更することができる。
【0015】
なお、上記におけるシステムというのは、半導体集積回路が使用されている製品(家電製品、オーディオ製品等)を総称した表現である。
【0016】
【発明の実施の形態】
以下、本発明を具体化したノイズフィルタの第1の実施の形態を図1および図2に従って説明する。図1は本発明によるノイズフィルタの第1の実施の形態を示す回路図であり、図2はノイズフィルタの動作を示すタイムチャートである。図1に示すように、入力信号Diが加えられて出力信号Doを生成するノイズフィルタ10は、遅延回路11とRSフリップフロップ(RSラッチ)12と反転回路13とRSフリップフロップ(RSラッチ)14とからなる。
【0017】
遅延回路11は、入力信号Diを遅延して遅延信号SG1として出力する遅延手段として機能する。RSフリップフロップ12は、入力信号Diをリセット入力(R)として入力するとともに遅延信号SG1をセット入力(S)として入力することにより入力信号Diから入力信号Diの立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号Diを反転して第1のノイズ除去信号SG2として出力する第1のセットリセット手段として機能する。
【0018】
インバータ13は、遅延信号SG1を入力し反転して反転遅延信号SG3として出力する反転手段として機能する。RSフリップフロップ14は、第1のノイズ除去信号SG2をリセット入力(R)として入力するとともに反転遅延信号SG3をセット入力(S)として入力することにより第1のノイズ除去信号SG2から第1のノイズ除去信号SG2の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号SG2を反転して第2のノイズ除去信号SG4として出力する第2のセットリセット手段として機能する。
【0019】
このノイズフィルタでは、遅延回路11とRSフリップフロップ12のリセット端子(R端子)には、例えば半導体集積回路内に構築されるマイクロコンピュータあるいはデジタルシグナルプロセッサ等で用いられるシステムの動作クロック信号あるいはシステムの割り込み要求信号が入力信号Diとして入力されている。遅延回路11からは、入力信号Diを所定時間遅延した遅延信号SG1が出力される。
【0020】
RSフリップフロップ12のセット端子(S端子)とインバータ13の入力端子には、入力信号Diを遅延回路11を通して遅延した遅延信号SG1が入力されている。その結果、RSフリップフロップ12からは第1のノイズ除去信号SG2が出力され、インバータ13からは遅延信号SG1を反転した反転遅延信号SG3が出力される。
【0021】
RSフリップフロップ14のリセット端子(R端子)には、RSフリップフロップ12から出力される第1のノイズ除去信号SG2が入力され、セット端子(S端子)には、遅延信号SG1がインバータ13により反転された反転遅延信号SG3が入力される。その結果、RSフリップフロップ14からは、第2のノイズ除去信号SG4が出力され、この第2のノイズ除去信号SG4がノイズフィルタ10の出力信号Doとなる。
【0022】
つぎに、上記第1の実施の形態のノイズフィルタ10の動作を図1および図2を参照しながら説明する。図2には、入力信号Diと遅延信号SG1と第1のノイズ除去信号SG2と反転遅延信号SG3とノイズフィルタ10の出力信号Doつまり第2のノイズ除去信号SG4が示されている。まず、図2に示すようなノイズの乗った入力信号(システムの動作クロック信号あるいは割り込み要求信号等)Diが入力波形としてノイズフィルタ10に入力されたときについて考える。
【0023】
図2において、入力信号DiがL(ロー)レベル→H(ハイ)レベルに変化した時にチャタリングノイズN1が発生した場合について考える。RSフリップフロップ12のR端子に入力された入力信号Diの最初のHレベル入力でRSフリップフロップ12がリセットされ、RSフリップフロップ12が第1のノイズ除去信号SG2としてLレベルの出力を発生する。
【0024】
また、入力信号Diが遅延回路11に入力されると遅延が起こり、入力信号Diを所定時間遅延した遅延信号SG1が遅延回路11から出力される。RSフリップフロップ12のS端子には遅延回路11より出力された遅延信号SG1が入力されており、RSフリップフロップ12のR端子にノイズ信号が入力されている間、RSフリップフロップ12のS端子にはLレベルが入力されるため、RSフリップフロップ12から出力される第1のノイズ除去信号SG2はLレベル出力である。
【0025】
つぎに、入力信号DiがHレベル→Lレベルに信号が変化した時にチャタリングノイズN2が発生した場合について考える。RSフリップフロップ12のS端子には遅延回路11より出力された遅延信号SG1が入力されており、RSフリップフロップ12のR端子にチャタリングノイズN2が入力されている間RSフリップフロップ12のS端子にはHレベルが入力されているため、RSフリップフロップ12から出力される第1のノイズ除去信号SG2としては、入力信号DiのチャタリングノイズN2が反転されて出力される。これにより、入力信号DiのLレベル→Hレベルに信号が変化するときのチャタリングノイズN1は除去され、RSフリップフロップ12から出力される第1のノイズ除去信号SG2としてはLレベル→Hレベルに信号が変化する時のチャタリングノイズのみが残ることになる。
【0026】
つぎに、RSフリップフロップ14のS端子には、遅延信号SG1をインバータ13により反転した反転遅延信号SG3が入力されており、RSフリップフロップ12と同様に、RSフリップフロップ12から出力される第1のノイズ除去信号SG2がLレベル→Hレベルに信号が変化するときのチャタリングノイズが除去される。この結果、ノイズフィルタ10の入力信号Diに発生するチャタリングノイズはすべて除去され、図2に示すような出力信号Doが得られる。また、入力信号Diの波形の変わり初めで出力信号の波形が変化するため、入力信号Diの位相、周波数およびデューティが正確に出力信号Doへ伝達される。
【0027】
この実施の形態のノイズフィルタによれば、入力信号DiをR入力としてRSフリップフロップ12に入力するとともに、遅延信号SG1をS入力としてRSフリップフロップ12に入力することにより、入力信号Diから入力信号Diの立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号Diを反転して第1のノイズ除去信号SG2として出力し、さらに、第1のノイズ除去信号SG2をR入力としてRSフリップフロップ14へ入力するとともに、反転遅延信号SG3をS入力としてRSフリップフロップ14へ入力することにより第1のノイズ除去信号SG2から第1のノイズ除去信号SG2の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第1のノイズ除去信号SG2を反転して第2のノイズ除去信号SG4として出力することができる。その結果、同期信号に同期化する従来例とは異なり、入力信号Diの波形の変わり初めで出力信号の波形が変化するため、入力信号Diの位相、周波数およびデューティを全く変えることなく、入力信号Diからチャタリングノイズを除去することができる。
【0028】
また、このノイズフィルタ10を組み込んだ半導体集積回路において、システムの動作クロック信号あるいは割り込み要求信号のチャタリングノイズをノイズフリップフロップ10で除去するように構成すれば、システムの動作クロック信号あるいは割り込み要求信号の位相、周波数およびデューティを正確に内部回路(マイクロコンピュータ、デジタルシグナルプロセッサ、ロジック回路等)へ伝搬させることができ、それらの回路の誤動作を防止することができる。
【0029】
本発明の第2の実施の形態のノイズフィルタについて、図3を参照しながら説明する。図3に示すように、このノイズフィルタ30は、遅延回路31が遅延量の異なる複数の遅延ユニット31A,31B,31Cからなり、複数の遅延ユニット31A,31B,31Cのうちの何れか一つを選択する選択回路32を設けている。その他の構成は、図1の実施の形態と同様である。
【0030】
この実施の形態によれば、マイクロコンピュータ等によって生成した制御信号CRで選択回路32を制御して遅延回路31の複数の遅延ユニット31A,31B,31Cのうちの何れか一つを選択することにより、ノイズフィルタ30に入力されるクロック信号のチャタリングノイズを除去する時間を状況に応じて設定、変更することができる。その結果、入力信号に周波数に左右されずにノイズ除去を実現でき、あらゆるシステムへ適用が可能となる。
【0031】
【発明の効果】
請求項1記載のノイズフィルタによれば、入力信号の波形の変わり初めで出力信号の波形を変化させることができ、入力信号の位相、周波数およびデューティを全く変えることなく入力信号に発生するチャタリングノイズを除去することができる。その結果、入力信号を使用する回路の誤動作を防止できる。
【0032】
また、請求項2記載のノイズフィルタによれば、入力信号のチャタリングノイズを除去する時間を状況に応じて設定、変更することができるので、入力信号に周波数に左右されずにノイズ除去を実現でき、あらゆるシステムへ適用が可能となる。
また、請求項3記載の半導体集積回路によれば、入力されるシステムの動作クロック信号に発生するチャタリングノイズを動作クロック信号の位相、周波数およびデューティを全く変えることなく除去し内部へ伝搬させることができる。その結果、動作クロック信号を使用する回路の誤動作を防止できる。
【0033】
また、請求項4記載の半導体集積回路によれば、入力されるシステムの割り込み要求信号に発生するチャタリングノイズを動作クロック信号の位相、周波数およびデューティを全く変えることなく除去し内部へ伝搬させることができる。その結果、割り込み要求信号を使用する回路の誤動作を防止できる。
また、請求項5記載の半導体集積回路によれば、入力信号のチャタリングノイズを除去する時間を状況に応じて設定、変更することができるので、入力信号に周波数に左右されずにノイズ除去を実現でき、あらゆるシステムへ適用が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のノイズフィルタの構成を示す回路図である。
【図2】本発明の第1の実施の形態のノイズフィルタの動作を示すタイミングチャートである。
【図3】本発明の第2の実施の形態のノイズフィルタの構成を示す回路図である。
【図4】従来のノイズフィルタの構成を示す回路図である。
【図5】従来のノイズフィルタの動作を示すタイミングチャートである。
【符号の説明】
11 遅延回路(遅延手段)
12 RSフリップフロップ(第1のセットリセット手段)
13 インバータ(反転手段)
14 RSフリップフロップ(第2のセットリセット手段)
31 遅延回路(遅延手段)
32 選択回路(選択手段)
Claims (5)
- 入力信号を遅延して遅延信号として出力する遅延手段と、前記遅延信号を入力し反転して反転遅延信号として出力する反転手段と、前記入力信号をリセット入力として入力するとともに前記遅延信号をセット入力として入力することにより前記入力信号から前記入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で前記入力信号を反転して第1のノイズ除去信号として出力する第1のセットリセット手段と、前記第1のノイズ除去信号をリセット入力として入力するとともに前記反転遅延信号をセット入力として入力することにより前記第1のノイズ除去信号から前記第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で前記第1のノイズ除去信号を反転して第2のノイズ除去信号として出力する第2のセットリセット手段とを備えたノイズフィルタ。
- 遅延手段が遅延量の異なる複数の遅延ユニットからなり、前記複数の遅延ユニットのうちの何れか一つを選択する選択手段を設けたことを特徴とする請求項1記載のノイズフィルタ。
- 入力信号を遅延して遅延信号として出力する遅延手段と、前記遅延信号を入力し反転して反転遅延信号として出力する反転手段と、前記入力信号をリセット入力として入力するとともに前記遅延信号をセット入力として入力することにより前記入力信号から前記入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で前記入力信号を反転して第1のノイズ除去信号として出力する第1のセットリセット手段と、前記第1のノイズ除去信号をリセット入力として入力するとともに前記反転遅延信号をセット入力として入力することにより前記第1のノイズ除去信号から前記第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で前記第1のノイズ除去信号を反転して第2のノイズ除去信号として出力する第2のセットリセット手段とを備えたノイズフィルタを搭載し、システムの動作クロック信号を前記ノイズフィルタへの入力信号とすることで、前記システムの動作クロック信号のチャタリングノイズを除去するようにしたことを特徴とする半導体集積回路。
- 入力信号を遅延して遅延信号として出力する遅延手段と、前記遅延信号を入力し反転して反転遅延信号として出力する反転手段と、前記入力信号をリセット入力として入力するとともに前記遅延信号をセット入力として入力することにより前記入力信号から前記入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で前記入力信号を反転して第1のノイズ除去信号として出力する第1のセットリセット手段と、前記第1のノイズ除去信号をリセット入力として入力するとともに前記反転遅延信号をセット入力として入力することにより前記第1のノイズ除去信号から前記第1のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で前記第1のノイズ除去信号を反転して第2のノイズ除去信号として出力する第2のセットリセット手段とを備えたノイズフィルタを搭載し、システムの割り込み要求信号を前記ノイズフィルタへの入力信号とすることで、前記システムの割り込み要求信号のチャタリングノイズを除去するようにしたことを特徴とする半導体集積回路。
- 遅延手段が遅延量の異なる複数の遅延ユニットからなり、前記複数の遅延ユニットのうちの何れか一つを選択する選択手段を設けたことを特徴とする請求項3または4記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21221398A JP3566088B2 (ja) | 1998-07-28 | 1998-07-28 | ノイズフィルタおよび半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21221398A JP3566088B2 (ja) | 1998-07-28 | 1998-07-28 | ノイズフィルタおよび半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049577A JP2000049577A (ja) | 2000-02-18 |
JP3566088B2 true JP3566088B2 (ja) | 2004-09-15 |
Family
ID=16618817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21221398A Expired - Fee Related JP3566088B2 (ja) | 1998-07-28 | 1998-07-28 | ノイズフィルタおよび半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3566088B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245977A (ja) * | 2005-03-03 | 2006-09-14 | Fuji Xerox Co Ltd | パルス信号再生装置 |
CN109743040A (zh) * | 2019-01-03 | 2019-05-10 | 上海科世达-华阳汽车电器有限公司 | 一种rs触发器以及控制器 |
-
1998
- 1998-07-28 JP JP21221398A patent/JP3566088B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000049577A (ja) | 2000-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5706484A (en) | Method for eliminating transition direction sensitive timing skews in a source synchronous design | |
JPH02288533A (ja) | クロック信号と非同期のデータ信号に関連する準安定事象を除去する回路 | |
US5128970A (en) | Non-return to zero synchronizer | |
JP2914267B2 (ja) | 集積回路のデータ転送方法およびその装置 | |
US20020174374A1 (en) | High speed phase selector | |
KR20080101495A (ko) | 클럭 스위칭 회로 | |
US7793021B2 (en) | Method for synchronizing a transmission of information and a device having synchronizing capabilities | |
JP3566088B2 (ja) | ノイズフィルタおよび半導体集積回路 | |
JPH09167134A (ja) | データ同期システム | |
US6075398A (en) | Tunable digital oscillator circuit and method for producing clock signals of different frequencies | |
JP2624142B2 (ja) | スキャンテスト用クロック発生回路 | |
JPH05327435A (ja) | 半導体集積回路装置 | |
JP5026120B2 (ja) | クロックリカバリ回路 | |
JP3562321B2 (ja) | クロック信号切り換え装置 | |
JP3121397B2 (ja) | 同期タイミング生成回路 | |
JP2776642B2 (ja) | チャタリング除去回路 | |
JP2006121247A (ja) | 信号伝送システム及びそれに用いる信号波形変換回路並びに信号波形復元回路 | |
JP2776157B2 (ja) | 発振回路 | |
JPH09139730A (ja) | エラステックストア | |
JPH11214965A (ja) | 半導体装置 | |
KR100437833B1 (ko) | 클럭신호 스위치 회로 | |
JPH09130235A (ja) | ディジタルpll回路 | |
JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 | |
JP2004185297A (ja) | 同期式回路およびインタフェース回路 | |
JPS6411980B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |