JP2000049577A - ノイズフィルタおよび半導体集積回路 - Google Patents

ノイズフィルタおよび半導体集積回路

Info

Publication number
JP2000049577A
JP2000049577A JP10212213A JP21221398A JP2000049577A JP 2000049577 A JP2000049577 A JP 2000049577A JP 10212213 A JP10212213 A JP 10212213A JP 21221398 A JP21221398 A JP 21221398A JP 2000049577 A JP2000049577 A JP 2000049577A
Authority
JP
Japan
Prior art keywords
signal
noise
input
delay
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10212213A
Other languages
English (en)
Other versions
JP3566088B2 (ja
Inventor
Yoshihiro Tamura
佳洋 田村
Toshimichi Matsuzaki
敏道 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21221398A priority Critical patent/JP3566088B2/ja
Publication of JP2000049577A publication Critical patent/JP2000049577A/ja
Application granted granted Critical
Publication of JP3566088B2 publication Critical patent/JP3566088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 入力されるクロック信号に発生するチャタリ
ングノイズをクロック信号の位相、周波数及びデューテ
ィを変えることなく除去する。 【解決手段】 入力信号Diを遅延させる遅延回路11
と、遅延回路11による遅延信号SG1を反転させる反
転回路13を設け、クロック信号Diと遅延信号SG1
が入力されるRSフリップフロップ12を設け、RSフ
リップフロップ12から出力される第1のノイズ除去信
号SG2と反転回路13から出力される反転遅延信号S
G3が入力されるRSフリップフロップ14を設け、R
Sフリップフロップ14の出力信号をノイズフィルタの
出力信号Doとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータやデジタルシグナルプロセッサやロジックLSI
(半導体集積回路装置)等の各種回路に使用される発振
回路等によって生成されたクロック信号、あるいはデー
タ通信等によって外部より入力されるクロック信号の波
形の変化時に、トランジスタのスイッチングノイズ等に
より発生するチャタリングノイズを除去するノイズフィ
ルタおよびそれを搭載した半導体集積回路に関するもの
である。
【0002】
【従来の技術】近年のLSI搭載システム(家電製品、
オーディオ製品等)の機能・性能の向上は目覚しく、そ
れに伴いLSIの大規模化、高密度化、高速化により半
導体集積回路(LSI)への入力信号にトランジスタの
スイッチングノイズ等によるチャタリングノイズが発生
しやすく、クロック信号あるいは割り込み信号等の入力
信号に含まれるノイズを除去するノイズフィルタが必要
不可欠となっている。
【0003】従来のノイズフィルタとしては、ローパス
フィルタを使用したものや入力信号を同期信号に同期化
する構成のものが採用されている。図4は入力信号を同
期信号に同期化した従来のノイズフィルタ40の回路図
を示し、図5はノイズフィルタ40の動作説明のための
タイムチャートを示す。このタイムチャートには、チャ
タリングノイズが含まれた入力信号Diと同期信号SY
NCとDフリップフロップ41から出力される同期化信
号A、Dフリップフロップ42から出力される同期化信
号Bおよび論理積回路43から出力されるチャタリング
ノイズが除去された出力信号Doが示されている。
【0004】このノイズフィルタ40は、同期信号SY
NCに同期するDフリップフロップ41,42および論
理積回路43とで構成されている。このノイズフィルタ
40は、クロック信号などの入力信号DiをDフリップ
フロップ41を用いて同期信号SYNCにより同期化す
ることで同期化信号Aを生成し、この同期化信号AをD
フリップフロップ42を用いて同期信号SYNCにより
同期化することで同期化信号Bを生成し、同期化信号A
および同期化信号Bを論理積回路43にて論理積をとる
ことにより、同期信号SYNCの周波数以下のノイズ信
号を除去した出力信号Doを出力するようにしている。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来のノイズフィルタでは、波形の変化時にチャタリング
ノイズが発生しているクロック信号が入力信号Diとし
て入力された場合、ノイズが除去された出力信号Doが
出力されるが、この出力信号Doは、入力信号Diとは
位相、周波数およびデューティが異なり、入力信号Di
を内部へ正確に伝達することができない。そのため、発
振回路等で生成したクロック信号のノイズを除去するた
めのノイズフィルタとして用いる場合には、マイクロコ
ンピュータ等が誤動作を引き起こす要因となるものであ
った。
【0006】したがって、本発明の目的は、入力信号の
位相、周波数およびデューティを変えることなく、入力
信号からノイズを除去することができるノイズフィルタ
を提供することである。また、本発明の他の目的は、入
力信号の位相、周波数およびデューティを変えることな
く正確に、入力信号からノイズを除去して入力信号を使
用する内部回路へ伝搬させることができる半導体集積回
路を提供することである。
【0007】
【課題を解決するための手段】請求項1記載のノイズフ
ィルタは、入力信号を遅延して遅延信号として出力する
遅延手段と、遅延信号を入力し反転して反転遅延信号と
して出力する反転手段と、入力信号をリセット入力とし
て入力するとともに遅延信号をセット入力として入力す
ることにより入力信号から入力信号の立ち上がりエッジ
に起因するチャタリングノイズを除去した状態で入力信
号を反転して第1のノイズ除去信号として出力する第1
のセットリセット手段と、第1のノイズ除去信号をリセ
ット入力として入力するとともに反転遅延信号をセット
入力として入力することにより第1のノイズ除去信号か
ら第1のノイズ除去信号の立ち上がりエッジに起因する
チャタリングノイズを除去した状態で第1のノイズ除去
信号を反転して第2のノイズ除去信号として出力する第
2のセットリセット手段とを備えている。
【0008】この構成によれば、入力信号をリセット入
力として第1のセットリセット手段に入力するととも
に、遅延信号をセット入力として第1のセットリセット
手段に入力することにより、入力信号から入力信号の立
ち上がりエッジに起因するチャタリングノイズを除去し
た状態で入力信号を反転して第1のノイズ除去信号とし
て出力し、さらに、第1のノイズ除去信号をリセット入
力として第2のセットリセット手段へ入力するととも
に、反転遅延信号をセット入力として第2のセットリセ
ット手段へ入力することにより第1のノイズ除去信号か
ら第1のノイズ除去信号の立ち上がりエッジに起因する
チャタリングノイズを除去した状態で第1のノイズ除去
信号を反転して第2のノイズ除去信号として出力するこ
とができる。その結果、同期信号に同期化する従来例と
は異なり、入力信号の波形の変わり初めで出力信号の波
形が変化し、入力信号の位相、周波数およびデューティ
を変えることなく、入力信号からノイズが除去される。
【0009】請求項2記載のノイズフィルタは、請求項
1記載のノイズフィルタにおいて、遅延手段が遅延量の
異なる複数の遅延ユニットからなり、前記複数の遅延ユ
ニットのうちの何れか一つを選択する選択手段を設けた
ことを特徴とする。この構成によれば、ノイズフィルタ
への入力信号のチャタリングノイズを除去する時間を状
況に応じて設定、変更することができる。
【0010】請求項3記載の半導体集積回路は、入力信
号を遅延して遅延信号として出力する遅延手段と、遅延
信号を入力し反転して反転遅延信号として出力する反転
手段と、入力信号をリセット入力として入力するととも
に遅延信号をセット入力として入力することにより入力
信号から入力信号の立ち上がりエッジに起因するチャタ
リングノイズを除去した状態で入力信号を反転して第1
のノイズ除去信号として出力する第1のセットリセット
手段と、第1のノイズ除去信号をリセット入力として入
力するとともに反転遅延信号をセット入力として入力す
ることにより第1のノイズ除去信号から第1のノイズ除
去信号の立ち上がりエッジに起因するチャタリングノイ
ズを除去した状態で第1のノイズ除去信号を反転して第
2のノイズ除去信号として出力する第2のセットリセッ
ト手段とを備えたノイズフィルタを搭載し、システムの
動作クロック信号をノイズフィルタへの入力信号とする
ことで、システムの動作クロック信号のチャタリングノ
イズを除去するようにしたことを特徴とする。
【0011】この構成によれば、入力信号であるシステ
ムの動作クロック信号をリセット入力として第1のセッ
トリセット手段に入力するとともに、遅延信号をセット
入力として第1のセットリセット手段に入力することに
より、システムの動作クロック信号からその立ち上がり
エッジに起因するチャタリングノイズを除去した状態で
システムの動作クロック信号を反転して第1のノイズ除
去信号として出力し、さらに、第1のノイズ除去信号を
リセット入力として第2のセットリセット手段へ入力す
るとともに、反転遅延信号をセット入力として第2のセ
ットリセット手段へ入力することにより第1のノイズ除
去信号から第1のノイズ除去信号の立ち上がりエッジに
起因するチャタリングノイズを除去した状態で第1のノ
イズ除去信号を反転して第2のノイズ除去信号として出
力することができる。その結果、同期信号に同期化する
従来例とは異なり、入力信号であるシステムの動作クロ
ッ信号の波形の変わり初めで出力信号の波形が変化し、
入力信号の位相、周波数およびデューティを変えること
なく、システムの動作クロック信号からノイズが除去さ
れることになる。したがって、システムの動作クロック
信号に含まれるチャタリングノイズを除去しつつ、シス
テムの動作クロック信号の位相、周波数およびデューテ
ィを正確に半導体集積回路の内部回路へ伝搬させること
ができる。
【0012】請求項4記載の半導体集積回路は、入力信
号を遅延して遅延信号として出力する遅延手段と、遅延
信号を入力し反転して反転遅延信号として出力する反転
手段と、入力信号をリセット入力として入力するととも
に遅延信号をセット入力として入力することにより入力
信号から入力信号の立ち上がりエッジに起因するチャタ
リングノイズを除去した状態で入力信号を反転して第1
のノイズ除去信号として出力する第1のセットリセット
手段と、第1のノイズ除去信号をリセット入力として入
力するとともに反転遅延信号をセット入力として入力す
ることにより第1のノイズ除去信号から第1のノイズ除
去信号の立ち上がりエッジに起因するチャタリングノイ
ズを除去した状態で第1のノイズ除去信号を反転して第
2のノイズ除去信号として出力する第2のセットリセッ
ト手段とを備えたノイズフィルタを搭載し、システムの
割り込み要求信号をノイズフィルタへの入力信号とする
ことで、システムの割り込み要求信号のチャタリングノ
イズを除去するようにしたことを特徴とする。
【0013】この構成によれば、入力信号であるシステ
ムの割り込み要求信号をリセット入力として第1のセッ
トリセット手段に入力するとともに、遅延信号をセット
入力として第1のセットリセット手段に入力することに
より、システムの割り込み要求信号からその立ち上がり
エッジに起因するチャタリングノイズを除去した状態で
システムの割り込み要求信号を反転して第1のノイズ除
去信号として出力し、さらに、第1のノイズ除去信号を
リセット入力として第2のセットリセット手段へ入力す
るとともに、反転遅延信号をセット入力として第2のセ
ットリセット手段へ入力することにより第1のノイズ除
去信号から第1のノイズ除去信号の立ち上がりエッジに
起因するチャタリングノイズを除去した状態で第1のノ
イズ除去信号を反転して第2のノイズ除去信号として出
力することができる。その結果、同期信号に同期化する
従来例とは異なり、入力信号であるシステムの動作クロ
ッ信号の波形の変わり初めで出力信号の波形が変化し、
入力信号の位相、周波数およびデューティを変えること
なく、システムの割り込み要求信号からノイズが除去さ
れることになる。したがって、システムの割り込み要求
信号に含まれるチャタリングノイズを除去しつつ、シス
テムの割り込み要求信号の位相、周波数およびデューテ
ィを正確に半導体集積回路の内部回路へ伝搬させること
ができる。
【0014】請求項5記載の半導体集積回路は、請求項
3または4記載の半導体集積回路において、遅延手段が
遅延量の異なる複数の遅延ユニットからなり、前記複数
の遅延ユニットのうちの何れか一つを選択する選択手段
を設けたことを特徴とする。この構成によれば、ノイズ
フィルタへの入力信号のチャタリングノイズを除去する
時間を状況に応じて設定、変更することができる。
【0015】なお、上記におけるシステムというのは、
半導体集積回路が使用されている製品(家電製品、オー
ディオ製品等)を総称した表現である。
【0016】
【発明の実施の形態】以下、本発明を具体化したノイズ
フィルタの第1の実施の形態を図1および図2に従って
説明する。図1は本発明によるノイズフィルタの第1の
実施の形態を示す回路図であり、図2はノイズフィルタ
の動作を示すタイムチャートである。図1に示すよう
に、入力信号Diが加えられて出力信号Doを生成する
ノイズフィルタ10は、遅延回路11とRSフリップフ
ロップ(RSラッチ)12と反転回路13とRSフリッ
プフロップ(RSラッチ)14とからなる。
【0017】遅延回路11は、入力信号Diを遅延して
遅延信号SG1として出力する遅延手段として機能す
る。RSフリップフロップ12は、入力信号Diをリセ
ット入力(R)として入力するとともに遅延信号SG1
をセット入力(S)として入力することにより入力信号
Diから入力信号Diの立ち上がりエッジに起因するチ
ャタリングノイズを除去した状態で入力信号Diを反転
して第1のノイズ除去信号SG2として出力する第1の
セットリセット手段として機能する。
【0018】インバータ13は、遅延信号SG1を入力
し反転して反転遅延信号SG3として出力する反転手段
として機能する。RSフリップフロップ14は、第1の
ノイズ除去信号SG2をリセット入力(R)として入力
するとともに反転遅延信号SG3をセット入力(S)と
して入力することにより第1のノイズ除去信号SG2か
ら第1のノイズ除去信号SG2の立ち上がりエッジに起
因するチャタリングノイズを除去した状態で第1のノイ
ズ除去信号SG2を反転して第2のノイズ除去信号SG
4として出力する第2のセットリセット手段として機能
する。
【0019】このノイズフィルタでは、遅延回路11と
RSフリップフロップ12のリセット端子(R端子)に
は、例えば半導体集積回路内に構築されるマイクロコン
ピュータあるいはデジタルシグナルプロセッサ等で用い
られるシステムの動作クロック信号あるいはシステムの
割り込み要求信号が入力信号Diとして入力されてい
る。遅延回路11からは、入力信号Diを所定時間遅延
した遅延信号SG1が出力される。
【0020】RSフリップフロップ12のセット端子
(S端子)とインバータ13の入力端子には、入力信号
Diを遅延回路11を通して遅延した遅延信号SG1が
入力されている。その結果、RSフリップフロップ12
からは第1のノイズ除去信号SG2が出力され、インバ
ータ13からは遅延信号SG1を反転した反転遅延信号
SG3が出力される。
【0021】RSフリップフロップ14のリセット端子
(R端子)には、RSフリップフロップ12から出力さ
れる第1のノイズ除去信号SG2が入力され、セット端
子(S端子)には、遅延信号SG1がインバータ13に
より反転された反転遅延信号SG3が入力される。その
結果、RSフリップフロップ14からは、第2のノイズ
除去信号SG4が出力され、この第2のノイズ除去信号
SG4がノイズフィルタ10の出力信号Doとなる。
【0022】つぎに、上記第1の実施の形態のノイズフ
ィルタ10の動作を図1および図2を参照しながら説明
する。図2には、入力信号Diと遅延信号SG1と第1
のノイズ除去信号SG2と反転遅延信号SG3とノイズ
フィルタ10の出力信号Doつまり第2のノイズ除去信
号SG4が示されている。まず、図2に示すようなノイ
ズの乗った入力信号(システムの動作クロック信号ある
いは割り込み要求信号等)Diが入力波形としてノイズ
フィルタ10に入力されたときについて考える。
【0023】図2において、入力信号DiがL(ロー)
レベル→H(ハイ)レベルに変化した時にチャタリング
ノイズN1が発生した場合について考える。RSフリッ
プフロップ12のR端子に入力された入力信号Diの最
初のHレベル入力でRSフリップフロップ12がリセッ
トされ、RSフリップフロップ12が第1のノイズ除去
信号SG2としてLレベルの出力を発生する。
【0024】また、入力信号Diが遅延回路11に入力
されると遅延が起こり、入力信号Diを所定時間遅延し
た遅延信号SG1が遅延回路11から出力される。RS
フリップフロップ12のS端子には遅延回路11より出
力された遅延信号SG1が入力されており、RSフリッ
プフロップ12のR端子にノイズ信号が入力されている
間、RSフリップフロップ12のS端子にはLレベルが
入力されるため、RSフリップフロップ12から出力さ
れる第1のノイズ除去信号SG2はLレベル出力であ
る。
【0025】つぎに、入力信号DiがHレベル→Lレベ
ルに信号が変化した時にチャタリングノイズN2が発生
した場合について考える。RSフリップフロップ12の
S端子には遅延回路11より出力された遅延信号SG1
が入力されており、RSフリップフロップ12のR端子
にチャタリングノイズN2が入力されている間RSフリ
ップフロップ12のS端子にはHレベルが入力されてい
るため、RSフリップフロップ12から出力される第1
のノイズ除去信号SG2としては、入力信号Diのチャ
タリングノイズN2が反転されて出力される。これによ
り、入力信号DiのLレベル→Hレベルに信号が変化す
るときのチャタリングノイズN1は除去され、RSフリ
ップフロップ12から出力される第1のノイズ除去信号
SG2としてはLレベル→Hレベルに信号が変化する時
のチャタリングノイズのみが残ることになる。
【0026】つぎに、RSフリップフロップ14のS端
子には、遅延信号SG1をインバータ13により反転し
た反転遅延信号SG3が入力されており、RSフリップ
フロップ12と同様に、RSフリップフロップ12から
出力される第1のノイズ除去信号SG2がLレベル→H
レベルに信号が変化するときのチャタリングノイズが除
去される。この結果、ノイズフィルタ10の入力信号D
iに発生するチャタリングノイズはすべて除去され、図
2に示すような出力信号Doが得られる。また、入力信
号Diの波形の変わり初めで出力信号の波形が変化する
ため、入力信号Diの位相、周波数およびデューティが
正確に出力信号Doへ伝達される。
【0027】この実施の形態のノイズフィルタによれ
ば、入力信号DiをR入力としてRSフリップフロップ
12に入力するとともに、遅延信号SG1をS入力とし
てRSフリップフロップ12に入力することにより、入
力信号Diから入力信号Diの立ち上がりエッジに起因
するチャタリングノイズを除去した状態で入力信号Di
を反転して第1のノイズ除去信号SG2として出力し、
さらに、第1のノイズ除去信号SG2をR入力としてR
Sフリップフロップ14へ入力するとともに、反転遅延
信号SG3をS入力としてRSフリップフロップ14へ
入力することにより第1のノイズ除去信号SG2から第
1のノイズ除去信号SG2の立ち上がりエッジに起因す
るチャタリングノイズを除去した状態で第1のノイズ除
去信号SG2を反転して第2のノイズ除去信号SG4と
して出力することができる。その結果、同期信号に同期
化する従来例とは異なり、入力信号Diの波形の変わり
初めで出力信号の波形が変化するため、入力信号Diの
位相、周波数およびデューティを変えることなく、入力
信号Diからチャタリングノイズを除去することができ
る。
【0028】また、このノイズフィルタ10を組み込ん
だ半導体集積回路において、システムの動作クロック信
号あるいは割り込み要求信号のチャタリングノイズをノ
イズフリップフロップ10で除去するように構成すれ
ば、システムの動作クロック信号あるいは割り込み要求
信号の位相、周波数およびデューティを正確に内部回路
(マイクロコンピュータ、デジタルシグナルプロセッ
サ、ロジック回路等)へ伝搬させることができ、それら
の回路の誤動作を防止することができる。
【0029】本発明の第2の実施の形態のノイズフィル
タについて、図3を参照しながら説明する。図3に示す
ように、このノイズフィルタ30は、遅延回路31が遅
延量の異なる複数の遅延ユニット31A,31B,31
Cからなり、複数の遅延ユニット31A,31B,31
Cのうちの何れか一つを選択する選択回路32を設けて
いる。その他の構成は、図1の実施の形態と同様であ
る。
【0030】この実施の形態によれば、マイクロコンピ
ュータ等によって生成した制御信号CRで選択回路32
を制御して遅延回路31の複数の遅延ユニット31A,
31B,31Cのうちの何れか一つを選択することによ
り、ノイズフィルタ30に入力されるクロック信号のチ
ャタリングノイズを除去する時間を状況に応じて設定、
変更することができる。その結果、入力信号に周波数に
左右されずにノイズ除去を実現でき、あらゆるシステム
へ適用が可能となる。
【0031】
【発明の効果】請求項1記載のノイズフィルタによれ
ば、入力信号の波形の変わり初めで出力信号の波形を変
化させることができ、入力信号の位相、周波数およびデ
ューティを変えることなく入力信号に発生するチャタリ
ングノイズを除去することができる。その結果、入力信
号を使用する回路の誤動作を防止できる。
【0032】また、請求項2記載のノイズフィルタによ
れば、入力信号のチャタリングノイズを除去する時間を
状況に応じて設定、変更することができるので、入力信
号に周波数に左右されずにノイズ除去を実現でき、あら
ゆるシステムへ適用が可能となる。また、請求項3記載
の半導体集積回路によれば、入力されるシステムの動作
クロック信号に発生するチャタリングノイズを動作クロ
ック信号の位相、周波数およびデューティを変えること
なく除去し内部へ伝搬させることができる。その結果、
動作クロック信号を使用する回路の誤動作を防止でき
る。
【0033】また、請求項4記載の半導体集積回路によ
れば、入力されるシステムの割り込み要求信号に発生す
るチャタリングノイズを動作クロック信号の位相、周波
数およびデューティを変えることなく除去し内部へ伝搬
させることができる。その結果、割り込み要求信号を使
用する回路の誤動作を防止できる。また、請求項5記載
の半導体集積回路によれば、入力信号のチャタリングノ
イズを除去する時間を状況に応じて設定、変更すること
ができるので、入力信号に周波数に左右されずにノイズ
除去を実現でき、あらゆるシステムへ適用が可能とな
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のノイズフィルタの
構成を示す回路図である。
【図2】本発明の第1の実施の形態のノイズフィルタの
動作を示すタイミングチャートである。
【図3】本発明の第2の実施の形態のノイズフィルタの
構成を示す回路図である。
【図4】従来のノイズフィルタの構成を示す回路図であ
る。
【図5】従来のノイズフィルタの動作を示すタイミング
チャートである。
【符号の説明】
11 遅延回路(遅延手段) 12 RSフリップフロップ(第1のセットリセット
手段) 13 インバータ(反転手段) 14 RSフリップフロップ(第2のセットリセット
手段) 31 遅延回路(遅延手段) 32 選択回路(選択手段)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を遅延して遅延信号として出力
    する遅延手段と、前記遅延信号を入力し反転して反転遅
    延信号として出力する反転手段と、前記入力信号をリセ
    ット入力として入力するとともに前記遅延信号をセット
    入力として入力することにより前記入力信号から前記入
    力信号の立ち上がりエッジに起因するチャタリングノイ
    ズを除去した状態で前記入力信号を反転して第1のノイ
    ズ除去信号として出力する第1のセットリセット手段
    と、前記第1のノイズ除去信号をリセット入力として入
    力するとともに前記反転遅延信号をセット入力として入
    力することにより前記第1のノイズ除去信号から前記第
    1のノイズ除去信号の立ち上がりエッジに起因するチャ
    タリングノイズを除去した状態で前記第1のノイズ除去
    信号を反転して第2のノイズ除去信号として出力する第
    2のセットリセット手段とを備えたノイズフィルタ。
  2. 【請求項2】 遅延手段が遅延量の異なる複数の遅延ユ
    ニットからなり、前記複数の遅延ユニットのうちの何れ
    か一つを選択する選択手段を設けたことを特徴とする請
    求項1記載のノイズフィルタ。
  3. 【請求項3】 入力信号を遅延して遅延信号として出力
    する遅延手段と、前記遅延信号を入力し反転して反転遅
    延信号として出力する反転手段と、前記入力信号をリセ
    ット入力として入力するとともに前記遅延信号をセット
    入力として入力することにより前記入力信号から前記入
    力信号の立ち上がりエッジに起因するチャタリングノイ
    ズを除去した状態で前記入力信号を反転して第1のノイ
    ズ除去信号として出力する第1のセットリセット手段
    と、前記第1のノイズ除去信号をリセット入力として入
    力するとともに前記反転遅延信号をセット入力として入
    力することにより前記第1のノイズ除去信号から前記第
    1のノイズ除去信号の立ち上がりエッジに起因するチャ
    タリングノイズを除去した状態で前記第1のノイズ除去
    信号を反転して第2のノイズ除去信号として出力する第
    2のセットリセット手段とを備えたノイズフィルタを搭
    載し、システムの動作クロック信号を前記ノイズフィル
    タへの入力信号とすることで、前記システムの動作クロ
    ック信号のチャタリングノイズを除去するようにしたこ
    とを特徴とする半導体集積回路。
  4. 【請求項4】 入力信号を遅延して遅延信号として出力
    する遅延手段と、前記遅延信号を入力し反転して反転遅
    延信号として出力する反転手段と、前記入力信号をリセ
    ット入力として入力するとともに前記遅延信号をセット
    入力として入力することにより前記入力信号から前記入
    力信号の立ち上がりエッジに起因するチャタリングノイ
    ズを除去した状態で前記入力信号を反転して第1のノイ
    ズ除去信号として出力する第1のセットリセット手段
    と、前記第1のノイズ除去信号をリセット入力として入
    力するとともに前記反転遅延信号をセット入力として入
    力することにより前記第1のノイズ除去信号から前記第
    1のノイズ除去信号の立ち上がりエッジに起因するチャ
    タリングノイズを除去した状態で前記第1のノイズ除去
    信号を反転して第2のノイズ除去信号として出力する第
    2のセットリセット手段とを備えたノイズフィルタを搭
    載し、システムの割り込み要求信号を前記ノイズフィル
    タへの入力信号とすることで、前記システムの割り込み
    要求信号のチャタリングノイズを除去するようにしたこ
    とを特徴とする半導体集積回路。
  5. 【請求項5】 遅延手段が遅延量の異なる複数の遅延ユ
    ニットからなり、前記複数の遅延ユニットのうちの何れ
    か一つを選択する選択手段を設けたことを特徴とする請
    求項3または4記載の半導体集積回路。
JP21221398A 1998-07-28 1998-07-28 ノイズフィルタおよび半導体集積回路 Expired - Fee Related JP3566088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21221398A JP3566088B2 (ja) 1998-07-28 1998-07-28 ノイズフィルタおよび半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21221398A JP3566088B2 (ja) 1998-07-28 1998-07-28 ノイズフィルタおよび半導体集積回路

Publications (2)

Publication Number Publication Date
JP2000049577A true JP2000049577A (ja) 2000-02-18
JP3566088B2 JP3566088B2 (ja) 2004-09-15

Family

ID=16618817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21221398A Expired - Fee Related JP3566088B2 (ja) 1998-07-28 1998-07-28 ノイズフィルタおよび半導体集積回路

Country Status (1)

Country Link
JP (1) JP3566088B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245977A (ja) * 2005-03-03 2006-09-14 Fuji Xerox Co Ltd パルス信号再生装置
CN109743040A (zh) * 2019-01-03 2019-05-10 上海科世达-华阳汽车电器有限公司 一种rs触发器以及控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245977A (ja) * 2005-03-03 2006-09-14 Fuji Xerox Co Ltd パルス信号再生装置
CN109743040A (zh) * 2019-01-03 2019-05-10 上海科世达-华阳汽车电器有限公司 一种rs触发器以及控制器

Also Published As

Publication number Publication date
JP3566088B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
US7180336B2 (en) Glitch-free clock switching apparatus
JPH10285000A (ja) クロック同期式フリップフロップ回路
JP2002208844A (ja) グリッチ除去回路
US7492205B2 (en) Clock generator
JP2001211057A (ja) データストリームの入力フィルタ段階及び、データストリームをフィルタする方法
JP2000049577A (ja) ノイズフィルタおよび半導体集積回路
JPH0645879A (ja) フリップフロップ
KR100223026B1 (ko) 동기화 회로
JP3842571B2 (ja) フリップフロップ回路
JPH0832420A (ja) ノイズフィルタ装置
JPH05327435A (ja) 半導体集積回路装置
JP2776157B2 (ja) 発振回路
JPH04291609A (ja) クロック切り替え制御装置
JPH09130235A (ja) ディジタルpll回路
JPH1197988A (ja) クロック切換回路
JP2000022507A (ja) クロック信号切り換え装置
JP2004022750A (ja) 半導体装置
JPH10163821A (ja) 初期化回路
JPH11214965A (ja) 半導体装置
JPH05275931A (ja) 可変周波数発振回路
JP2000307393A (ja) 集積回路用入力回路
JPS63282820A (ja) クロック信号切換え方式
JPH07170173A (ja) 可変分周回路
JPH06343084A (ja) 非同期・同期変換回路
JPH04301915A (ja) クロック信号切換装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees