CN109743040A - 一种rs触发器以及控制器 - Google Patents

Abstract

本发明公开了一种RS触发器，包括复位置位RS触发器本体；与RS触发器本体连接的延迟装置，用于在第一输入信号输送至RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值。本发明中，工作人员也可以根据延迟时间的大小确定出先变化为低电平的信号，也即确定出了RS触发器本体输出的电平状态，无需工作人员对第一输入信号和/或第二输入信号进行预处理，节省了人力成本以及时间成本。本发明还公开了一种控制器，具有如上RS触发器相同的有益效果。

Description

一种RS触发器以及控制器

技术领域

本发明涉及触发器领域，特别是涉及一种RS触发器，本发明还涉及一种控制器。

背景技术

RS(Reset-Set，复位置位)触发器是构成其它各种功能触发器的基本组成部分，它可以由两个与非门或者两个或非门组成，由两个或非门组成的RS触发器不允许出现两个输入同时为高电平的状况，而由两个与非门组成的RS触发器不允许出现两个输入同时为低电平的状况，以防止出现RS触发器输出的电平状态不确定的情况，现有技术中为了不让RS触发器出现输出不确定的情况，工作人员会选择对两个输入信号中的其中至少一个进行预处理，以防止两个输入信号在高低电平变化的过程中出现同时为高电平(使用或非门RS触发器时)或者同时为低电平的情况(使用与非门RS触发器时)，但是对输入信号进行预处理耗时耗力，增加了人工成本以及时间成本。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种RS触发器，节省了人力成本以及时间成本；本发明的另一目的是提供一种包括上述RS触发器的控制器，节省了人力成本以及时间成本。

为解决上述技术问题，本发明提供了一种RS触发器，包括：

复位置位RS触发器本体；

与所述RS触发器本体连接的延迟装置，用于在第一输入信号输送至所述RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至所述RS触发器本体的复位端前对其进行第二延迟处理；

其中，所述第一延迟处理与所述第二延迟处理所产生的延迟时间的差值大于预设阈值。

优选地，所述RS触发器本体包括第一逻辑门以及第二逻辑门；

所述第一逻辑门的第一输入端与所述第二逻辑门的输出端连接，所述第一逻辑门的输出端与所述第二逻辑门的第一输入端连接；

其中，所述第一逻辑门的第二输入端作为置位端，所述第二逻辑门的第二输入端作为复位端，所述第一逻辑门以及所述第二逻辑门均为与非门或者均为或非门。

优选地，所述第一逻辑门以及所述第二逻辑门均为或非门。

优选地，所述延迟装置包括：

与所述RS触发器本体的置位端连接的第一延迟模块和/或与所述RS触发器本体的复位端连接的第二延迟模块；

所述第一延迟模块，用于在第一输入信号输送至所述RS触发器本体的置位端前对其进行第一延迟处理；

所述第二延迟模块，用于在第二输入信号输送至所述RS触发器本体的复位端前对其进行第二延迟处理，其中，所述第一延迟处理与所述第二延迟处理所产生的延迟时间的差值大于预设阈值。

优选地，所述第一延迟模块以及所述第二延迟模块为相同类型的延迟电路。

优选地，所述第一延迟模块以及所述第二延迟模块均为电阻电容RC电路。

优选地，所述第一延迟模块包括第一电阻以及第一电容，所述第二延迟模块包括第二电阻以及第二电容；

所述第一电阻的第一端分别与所述RS触发器本体的置位端以及所述第一电容的第一端连接，所述第一电容的第二端接地，所述第二电阻的第一端分别与所述RS触发器本体的复位端以及所述第二电容的第一端连接，所述第二电容的第二端接地。

为解决上述技术问题，本发明还提供了一种控制器，包括如上任一项所述的RS触发器。

本发明提供了一种RS触发器，包括复位置位RS触发器本体；与RS触发器本体连接的延迟装置，用于在第一输入信号输送至RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值。

可见，本发明中，延迟装置可以在第一输入信号输送至RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值，此种情况下，即使出现了第一输入信号以及第二输入信号同时为高电平的状况(使用或非门RS触发器时)，并且在下一时刻两者同时变为低电平，工作人员也可以根据延迟时间的大小确定出先变化为低电平的信号，也即确定出了RS触发器本体输出的电平状态，无需工作人员对第一输入信号和/或第二输入信号进行预处理，节省了人力成本以及时间成本。

本发明还提供了一种控制器，具有如上RS触发器相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种RS控制器的结构示意图；

图2为本发明提供的另一种RS控制器的结构示意图。

具体实施方式

本发明的核心是提供一种RS触发器，节省了人力成本以及时间成本；本发明的另一核心是提供一种包括上述RS触发器的控制器，节省了人力成本以及时间成本。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图1为本发明提供的一种RS控制器的结构示意图，包括：

复位置位RS触发器本体1；

与RS触发器本体1连接的延迟装置2，用于在第一输入信号输送至RS触发器本体1的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体1的复位端前对其进行第二延迟处理；

其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值。

具体的，RS触发器本体1可以为广义上的RS触发器，即本发明实施例中的RS触发器本体1既可以包括触发方式为边沿触发的RS触发器，还可以包括触发方式为电平触发的RS锁存器，本发明实施例在此不做限定。

具体的，考虑到现有技术中，在第一输入信号以及第二输入信号同时为高电平(或非门组成的RS触发器本体1)时，当下一时刻两个输入信号同时转变为低电平，此种情况下，由于工作人员无法确定出RS触发器本体1分别对于第一输入信号以及第二输入信号的延迟时间的长短，也即无法确定出第一输入信号先由高电平变为低电平，还是第二输入信号先由高电平变为低电平，此种情况下，就无法确定出当最终两个输入信号均变为低电平时，RS触发器本体1的输出状态，对于由与非门组成的RS触发器本体1来说是相反的，即在两个输入信号同时由低电平变为高电平时会出现RS触发器本体1输出状态不确定的状况，其根本原因还是在于，工作人员无法确定出RS触发器本体1分别对于第一输入信号以及第二输入信号的延迟时间的长短。

相应的，本发明实施例中，延迟装置2可以在第一输入信号输入置位端前对其进行第一延迟处理和/或在第二输入信号输入复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值，此种情况下，即使第一输入信号以及第二输入信号同时由高电平变化为低电平(使用或非型RS触发器时)，由于工作人员知道延迟装置2对于两个输入信号的延迟时间的差值，也就知道了哪一个输入信号是先变化为低电平的，最终也就确定了RS触发器本体1的输出信号的状态，例如，延迟装置2对于第一输入信号的延迟时间大于对第二输入信号的延迟时间，且达到了预设阈值，此种情况下，当两个输入信号同时由高电平转变为低电平时，工作人员可以明确地知道第二输入信号会先变化为低电平，即两个输入信号首先会变为置位端S＝1，复位端R＝0的状态，此时RS触发器对应的输出状态为：置位端对应的输出端Q＝0，复位端对应的输出端Q’＝1，最终置位端也会变为低电平，即两个输入信号都是低电平，此时RS触发器的输出状态依旧是上一种输出状态，即Q＝0，Q’＝1，工作人员能够明确锁存器的输出状态并进行针对性地工作。

其中，预设阈值可以设置为RS触发器本体1自身对于两个输入信号的延迟时间的最大差值，该最大差值可以根据经验或者相关实验得到，本发明实施例在此不做限定。

当然，除了RS触发器本体1自身对于两个输入信号的延迟时间的最大差值外，预设阈值还可以设置为其他数值，例如大于上述最大差值等，本发明实施例在此不做限定，但需要说明的是，无论是单独对第一输入信号或者第二输入信号，还是同时对第一输入信号以及第二输入信号进行延迟处理，每一个延迟处理的时间也不应设置地过大，可以设置为输入信号一个周期内的一小部分，例如可以设置为输入信号周期的1％等，本发明实施例在此不做限定。

本发明提供了一种RS触发器，包括复位置位RS触发器本体；与RS触发器本体连接的延迟装置，用于在第一输入信号输送至RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值。

可见，本发明中，延迟装置可以在第一输入信号输送至RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值，此种情况下，即使出现了第一输入信号以及第二输入信号同时为高电平的状况(使用或非门RS触发器时)，并且在下一时刻两者同时变为低电平，工作人员也可以根据延迟时间的大小确定出先变化为低电平的信号，也即确定出了RS触发器本体输出的电平状态，无需工作人员对第一输入信号和/或第二输入信号进行预处理，节省了人力成本以及时间成本。

在上述实施例的基础上：

作为一种优选的实施例，RS触发器本体1包括第一逻辑门11以及第二逻辑门12；

第一逻辑门11的第一输入端与第二逻辑门12的输出端连接，第一逻辑门11的输出端与第二逻辑门12的第一输入端连接；

其中，第一逻辑门11的第二输入端作为置位端，第二逻辑门12的第二输入端作为复位端，第一逻辑门11以及第二逻辑门12均为与非门或者均为或非门。

具体的，RS触发器本体1包括第一逻辑门11以及第二逻辑门12，这种RS触发器本体1也可以称作基本RS触发器，每个逻辑门的输出端均与另外一个逻辑门的其中一个输入端连接，组成一个基本RS触发器，结构简单，价格低廉。

其中，两个逻辑门的类型可以为统一的类型，例如两个逻辑门同时为或非门，或者同时为与非门等，当然，两个逻辑门也可以为不同的类型，例如可以由与门、或门、与非门以及或非门中的两个实现，只要能起到RS触发器的作用即可，本发明实施例在此不做限定。

具体的，第一逻辑门11以及第二逻辑门12可以为多种集成度的逻辑门，例如可以为高度集成的逻辑门，也可以为人工搭建的逻辑门等，本发明实施例在此不做限定。

作为一种优选的实施例，第一逻辑门11以及第二逻辑门12均为或非门。

具体的，或非门具有结构简单、成本低以及使用寿命长等优点。

当然，除了或非门外，第一逻辑门11以及第二逻辑门12均还可以为与非门等，本发明实施例在此不做限定。

作为一种优选的实施例，延迟装置2包括：

与RS触发器本体1的置位端连接的第一延迟模块21和/或与RS触发器本体1的复位端连接的第二延迟模块22；

第一延迟模块21，用于在第一输入信号输送至RS触发器本体1的置位端前对其进行第一延迟处理；

第二延迟模块22，用于在第二输入信号输送至RS触发器本体1的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值。

具体的，延迟装置2包括独立的第一延迟模块21和/或独立的第二延迟模块22，两者可分别设置于置位端以及复位端的端口，此种情况下，当第一输入信号以及第二输入信号欲输送至RS触发器本体1时，便可首先经过第一延迟模块21和/或第二延迟模块22进行延迟处理，独立的第一延迟模块21和/或独立的第二延迟模块22具有功能稳定、结构简单以及使用寿命长等优点。

当然，除了独立的第一延迟模块21和/或独立的第二延迟模块22外，延迟装置2还可以为其他的结构，例如还可以为一个整体等，本发明实施例在此不做限定。

作为一种优选的实施例，第一延迟模块21以及第二延迟模块22为相同类型的延迟电路。

具体的，第一延迟模块21以及第二延迟模块22可以为相同类型的延迟电路，此种情况下，使得延迟效果更加稳定，且结构更加简单。

当然，除了相同类型的延迟电路外，第一延迟模块21以及第二延迟模块22还可以为不同的类型，本发明实施例在此不做限定。

作为一种优选的实施例，第一延迟模块21以及第二延迟模块22均为RC(Resistor-Capacitance circuit，电阻电容)电路。

具体的，RC电路具有结构简单以及成本低等优点。

当然，除了RC电路外，第一延迟模块21以及第二延迟模块22还可以为其他类型的延迟电路，例如可以为由门逻辑器件组成的延迟模块等，本发明实施例在此不做限定。

作为一种优选的实施例，第一延迟模块21包括第一电阻R1以及第一电容C1，第二延迟模块22包括第二电阻R2以及第二电容C2；

第一电阻R1的第一端分别与RS触发器本体1的置位端以及第一电容C1的第一端连接，第一电容C1的第二端接地，第二电阻R2的第一端分别与RS触发器本体1的复位端以及第二电容C2的第一端连接，第二电容C2的第二端接地。

为了更好的对本发明实施例进行说明，请参考图2，图2为本发明提供的另一种RS控制器的结构示意图。

具体的，第一延迟模块21以及第二延迟模块22分别可以包括一个电阻以及一个电容，进一步简化了结构，降低了成本。

当然，除了一个电阻以及一个电容外，RC电路还可以为其他类型，本发明实施例在此不做限定。

本发明还提供了一种控制器，包括如前述实施例中的RS触发器。

对于本发明提供的控制器的介绍请参照前述RS触发器的实施例，本发明实施例在此不做限定。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种RS触发器，其特征在于，包括：

复位置位RS触发器本体；

与所述RS触发器本体连接的延迟装置，用于在第一输入信号输送至所述RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至所述RS触发器本体的复位端前对其进行第二延迟处理；

其中，所述第一延迟处理与所述第二延迟处理所产生的延迟时间的差值大于预设阈值。

2.根据权利要求1所述的RS触发器，其特征在于，所述RS触发器本体包括第一逻辑门以及第二逻辑门；

所述第一逻辑门的第一输入端与所述第二逻辑门的输出端连接，所述第一逻辑门的输出端与所述第二逻辑门的第一输入端连接；

其中，所述第一逻辑门的第二输入端作为置位端，所述第二逻辑门的第二输入端作为复位端，所述第一逻辑门以及所述第二逻辑门均为与非门或者均为或非门。

3.根据权利要求2所述的RS触发器，其特征在于，所述第一逻辑门以及所述第二逻辑门均为或非门。

4.根据权利要求1至3任一项所述的RS触发器，其特征在于，所述延迟装置包括：

与所述RS触发器本体的置位端连接的第一延迟模块和/或与所述RS触发器本体的复位端连接的第二延迟模块；

所述第一延迟模块，用于在第一输入信号输送至所述RS触发器本体的置位端前对其进行第一延迟处理；

所述第二延迟模块，用于在第二输入信号输送至所述RS触发器本体的复位端前对其进行第二延迟处理，其中，所述第一延迟处理与所述第二延迟处理所产生的延迟时间的差值大于预设阈值。

5.根据权利要求4所述的RS触发器，其特征在于，所述第一延迟模块以及所述第二延迟模块为相同类型的延迟电路。

6.根据权利要求5所述的RS触发器，其特征在于，所述第一延迟模块以及所述第二延迟模块均为电阻电容RC电路。

7.根据权利要求6所述的RS触发器，所述第一延迟模块包括第一电阻以及第一电容，所述第二延迟模块包括第二电阻以及第二电容；

所述第一电阻的第一端分别与所述RS触发器本体的置位端以及所述第一电容的第一端连接，所述第一电容的第二端接地，所述第二电阻的第一端分别与所述RS触发器本体的复位端以及所述第二电容的第一端连接，所述第二电容的第二端接地。

8.一种控制器，其特征在于，包括如权利要求1至7任一项所述的RS触发器。