CN220041072U - 一种抗干扰低功耗的上电复位电路 - Google Patents

Abstract

本实用新型公开了一种抗干扰低功耗的上电复位电路，其包括：输入模块、第一供电模块、第二供电模块、复位模块和微处理器；所述输入模块与所述第二供电模块的一端电连接；所述第二供电模块的另一端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接；所述第一供电模块的一端与所述复位模块的第二端相连接，所述供电模块的另一端接地；所述复位模块的第三端与所述微处理器的第二连接端相连接。基于上述连接方式，本实用新型可提高上电复位电路的抗干扰能力，还可增强上电复位电路的工作稳定性。

Description

一种抗干扰低功耗的上电复位电路

技术领域

本实用新型涉及电子设备技术领域，尤其涉及一种抗干扰低功耗的上电复位电路。

背景技术

微处理器是电子产品中的重要组成部分，微处理器必须工作在一定范围内，否则无法正常工作。微处理器工作启动时，都要进行复位，使其处于确定的初始状态，并从初始状态开始工作。通常在电路设计时，都会考虑在微处理器内集成或者在微处理器的外围设置复位电路，通过复位电路来确保供应电源电压处于微处理器的工作电压范围之内。

目前上电复位电路主要有阻容式上电复位电路、三极管上电复位电路、MOS管上电复位电路。阻容式上电复位电路抗干扰能力差，只适用干扰小的电路中；三极管上电复位电路是目前采用最多的上电复位电路，具有较强的抗干扰能力，复位电压可以通过外部进行参数调整，其缺点是功耗大、发热量大，电路面积大；MOS管上电复位电路，在电源质量不好时，容易受到干扰，出现误复位的动作。因此，现有的上电复位电路存在抗干扰能力差和功耗大的问题。

实用新型内容

本实用新型提供了一种抗干扰低功耗的上电复位电路，旨在解决现有的上电复位电路存在抗干扰能力差和功耗大的问题。

为了解决上述技术问题，本实用新型一方面提供了一种抗干扰低功耗的上电复位电路，其包括：输入模块、第一供电模块、第二供电模块、复位模块和微处理器；所述输入模块与所述第二供电模块的一端电连接；所述第二供电模块的另一端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接；所述第一供电模块的一端与所述复位模块的第二端相连接，所述供电模块的另一端接地；所述复位模块的第三端与所述微处理器的第二连接端相连接。

进一步地，所述第二供电模块包括第二供电开关，所述第二供电开关的第一端与所述输入模块相连接，所述第二供电开关的第二端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接。

进一步地，所述第一供电模块包括第一供电开关、第一二极管和第一电阻；

所述第一供电开关的第一端接地，所述第一供电开关的第二端与所述第一二极管的负极相连接；

所述第一二极管的正极与所述第一电阻的第一端相连接；

所述第一电阻的第二端与所述复位模块的第二端相连接。

进一步地，所述复位模块包括第二电阻和复位芯片；

所述第二电阻的第一端与所述第二供电开关的第二端相连接；

所述第二电阻的第二端同时与所述第一电阻的第二端和所述复位芯片的第三引脚相连接。

进一步地，所述复位模块还包括第三电阻和第一电容；

所述第二电阻的第一端与所述第三电阻的第一端相连接并作为所述复位模块的第一端与所述第二供电模块相连接；

所述复位芯片的第三引脚同时与所述第二电阻的第二端与所述第一电容的第一端相连接并作为所述复位模块的第二端与所述第一供电模块相连接。

进一步地，所述复位芯片包括第一引脚、第二引脚和第三引脚；

所述第一引脚与所述第一电容的第二端相连接并接地；

所述第二引脚同时与所述第三电阻的第二端和所述微处理器的第二连接端相连接；

所述第三引脚同时与所述第一电阻的第二端、所述第二电阻的第二端和所述第一电容的第一端相连接。

进一步地，所述复位模块还包括滤波模块，所述滤波模块由第二电容和第三电容并联组成，所述滤波模块串联设置于所述复位芯片的第一引脚与第三引脚之间。

进一步地，所述第二电容的电容量大于所述第三电容的电容量。

进一步地，所述第二电容的第一端同时与所述复位芯片的第二引脚、所述第三电容的第一端、所述微处理器的第二连接端和所述第三电阻的第二端相连接。

进一步地，所述第二电容的第二端与所述第三电容的第二端相连接并作为所述滤波模块的输入端；

所述输入端同时与所述复位芯片的第一引脚和所述第一电容的第二端相连接并接地。

本实用新型公开了一种抗干扰低功耗的上电复位电路，其包括：输入模块、第一供电模块、第二供电模块、复位模块和微处理器；所述输入模块与所述第二供电模块的一端电连接；所述第二供电模块的另一端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接；所述第一供电模块的一端与所述复位模块的第二端相连接，所述供电模块的另一端接地；所述复位模块的第三端与所述微处理器的第二连接端相连接。基于上述连接方式，本实用新型可提高上电复位电路的抗干扰能力，还可增强上电复位电路的工作稳定性。

附图说明

为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例提供的上电复位电路的结构示意图；

图2是本实用新型一实施例提供的上电复位电路的另一结构示意图。

其中，图中各附图标记如下：

10、上电复位电路；11、输入模块；12、第一供电模块；13、复位模块；14、微处理器；S2、第二供电开关；S1、第一供电开关；D1、第一二极管；R2、第一电阻；R1、第二电阻；U1、复位芯片；R3、第三电阻；C1、第一电容；C2、第二电容；C3、第三电容。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

请参阅图1，图1是本实用新型一实施例提供的上电复位电路的结构示意图。本实用新型提出一种抗干扰低功耗的上电复位电路10，其包括：输入模块11、第一供电模块12、第二供电模块、复位模块13和微处理器14；所述输入模块11与所述第二供电模块的一端电连接；所述第二供电模块的另一端同时与所述复位模块13的第一端和所述微处理器14的第一连接端相连接；所述第一供电模块12的一端与所述复位模块13的第二端相连接，所述第一供电模块12的另一端接地；所述复位模块13的第三端与所述微处理器14的第二连接端相连接。

在本实施例中，所述输入模块11用于为所述微处理器14进行供电，所述输入模块11提供的供电电压为3.3V。所述输入模块11与所述第二供电模块的一端电连接；当所述第二供电模块处于导通状态时，所述输入模块11同时与所述复位模块13的第一端和所述微处理器14的第一连接端相连接；所述复位模块13用于监控所述输入模块11的输入电压是否在规定范围内。当输入电压高于预设电压阈值时，所述微处理器14正常工作；其中，预设电压阈值为2.93V。当输入电压低于预设电压阈值时，所述复位模块13产生上电复位信号，并对所述上电复位信号进行延时处理后发送给所述微处理器14，所述微处理器14可根据接收到的上电复位信号执行复位操作。

在一实施例中，如图1所示，所述第二供电模块包括第二供电开关S2，所述第二供电开关S2的第一端与所述输入模块11相连接，所述第二供电开关S2的第二端同时与所述复位模块13的第一端和所述微处理器14的第一连接端相连接。

在本实施例中，所述第二供电开关S2为按压式开关，当所述第二供电开关S2为导通状态时，所述输入模块11同时与所述复位模块13的第一端和所述微处理器14的第一连接端相连接；所述复位模块13用于监控所述输入模块11的输入电压是否在规定范围内。当输入电压高于预设电压阈值时，所述微处理器14正常工作。当输入电压低于预设电压阈值时，所述复位模块13产生上电复位信号，并对所述上电复位信号进行延时处理后发送给所述微处理器14，所述微处理器14可根据接收到的上电复位信号执行复位操作。

在一实施例中，如图1所示，所述第一供电模块12包括第一供电开关S1、第一二极管D1和第一电阻R2；所述第一供电开关S1的第一端接地，所述第一供电开关S1的第二端与所述第一二极管D1的负极相连接；所述第一二极管D1的正极与所述第一电阻R2的第一端相连接；所述第一电阻R2的第二端与所述复位模块13的第二端相连接。

在本实施例中，所述第一供电开关S1为按压式开关，可通过按压所述第一供电开关S1控制电路的导通与关断。所述第一二极管D1具有防反接作用，用于防止线路短路，保障线路的正常运转，当所述第一供电开关S1为导通状态时，所述第一二极管D1的负极接地并形成回路。所述第一二极管D1的正极与所述第一电阻R2的第一端相连接，所述第一电阻R2为限流电阻，所述第一电阻R2的阻值为300Ω，用于防止线路短路。

在一实施例中，如图1所示，所述复位模块13包括第二电阻R1和复位芯片U1；所述第二电阻R1的第一端与所述第二供电开关S2的第二端相连接；所述第二电阻R1的第二端同时与所述第一电阻R2的第二端和所述复位芯片U1的第三引脚相连接。

在本实施例中，所述第二电阻R1的阻值为300Ω。所述复位芯片U1的型号为SGM803B，所述复位芯片U1的第三引脚为电压监控引脚，所述复位芯片U1可通过所述第三引脚判断输入电压是否在规定范围内，所述复位芯片U1的电压阈值为2.93V。

本实用新型实施例中的上电复位电路可通过按压所述第二供电开关S2手动复位所述微处理器14。当所述第一供电开关S1为导通状态时，所述第一二极管D1的负极接地形成回路，其中，所述第一二极管D1的正向降压为0.7V。根据基尔霍电压定律：沿着闭合回路所有元件两端的电压代数和等于零，得到所述第一电阻R2的两端电压为1.3V，所述复位芯片U1的第三引脚的电压为2V，所述复位芯片U1的第三引脚的电压是所述第一二极管D1和所述第一电阻R2的电压之和，所述复位芯片U1的第三引脚的电压低于电压阈值2.93V，所述复位模块13产生上电复位信号，所述复位模块13对所述上电复位信号进行延时处理后发送给所述微处理器14，所述微处理器14可根据接收到的上电复位信号执行复位操作。

在一实施例中，如图1所示，所述复位模块13还包括第三电阻R3和第一电容C1；所述第二电阻R1的第一端与所述第三电阻R3的第一端相连接并作为所述复位模块13的第一端与所述第二供电模块相连接；所述复位芯片U1的第三引脚同时与所述第二电阻R1的第二端与所述第一电容U1的第一端相连接并作为所述复位模块13的第二端与所述第一供电模块12相连接。

在本实施例中，所述第三电阻R3为上拉电阻，同时也起到限流作用，所述第三电阻R3的阻值为10KΩ，所述第三电阻R3的第一端与所述第二供电模块相连接，所述第三电阻R3的第二端与所述复位芯片U1相连接。通过设置上拉电阻R3，能使端口稳定的处于高电平状态，直到有低电平输入，才能改变端口的电平状态。所述第一电容U1为滤波电容，能减小电源波纹的幅值，从而保证电路正常运行，所述第一电容U1的电容量为100nF。

在一实施例中，如图1和图2所示，所述复位芯片U1包括第一引脚、第二引脚和第三引脚；所述第一引脚与所述第一电容C1的第二端相连接并接地；所述第二引脚同时与所述第三电阻R3的第二端和所述微处理器14的第二连接端相连接；所述第三引脚同时与所述第一电阻R2的第二端、所述第二电阻R1的第二端和所述第一电容C1的第一端相连接。

在本实施例中，所述第一引脚与所述第一电容C1的第二端相连接并接地，能有效防止线路短路，保障线路的正常运转。所述复位芯片U1的第三引脚为电压监控引脚，所述复位芯片U1可通过所述第三引脚判断输入电压是否在规定范围内，所述复位芯片U1的电压阈值为2.93V。当输入电压高于2.93V时，所述微处理器14正常工作。当输入电压低于2.93V时，所述复位芯片U1产生上电复位信号，并通过所述第二引脚发送给所述微处理器14，所述微处理器14可根据接收到的上电复位信号执行复位操作。

所述上电复位电路10还能防止外部干扰而导致所述微处理器14进行误复位动作(具体请参阅图2)，假设第四电阻R4为外部干扰，所述第四电阻R4的阻值为5KΩ，所述第四电阻R4的第一端同时与所述第一二极管D1的负极和所述第一供电开关S1的第二端连接，所述第四电阻R4的第二端接地，根据基尔霍第二定律：沿着闭合回路所有元件两端的电压代数和等于零，所述第一二极管D1的正向压降是0.7V，所述第二电阻R1的两端电压是0.15V，所述复位芯片U1的第三引脚的电压是3.15V，高于监控电压阈值2.93V，所述复位芯片U1是不会输出上电复位信号，因此所述微处理器14也不会进行误复位动作。

在一实施例中，如图1所示，所述复位模块13还包括滤波模块，所述滤波模块由第二电容C2和第三电容C3并联组成，所述滤波模块串联设置于所述复位芯片的第一引脚与第三引脚之间。

在本实施例中，所述复位模块13还包括滤波模块，所述滤波模块由第二电容C2和第三电容C3并联组成，所述滤波模块串联设置于所述复位芯片的第一引脚与第三引脚之间，所述第二电容C2和所述第三电容C3均为滤波电容，能起到更好的滤波效果。

在一实施例中，如图1所示，所述第二电容C2的电容量大于所述第三电容C3的电容量。

在本实施例中，所述滤波模块由第二电容C2和第三电容C3并联组成，所述第二电容的电容量大于所述第三电容的电容量，所述第二电容C2的电容量为100nF，所述第三电容C3的电容量为1nF，所述第二电容C2的电容量是所述第三电容C3的电容量的100倍，能起到更好的滤波效果，增强电路的工作稳定性。

在一实施例中，如图1所示，所述第二电容C2的第一端同时与所述复位芯片U1的第二引脚、所述第三电容C3的第一端、所述微处理器14的第二连接端和所述第三电阻R3的第二端相连接。

在本实施例中，所述第二电容C2的第一端同时与所述复位芯片U1的第二引脚、所述第三电容C3的第一端、所述微处理器14的第二连接端和所述第三电阻R3的第二端相连接，能有效减小电源波纹的幅值，从而保证电路正常运行。

在一实施例中，如图1所示，所述第二电容的第二端与所述第三电容的第二端相连接并作为所述滤波模块的输入端；所述输入端同时与所述复位芯片的第一引脚和所述第一电容的第二端相连接并接地。

在本实施例中，所述滤波模块由第二电容C2和第三电容C3并联组成，所述第二电容的电容量大于所述第三电容的电容量，能起到更好的滤波效果。所述输入端同时与所述复位芯片的第一引脚和所述第一电容的第二端相连接并接地，能有效防止线路短路，保证电路的正常运行。

本实用新型公开了一种抗干扰低功耗的上电复位电路，其包括：输入模块、第一供电模块、第二供电模块、复位模块和微处理器；所述输入模块与所述第二供电模块的一端电连接；所述第二供电模块的另一端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接；所述第一供电模块的一端与所述复位模块的第二端相连接，所述供电模块的另一端接地；所述复位模块的第三端与所述微处理器的第二连接端相连接。基于上述连接方式，本实用新型可提高上电复位电路的抗干扰能力，还可增强上电复位电路的工作稳定性。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种抗干扰低功耗的上电复位电路，其特征在于，包括：输入模块、第一供电模块、第二供电模块、复位模块和微处理器；

所述输入模块与所述第二供电模块的一端电连接；

所述第二供电模块的另一端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接；

所述第一供电模块的一端与所述复位模块的第二端相连接，所述供电模块的另一端接地；

所述复位模块的第三端与所述微处理器的第二连接端相连接。

2.根据权利要求1所述的抗干扰低功耗的上电复位电路，其特征在于，所述第二供电模块包括第二供电开关，所述第二供电开关的第一端与所述输入模块相连接，所述第二供电开关的第二端同时与所述复位模块的第一端和所述微处理器的第一连接端相连接。

3.根据权利要求2所述的抗干扰低功耗的上电复位电路，其特征在于，所述第一供电模块包括第一供电开关、第一二极管和第一电阻；

所述第一供电开关的第一端接地，所述第一供电开关的第二端与所述第一二极管的负极相连接；

所述第一二极管的正极与所述第一电阻的第一端相连接；

所述第一电阻的第二端与所述复位模块的第二端相连接。

4.根据权利要求3所述的抗干扰低功耗的上电复位电路，其特征在于，所述复位模块包括第二电阻和复位芯片；

所述第二电阻的第一端与所述第二供电开关的第二端相连接；

所述第二电阻的第二端同时与所述第一电阻的第二端和所述复位芯片的第三引脚相连接。

5.根据权利要求4所述的抗干扰低功耗的上电复位电路，其特征在于，所述复位模块还包括第三电阻和第一电容；

所述第二电阻的第一端与所述第三电阻的第一端相连接并作为所述复位模块的第一端与所述第二供电模块相连接；

所述复位芯片的第三引脚同时与所述第二电阻的第二端与所述第一电容的第一端相连接并作为所述复位模块的第二端与所述第一供电模块相连接。

6.根据权利要求5所述的抗干扰低功耗的上电复位电路，其特征在于，所述复位芯片包括第一引脚、第二引脚和第三引脚；

所述第一引脚与所述第一电容的第二端相连接并接地；

所述第二引脚同时与所述第三电阻的第二端和所述微处理器的第二连接端相连接；

所述第三引脚同时与所述第一电阻的第二端、所述第二电阻的第二端和所述第一电容的第一端相连接。

7.根据权利要求6所述的抗干扰低功耗的上电复位电路，其特征在于，所述复位模块还包括滤波模块，所述滤波模块由第二电容和第三电容并联组成，所述滤波模块串联设置于所述复位芯片的第一引脚与第三引脚之间。

8.根据权利要求7所述的抗干扰低功耗的上电复位电路，其特征在于，所述第二电容的电容量大于所述第三电容的电容量。

9.根据权利要求8所述的抗干扰低功耗的上电复位电路，其特征在于，所述第二电容的第一端同时与所述复位芯片的第二引脚、所述第三电容的第一端、所述微处理器的第二连接端和所述第三电阻的第二端相连接。

10.根据权利要求9所述的抗干扰低功耗的上电复位电路，其特征在于，所述第二电容的第二端与所述第三电容的第二端相连接并作为所述滤波模块的输入端；

所述输入端同时与所述复位芯片的第一引脚和所述第一电容的第二端相连接并接地。