CN112564680B - 一种上电延时硬件自动复位电路 - Google Patents

Abstract

本发明公开了一种上电延时硬件自动复位电路，包括电源电路1、延时复位电路2、脉宽控制电路3、延时控制电路4、复位输出电路5和微控制器应用电路6，所述电源电路1用于提供电源，所述延时复位电路2包括二极管D2、电阻R3和电容C1，所述脉冲控制电路3包括电阻R1、电阻R2、二极管D5、二极管D6、电容C3、电容C4和555时基芯片U1。有益效果：本发明采自动复位技术，在MCU内部软件出现运行错误时，能实现自动复位功能，保证产品设备的正常运行，并且用基本的555时基电路设计出自动复位电路，不论MCU是自主运行跑偏，还是受外界干扰因数的影响程序运行错误该电路均能自动复位，且自动复位功能不受MCU运行错误状态的影响。

Description

一种上电延时硬件自动复位电路

技术领域

本发明涉及延时自动复位电路技术领域，具体来说，涉及一种上电延时硬件自动复位电路。

背景技术

断路器作为一种保护电器在工业及民用领域应用非常广泛，它作为一种安全保护产品，对保护动作时效性和可靠性要求都非常高，尤其是剩余电流动作断路器，其直接保护人身安全，在各种应用状态下均应保持良好的保护特性。如果在设备上电的过程中存在安全故障，断路器必须做出快速反应保证设备及人身的安全，这样就要求断路器中的检测控制电路在上电时必须快速启动，然而断路器的检测控制电路一般都采用微控制来设计，由于微控制器是高集成的电子产品，在复杂的运行环境中难免会出现软件故障，为了保证断路器设备的运行可靠性一般均在微控制器的外部设计硬件复位电路，保证在软件故障时能自动复位微控制器。然而为了保证微控制器在上电时的快速启动，该硬件复位电路就必须在上电时设计延时功能，保证断路器在上电过程中不会进行自动复位，保证断路器上电过程中具有快速反应的功能。

现有的硬件复位电路一般不具备上电延时功能，即上电时首先进行一定时间的复位，保证微控制器上电时可正常启动，然而这个复位时间会影响微控制器的快速启动，使断路器在上电过程中不能做出快速反应，影响断路器的使用安全。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

本发明的目的在于提供一种上电延时硬件自动复位电路，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种上电延时硬件自动复位电路包括电源电路1、延时复位电路2、脉宽控制电路3、延时控制电路4、复位输出电路5和微控制器应用电路6，所述电源电路1用于提供电源，所述延时复位电路2包括二极管D2、电阻R3和电容C1，所述脉冲控制电路3包括电阻R1、电阻R2、二极管D5、二极管D6、电容C3、电容C4和555时基芯片U1，所述延时控制电路4包括三极管Q1、二极管D4、电阻R4和电容C2，所述复位输出电路5包括电阻R5、二极管D7、电阻R6和二极管Q2，所述微控制器应用电路6包括微控制器，所述电源电路1、所述二极管D2的负极端、所述电阻R3的一端、所述电阻R2的一端、所述555时基芯片U1的VCC引脚均与电源+VP连接，所述二极管D2的正极端、所述电阻R3的另一端和所述电容C1的一端均与所述555时基芯片U1的Reset引脚连接，所述电容C1的另一端接地，所述三极管Q1的集电极和发射极分别与所述电容C1的两端连接，所述二极管D4的正极端接地，所述三极管Q1的基极和所述二极管D4的负极端均与所述电阻R4的一端连接，所述电阻R4的另一端与电容C2的一端连接，所述电容C2的另一端与所述微控制器的I/O端口连接，所述电阻R2的另一端、所述二极管D6的正极端、所述电阻R1的一端均与所述555时基芯片U1的Discharge引脚连接，所述电阻R1的另一端与所述二极管D5的负极端连接，所述二极管D5的正极端、所述二极管D6的负极端、所述电容C3的一端和所述555时基芯片U1的Thteshold引脚均与所述555时基芯片U1的Trigger引脚连接，所述555时基芯片U1的Controy引脚与所述电容C4的一端连接，所述电容C4的另一端、所述电容C3的另一端、所述555时基芯片U1的GND引脚、所述电阻R6的一端和所述三极管Q2的发射极均接地，所述555时基芯片U1的OutPut引脚与所述电阻R5的一端连接，所述电阻R5的另一端与所述二极管D7的负极端连接，所述二极管D7的正极端和所述电阻R6的另一端均与所述三极管Q2的基极连接，所述三极管Q2的集电极与所述微控制器的RESET端口连接。

进一步的，所述二极管D7为稳压二极管。

与现有技术相比，本发明具有以下有益效果：本发明采自动复位技术，在MCU内部软件出现运行错误时，能实现自动复位功能，保证产品设备的正常运行，并且用基本的555时基电路设计出自动复位电路，不论MCU是自主运行跑偏，还是受外界干扰因数的影响程序运行错误该电路均能自动复位，且自动复位功能不受MCU运行错误状态的影响。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的一种上电延时硬件自动复位电路的结构原理图。

具体实施方式

下面，结合附图以及具体实施方式，对发明做出进一步的描述：

实施例：

请参阅图1，根据本发明实施例的一种上电延时硬件自动复位电路，包括电源电路1、延时复位电路2、脉宽控制电路3、延时控制电路4、复位输出电路5和微控制器应用电路6，所述电源电路1用于提供电源，所述延时复位电路2包括二极管D2、电阻R3和电容C1，所述脉冲控制电路3包括电阻R1、电阻R2、二极管D5、二极管D6、电容C3、电容C4和555时基芯片U1，所述延时控制电路4包括三极管Q1、二极管D4、电阻R4和电容C2，所述复位输出电路5包括电阻R5、二极管D7、电阻R6和二极管Q2，所述微控制器应用电路6包括微控制器，所述电源电路1、所述二极管D2的负极端、所述电阻R3的一端、所述电阻R2的一端、所述555时基芯片U1的VCC引脚均与电源+VP连接，所述二极管D2的正极端、所述电阻R3的另一端和所述电容C1的一端均与所述555时基芯片U1的Reset引脚连接，所述电容C1的另一端接地，所述三极管Q1的集电极和发射极分别与所述电容C1的两端连接，所述二极管D4的正极端接地，所述三极管Q1的基极和所述二极管D4的负极端均与所述电阻R4的一端连接，所述电阻R4的另一端与电容C2的一端连接，所述电容C2的另一端与所述微控制器的I/O端口连接，所述电阻R2的另一端、所述二极管D6的正极端、所述电阻R1的一端均与所述555时基芯片U1的Discharge引脚连接，所述电阻R1的另一端与所述二极管D5的负极端连接，所述二极管D5的正极端、所述二极管D6的负极端、所述电容C3的一端和所述555时基芯片U1的Thteshold引脚均与所述555时基芯片U1的Trigger引脚连接，所述555时基芯片U1的Controy引脚与所述电容C4的一端连接，所述电容C4的另一端、所述电容C3的另一端、所述555时基芯片U1的GND引脚、所述电阻R6的一端和所述三极管Q2的发射极均接地，所述555时基芯片U1的OutPut引脚与所述电阻R5的一端连接，所述电阻R5的另一端与所述二极管D7的负极端连接，所述二极管D7的正极端和所述电阻R6的另一端均与所述三极管Q2的基极连接，所述三极管Q2的集电极与所述微控制器的RESET端口连接。

在进一步的实施例中，所述二极管D7为稳压二极管。

通过本发明的上述方案，本发明采自动复位技术，在MCU内部软件出现运行错误时，能实现自动复位功能，保证产品设备的正常运行，并且用基本的555时基电路设计出自动复位电路，不论MCU是自主运行跑偏，还是受外界干扰因数的影响程序运行错误该电路均能自动复位，且自动复位功能不受MCU运行错误状态的影响。

为了方便理解本发明的上述技术方案，以下就本发明在实际过程中的工作原理或者操作方式进行详细说明。

在实际应用时：

电源电路1为本实施例提供电源。电源电路输出端连接到555时基芯片的8脚Vcc上，同时经R3连接到555时基芯片的4脚Reset，并连接电容C1的一端，C1的另一端接地。R3和C1组成积分电路，上电时电源输出+VP经R3给C1充电，使555时基芯片的Reset脚电压缓慢升高。在555时基芯片的Reset端电压低于其启动电压前，其输出端Output为低电平，当Reset端的电压上升到555时基芯片的启动电压后，其输出端Output输出高电平。二极管D2与电阻R3并联，且D2的正端联接到Reset脚，负端连接电源+VP，当电源掉电时，可以迅速将电容C1上的电荷放弃，使555时基芯片进入复位状态，保证再次上电时的正常工作。

脉宽控制电路3由R1，R2，D5，D6，C1和U1组成，555时基芯片U1处于复位状态时，OutPut输出低电平，同时U1的7脚Discharge接地，电容C3处于放电的状态。当Reset端电压高于启动电压后，OutPut输出高电平，U1的7脚Discharge与地断开，电源+VP经电阻R2、D6给电容C3充电，使555时基芯片U1的触发端2脚的电压上升，当上升到其触发电压后，OutPut端3脚输出低电平，同时7脚Discharge接地，电容C3经过R1，D5到7脚进行放电，使C3上的电压下降。当电压下降至重启电压后，555时基芯片U1的OutPut端3脚重新输出高电平，U1的7脚Discharge与地断开，电源+VP经电阻R2、D6给电容C3再次充电，这样周而复始的使C3充放电，3脚交替输出高低电平。改变R2的阻值可以改变C3的充电时间，同时改变了3脚输出高电平的时间，改变R1的阻值可以改变C3的放电时间，同时改变了3脚输出低电平的时间。本实施例555时基芯片U1启动后，其3脚输出高电平时间约0.2s，低电平时间约1s。

本实施例的启动延时控制电路4由三极管Q1，二极管D4，电阻R4和电容C2组成，Q1的集电极和发射极分别并接于C1的两端，Q1的基集经电阻R4、电容C2连接到MCU微控制器的I/O端口，MCU正常工作时，该I/O端口定时输出交替的高低电平，当输出高电平时，经C2、R4使Q1导通，将C1上的电压降至接近0V，555时基芯片U1处于复位状态。由于电容C2的微分作用，Q1导通是短暂的，但足以降C1上的电压降至接近0V。这里采用电容微分设计的目的是为了避免因MCU故障时，该I/O口停留在高电平状态，如果不采用微分电路设计，Q1会保持导通状态，使555时基芯片U1一直处于复位状态，导致该自动复位电路失效。D4并接于Q1的基极和发射极之间，D4的PN结方向与发射极的PN结方向相反，使MCU的I/O口输出低电平时，电容C2可以快速放电，保证下一次输出高电平时，Q1能可靠导通。R4的阻值大小可以控制电容C2的充放电时间，同时也控制了Q1的导通电流，该电阻的取值要以C1能可靠放电为目的。

555时基芯片U1的输出端3经电阻R5，二极管D7(稳压二极管)连接到Q2的基极，Q2的集电极连接到MCU的RESET端口，Q2的发射极接地。当U1输出高电平时，Q2导通，使MCU的RESET脚电平拉低，从而使MCU处于复位状态，当U1输出低电平时，Q2截止，MCU的RESET脚电平拉高(MCU的RESET端有上拉设计)，MCU重新启动进入正常工作状态。本实施例的设计555时基芯片U1启动后输出的高电平时间为0.2s，也就是给MCU的复位时间是0.2s，然后输出低电平1s，即给MCU启动工作时间为1s，在这1s内如果MCU正常启动，则会输出放电控制脉冲，使U1的复位脚Reset拉低，U1处于复位状态，它也就不再输出对MCU的复位脉冲。只要MCU处于正常的工作状态，就会不间断的输出放电控制脉冲，U1就始终处于复位状态，不会对MCU输出复位信号。如果MCU不正常的停机，就不再输出放电控制脉冲，C1上的电压就上升，当C1上的电压上升到U1的启动电压后，U1则输出对MCU的复位控制信号，达到对MCU的自动复位功能。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (2)

1.一种上电延时硬件自动复位电路，其特征在于，包括电源电路1、延时复位电路2、脉冲控制电路3、延时控制电路4、复位输出电路5和微控制器应用电路6，所述电源电路1用于提供电源，所述延时复位电路2包括二极管D2、电阻R3和电容C1，所述脉冲控制电路3包括电阻R1、电阻R2、二极管D5、二极管D6、电容C3、电容C4和555时基芯片U1，所述延时控制电路4包括三极管Q1、二极管D4、电阻R4和电容C2，所述复位输出电路5包括电阻R5、二极管D7、电阻R6和二极管Q2，所述微控制器应用电路6包括微控制器，所述电源电路1、所述二极管D2的负极端、所述电阻R3的一端、所述电阻R2的一端、所述555时基芯片U1的VCC引脚均与电源+VP连接，所述二极管D2的正极端、所述电阻R3的另一端和所述电容C1的一端均与所述555时基芯片U1的Reset引脚连接，所述电容C1的另一端接地，所述三极管Q1的集电极和发射极分别与所述电容C1的两端连接，所述二极管D4的正极端接地，所述三极管Q1的基极和所述二极管D4的负极端均与所述电阻R4的一端连接，所述电阻R4的另一端与电容C2的一端连接，所述电容C2的另一端与所述微控制器的I/O端口连接，所述电阻R2的另一端、所述二极管D6的正极端、所述电阻R1的一端均与所述555时基芯片U1的Discharge引脚连接，所述电阻R1的另一端与所述二极管D5的负极端连接，所述二极管D5的正极端、所述二极管D6的负极端、所述电容C3的一端和所述555时基芯片U1的Thteshold引脚均与所述555时基芯片U1的Trigger引脚连接，所述555时基芯片U1的Controy引脚与所述电容C4的一端连接，所述电容C4的另一端、所述电容C3的另一端、所述555时基芯片U1的GND引脚、所述电阻R6的一端和所述三极管Q2的发射极均接地，所述555时基芯片U1的OutPut引脚与所述电阻R5的一端连接，所述电阻R5的另一端与所述二极管D7的负极端连接，所述二极管D7的正极端和所述电阻R6的另一端均与所述三极管Q2的基极连接，所述三极管Q2的集电极与所述微控制器的RESET端口连接。

2.根据权利要求1所述的一种上电延时硬件自动复位电路，其特征在于，所述二极管D7为稳压二极管。