JP5445804B2 - 音声信号中継回路および音声信号中継方法 - Google Patents
音声信号中継回路および音声信号中継方法 Download PDFInfo
- Publication number
- JP5445804B2 JP5445804B2 JP2012235430A JP2012235430A JP5445804B2 JP 5445804 B2 JP5445804 B2 JP 5445804B2 JP 2012235430 A JP2012235430 A JP 2012235430A JP 2012235430 A JP2012235430 A JP 2012235430A JP 5445804 B2 JP5445804 B2 JP 5445804B2
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- clock
- circuit
- sampling rate
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
と、前記サンプリングレートクロックを前記音声信号生成回路に出力するサンプリングレートクロック出力部と、前記音声信号を前記音声信号再生回路に出力する音声信号出力部と、擬似搬送クロックを生成する擬似搬送クロック生成部と、擬似サンプリングレートクロックを生成する擬似サンプリングレートクロック生成部と、を含み、前記イネーブル信号が、前記信号出力が無効であることを示す場合、前記搬送クロック出力部は、前記擬似搬送クロックを前記音声信号生成回路に出力し、前記サンプリングレートクロック出力部は、前記擬似サンプリングレートクロックを前記音声信号生成回路に出力し、前記音声信号出力部は、前記音声信号の出力を停止することを特徴とする。
音声信号を入力する音声信号入力端子10を含んで構成されている。
に基づく画像信号を生成する画像信号生成回路40−2と、ストレージインターフェイス11からの動画データに基づく音声信号を生成して音声信号中継回路90に出力する音声信号生成回路30−1と、音声信号入力端子10からの音声信号を入力して音声信号中継回路100に出力する音声信号生成回路30−2を含んで構成されている。
ックBCLKおよびサンプリングレートを示すサンプリングレートクロックLRCLKを入力し、音声信号生成回路30−2は、マスタークロックや音声信号DATAを音声信号再生回路50に直接出力するものとする。
た、音声信号再生回路50は、各音声信号生成回路30からのマスタークロックに基づき、例えば、PLLによって内部の動作クロックを生成し、当該動作クロックに応じて出力先(スピーカ70および音声信号出力端子80)を切り替える切替器、コンバータ(音声信号を複合化してアナログ信号波形に変換)、アンプ等を動作させる。
クロックは44.4kHzになる。
画像信号再生回路、70 スピーカ、80 音声信号出力端子、90、100 音声信号中継回路、110 イネーブル信号入力部、120 マスタークロック入力部、121
マスタークロック出力部、130 擬似搬送クロック生成部、140 擬似サンプリングレートクロック生成部、150 搬送クロック入力部、151 搬送クロック出力部、160 サンプリングレートクロック入力部、161 サンプリングレートクロック出力部、170 音声信号入力部、171 音声信号出力部
Claims (4)
- 音声信号再生回路から信号出力タイミングを示す搬送クロックおよびサンプリングレートを示すサンプリングレートクロックを入力して前記音声信号再生回路へ向け音声信号を出力する音声信号生成回路と、前記音声信号再生回路との間で前記搬送クロック、前記サンプリングレートクロックおよび前記音声信号を中継する音声信号中継回路において、
前記音声信号中継回路から前記音声信号再生回路への信号出力が有効かどうかを示すイネーブル信号を入力するイネーブル信号入力部と、
前記音声信号再生回路から前記搬送クロックを入力する搬送クロック入力部と、
前記音声信号再生回路から前記サンプリングレートクロックを入力するサンプリングレートクロック入力部と、
前記音声信号生成回路から前記音声信号を入力する音声信号入力部と、
前記搬送クロックを前記音声信号生成回路に出力する搬送クロック出力部と、
前記サンプリングレートクロックを前記音声信号生成回路に出力するサンプリングレートクロック出力部と、
前記音声信号を前記音声信号再生回路に出力する音声信号出力部と、
擬似搬送クロックを生成する擬似搬送クロック生成部と、
擬似サンプリングレートクロックを生成する擬似サンプリングレートクロック生成部と、
を含み、
前記音声信号生成回路は、前記音声信号再生回路と同期して画像信号を再生する画像信号再生回路に画像信号を供給する第1の画像信号生成回路における画像信号の生成と同期して前記音声信号を生成し、
前記イネーブル信号は、前記画像信号再生回路への前記画像信号の供給元が前記第1の画像信号生成回路から第2の画像信号生成回路に変更された場合、前記搬送クロックおよび前記サンプリングレートクロックが無効であることを示し、
前記イネーブル信号が、前記搬送クロックおよび前記サンプリングレートクロックが無効であることを示す場合、
前記搬送クロック出力部は、前記擬似搬送クロックを前記音声信号生成回路に出力し、
前記サンプリングレートクロック出力部は、前記擬似サンプリングレートクロックを前記音声信号生成回路に出力し、
前記音声信号出力部は、前記音声信号の出力を停止することを特徴とする音声信号中継回路。 - 請求項1に記載の音声信号中継回路において、
前記音声信号生成回路からマスタークロックを入力するマスタークロック入力部を含み、
前記擬似搬送クロック生成部は、前記マスタークロックをm(ただし、mは2以上の整数)分の1倍することにより、前記擬似搬送クロックを生成し、
前記擬似サンプリングレートクロック生成部は、前記擬似搬送クロックをn(ただし、nは2以上の整数)分の1倍することにより、前記擬似サンプリングレートクロックを生成することを特徴とする音声信号中継回路。 - 請求項1、2のいずれかに記載の音声信号中継回路において、
前記画像信号の供給元が前記第1の画像信号生成回路から前記第2の画像信号生成回路に変更された場合、
前記擬似搬送クロック生成部は、初回のみ前記擬似搬送クロックを前記搬送クロックと合成して生成し、
前記擬似サンプリングレートクロック生成部は、初回のみ前記擬似サンプリングレートクロックを前記サンプリングレートクロックと合成して生成することを特徴とする音声信号中継回路。 - 音声信号再生回路から信号出力タイミングを示す搬送クロックおよびサンプリングレートを示すサンプリングレートクロックを入力して前記音声信号再生回路へ向け音声信号を出力する音声信号生成回路と、前記音声信号再生回路との間で前記搬送クロック、前記サンプリングレートクロックおよび前記音声信号を中継する音声信号中継回路における音声信号中継方法において、
前記音声信号生成回路は、前記音声信号再生回路と同期して画像信号を再生する画像信号再生回路に画像信号を供給する第1の画像信号生成回路における画像信号の生成と同期して前記音声信号を生成し、
前記音声信号中継回路から前記音声信号再生回路への信号出力が有効かどうかを示すイネーブル信号を入力し、
前記イネーブル信号は、前記画像信号再生回路への前記画像信号の供給元が前記第1の画像信号生成回路から第2の画像信号生成回路に変更された場合、前記搬送クロックおよび前記サンプリングレートクロックが無効であることを示し、
前記イネーブル信号が、前記搬送クロックおよび前記サンプリングレートクロックが無効であることを示す場合、
前記音声再生回路への前記音声信号の出力を停止し、
擬似搬送クロックを生成して前記音声信号生成回路に出力し、
擬似サンプリングレートクロックを生成して前記音声信号生成回路に出力することを特徴とする音声信号中継方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012235430A JP5445804B2 (ja) | 2012-10-25 | 2012-10-25 | 音声信号中継回路および音声信号中継方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012235430A JP5445804B2 (ja) | 2012-10-25 | 2012-10-25 | 音声信号中継回路および音声信号中継方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007298849A Division JP5126497B2 (ja) | 2007-11-19 | 2007-11-19 | 音声信号中継回路および音声信号中継方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013031225A JP2013031225A (ja) | 2013-02-07 |
JP5445804B2 true JP5445804B2 (ja) | 2014-03-19 |
Family
ID=47787735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012235430A Active JP5445804B2 (ja) | 2012-10-25 | 2012-10-25 | 音声信号中継回路および音声信号中継方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5445804B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4257478B2 (ja) * | 2000-06-27 | 2009-04-22 | ソニー株式会社 | 記録再生装置 |
JP2003299179A (ja) * | 2002-04-05 | 2003-10-17 | Matsushita Electric Ind Co Ltd | ディジタルオーディオ装置 |
JP4476131B2 (ja) * | 2005-02-04 | 2010-06-09 | 株式会社ディーアンドエムホールディングス | データ送信装置及びデータ受信装置及びデータ送受信システム |
JP2007295514A (ja) * | 2006-03-29 | 2007-11-08 | D & M Holdings Inc | データ受信装置 |
-
2012
- 2012-10-25 JP JP2012235430A patent/JP5445804B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013031225A (ja) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04326270A (ja) | シリアルアクセスメモリの倍速コントロール方式 | |
US7417474B1 (en) | Clock frequency division methods and circuits | |
JP2007086960A (ja) | クロック切り替え回路 | |
JP5656179B2 (ja) | 複合データのレベルシフタおよびデスキュー装置 | |
JP5445804B2 (ja) | 音声信号中継回路および音声信号中継方法 | |
JP5126497B2 (ja) | 音声信号中継回路および音声信号中継方法 | |
CN110166894B (zh) | 一种数据处理方法、输出设备和计算机存储介质 | |
US6642766B2 (en) | Digital circuit, LSI including the same and method for removing noise | |
WO2012117530A1 (ja) | 信号遅延装置、信号遅延装置の制御方法 | |
JP2008005279A (ja) | クロック切り替え回路 | |
JP7473284B2 (ja) | 半導体装置 | |
JP2013115529A (ja) | クロック分周装置 | |
JP3470113B2 (ja) | デジタル回路およびこれを備えたlsi、並びにノイズ除去方法 | |
JP5616138B2 (ja) | ステッピングモータ駆動装置 | |
JP3912052B2 (ja) | 制御多重回路及びこれを用いた映像信号切替装置 | |
KR100653057B1 (ko) | 멀티미디어시스템 | |
JP4506157B2 (ja) | 映像信号の位相調整回路 | |
JP2005026757A (ja) | クロック切替回路およびそれを用いた画像処理装置 | |
JPH09139730A (ja) | エラステックストア | |
JP4646710B2 (ja) | 半導体集積回路 | |
JP6138446B2 (ja) | 補正回路、情報出力装置、及び補正方法 | |
JPH10163821A (ja) | 初期化回路 | |
JP2003347933A (ja) | クロック生成回路 | |
JP2000049577A (ja) | ノイズフィルタおよび半導体集積回路 | |
JP2013229726A (ja) | 信号処理装置、及び、信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5445804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |