JP2004357201A

JP2004357201A - パルス信号の波形整形回路

Info

Publication number: JP2004357201A
Application number: JP2003155375A
Authority: JP
Inventors: Yuki Miyake; 由紀三宅; Kazuya Ono; 和也小野; Kazuyuki Ono; 和之小野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-16

Abstract

【課題】出力パルス信号を使用する後段の回路での誤動作を未然に防止すること。
【解決手段】本発明では、入力パルス信号に重畳された所定パルス幅以下のノイズを除去するノイズ除去回路と、このノイズ除去回路によって前記ノイズが除去された中間パルス信号のアクティブ状態が設定時間以上続く場合に出力パルス信号を生成するパルス信号生成回路とを有するパルス信号の波形整形回路を提供するものである。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、パルス信号の波形整形回路に関するものである。
【０００２】
【従来の技術】
近年の各種電子機器のディジタル化に伴って、電子機器に内蔵される回路で種々のパルス信号が使用されている。
【０００３】
このパルス信号には、アクティブ状態での信号レベル（「Ｈ」又は「Ｌ」）に重要な意味を持っているものもあり、パルス信号にノイズ成分が重畳されると、回路が誤動作してしまい、電子機器の故障を招くおそれがある。
【０００４】
そこで、従来は、パルス信号からノイズ成分を除去するためにパルス信号の波形整形回路が使用されている。
【０００５】
かかるパルス信号の波形整形回路としては、図３に示す構造のものが広く使用されている。
【０００６】
すなわち、図３に示すパルス信号の波形整形回路１０１は、アンド回路１０２の一方の入力端子にパルス信号入力端子１０３を直接接続するとともに、アンド回路１０２の他方の入力端子にパルス信号入力端子１０３をディレイ回路１０４を介して接続し、さらに、アンド回路１０２の出力端子にパルス信号出力端子１０５を接続している。
【０００７】
かかる波形整形回路１０１は、図４に示すように、パルス信号入力端子１０３に印加された入力パルス信号Ｓ１０１と、この入力パルス信号Ｓ１０１をディレイ回路１０４で所定時間だけ遅延させた遅延パルス信号Ｓ１０２との論理積をアンド回路１０２で演算して、パルス信号出力端子１０５から出力パルス信号Ｓ１０３を出力する。
【０００８】
これにより、図４に示すように、ディレイ回路１０４での遅延時間よりも短いパルス幅のノイズを除去できるようになっている。
【０００９】
【特許文献１】
特開昭６４−３９８１５号公報
【００１０】
【発明が解決しようとする課題】
ところが、上記従来のパルス信号の波形整形回路１０１にあっては、入力パルス信号Ｓ１０１と遅延パルス信号Ｓ１０２との論理和をとることで入力パルス信号Ｓ１０１に重畳されたノイズを除去する構成となっているために、図４に示すように、ディレイ回路１０４での遅延時間よりも短いパルス幅のノイズを除去することができても、図５に示すように、ディレイ回路１０４での遅延時間よりも長いパルス幅のノイズに対しては完全に除去することができなかった。
【００１１】
そのため、ディレイ回路１０４での遅延時間よりも長いパルス幅のノイズが入力パルス信号Ｓ１０１に重畳されてしまうと、そのノイズを完全に除去することができず、出力パルス信号Ｓ１０３を使用する後段の回路が誤動作してしまい、電子機器の故障を招くおそれがあった。
【００１２】
特に、半導体装置に内蔵した回路のリセットパルス信号の場合には、ノイズの影響で半導体装置を良好にリセットできず、半導体装置の暴走を招くおそれがあった。
【００１３】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、パルス信号の波形整形回路において、入力パルス信号に重畳された所定パルス幅以下のノイズを除去するノイズ除去回路と、このノイズ除去回路によって前記ノイズが除去された中間パルス信号のアクティブ状態が設定時間以上続く場合に出力パルス信号を生成するパルス信号生成回路とを有することにした。
【００１４】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記パルス信号生成回路は、前記設定時間を変更可能に構成することにした。
【００１５】
また、請求項３に係る本発明では、前記請求項１又は請求項２に係る本発明において、前記パルス信号生成回路は、前記出力パルス信号を所定のクロック信号に同期させて出力するように構成することにした。
【００１６】
【発明の実施の形態】
本発明に係るパルス信号の波形整形回路は、狭幅のノイズを除去するノイズ除去回路と所定の出力パルス信号を生成するパルス信号生成回路とから構成している。
【００１７】
そして、ノイズ除去回路は、入力パルス信号に重畳された所定パルス幅以下のノイズを除去することによって中間パルス信号を出力するように構成している。
【００１８】
また、パルス信号生成回路は、ノイズ除去回路によって狭幅ノイズが除去された中間パルス信号のアクティブ状態が設定時間以上続く場合に出力パルス信号を生成するように構成している。
【００１９】
このように、本発明に係るパルス信号の波形整形回路では、狭幅のノイズを除去するノイズ除去回路を有しているために、入力パルス信号に重畳された所定パルス幅以下のノイズを除去することができる。
【００２０】
しかも、ノイズ除去回路に加えて狭幅ノイズが除去された中間パルス信号のアクティブ状態が設定時間以上続く場合に出力パルス信号を生成するパルス信号生成回路を有しているために、入力パルス信号に重畳された所定パルス幅以上のノイズも除去することができ、出力パルス信号を使用する後段の回路（本波形整形回路の後段に接続された回路）での誤動作を未然に防止することができて、本波形整形回路を内蔵した電子機器の故障を防止することができる。
【００２１】
特に、パルス信号生成回路での設定時間を変更できるようにした場合には、波形整形回路の後段に接続された回路に適したタイミングで出力パルス信号を発生させることができる。
【００２２】
また、パルス信号生成回路から出力する出力パルス信号を所定のクロック信号に同期させて出力するようにした場合には、複数の回路が同期動作を行う回路に適したパルス信号とすることができる。
【００２３】
以下に、本発明に係るパルス信号の波形整形回路の構成について、図面を参照しながら具体的に説明する。なお、図１は、本発明に係るパルス信号の波形整形回路の構成を示す回路ブロック図であり、図２は、波形整形回路の各部の周出力信号を示すタイミングチャートである。
【００２４】
パルス信号の波形整形回路１は、図１に示すように、ノイズ除去回路２とパルス信号生成回路３とで構成している。
【００２５】
ノイズ除去回路２は、パルス信号入力端子４に印加された入力パルス信号Ｓ１と、この入力パルス信号Ｓ１をディレイ回路５で所定時間だけ遅延させた遅延パルス信号Ｓ２との論理積をアンド回路６で演算して、中間パルス信号Ｓ３を出力する（図２参照）。
【００２６】
これにより、波形整形回路１は、ノイズ除去回路２によって、入力パルス信号Ｓ１に重畳された所定パルス幅以下のノイズ、具体的には、ディレイ回路５での遅延時間よりも短いパルス幅のノイズを除去することができる。
【００２７】
パルス信号生成回路３は、カウンタ回路７と減算回路８と判定回路９とフリップフロップ回路１０とオア回路１１とを有している。
【００２８】
カウンタ回路７は、ノイズ除去回路２のアンド回路６の出力である中間パルス信号Ｓ３をインバータ回路１２を介してリセット端子に入力するとともに、クロック端子１３から入力される所定周波数のクロック信号Ｓ４をインバータ回路１４で反転させた反転クロック信号Ｓ５をクロック端子に入力している。
【００２９】
これにより、カウンタ回路７は、中間パルス信号Ｓ３のアクティブ状態の長さ（時間）を反転クロック信号Ｓ５を用いて計測し、その計測結果としてのカウント信号Ｓ６をカウント出力端子から出力している（図２参照）。
【００３０】
減算回路８は、時間設定端子１５から入力される設定時間信号Ｓ７とカウンタ回路７の出力であるカウント信号Ｓ６との差を算出して、その算出結果としての差分信号Ｓ８を出力している。ここで、設定時間信号Ｓ７は、外部から任意に設定変更できるようになっている。
【００３１】
判定回路９は、減算回路８から出力される差分信号Ｓ８が正（＋）の場合、すなわち、設定時間信号Ｓ７よりもカウント信号Ｓ６の方が小さい場合には、判定信号Ｓ９として「Ｈ」を出力し、一方、減算回路８から出力される差分信号Ｓ８がゼロ又は負（−）の場合、すなわち、設定時間信号Ｓ７よりもカウント信号Ｓ６の方が大きい場合又は等しい場合には判定信号Ｓ９として「Ｌ」を出力する（図２参照）。
【００３２】
かかる判定信号Ｓ９は、ノイズ除去回路２によって狭幅ノイズが除去された中間パルス信号Ｓ３のアクティブ状態が設定時間以上続く場合に生成されるパルス信号となっており、入力パルス信号Ｓ１からノイズを除去する波形整形を行ったものとなっている。そのため、この判定信号Ｓ９を出力パルス信号として利用することもできる。
【００３３】
フリップフロップ回路１０は、判定信号Ｓ９をデータ端子に入力するとともに、クロック信号Ｓ４をクロック端子に入力し、中間パルス信号Ｓ３をリセット端子に入力している。
【００３４】
これにより、フリップフロップ回路１０は、判定信号Ｓ９をクロック信号Ｓ４に同期させた同期パルス信号Ｓ１０を生成して出力している（図２参照）。
【００３５】
かかる同期パルス信号Ｓ１０も、ノイズ除去回路２によって狭幅ノイズが除去された中間パルス信号Ｓ３のアクティブ状態が設定時間以上続く場合に生成されるパルス信号となっており、入力パルス信号Ｓ１からノイズを除去する波形整形を行ったものとなっている。そのため、この同期パルス信号Ｓ１０を出力パルス信号として利用することもできる。この場合には、複数の回路が同期動作を行う回路に適したパルス信号となっている。
【００３６】
オア回路１１は、中間パルス信号Ｓ３と同期パルス信号Ｓ１０とを入力し、その論理和を演算し、パルス信号出力端子１６に出力パルス信号Ｓ１１を出力している（図２参照）。
【００３７】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００３８】
すなわち、請求項１に係る本発明では、入力パルス信号に重畳された所定パルス幅以下のノイズを除去するノイズ除去回路と、このノイズ除去回路によって前記ノイズが除去された中間パルス信号のアクティブ状態が設定時間以上続く場合に出力パルス信号を生成するパルス信号生成回路とを有するパルス信号の波形整形回路となっているため、ノイズ除去回路で入力パルス信号に重畳された所定パルス幅以下のノイズを除去することができ、しかも、パルス信号生成回路で入力パルス信号に重畳された所定パルス幅以上のノイズも除去することができ、これにより、出力パルス信号を使用する後段の回路（本波形整形回路の後段に接続された回路）での誤動作を未然に防止することができて、本波形整形回路を内蔵した電子機器の故障を防止することができる。
【００３９】
また、請求項２に係る本発明では、パルス信号生成回路での設定時間を変更できるようにしているため、波形整形回路の後段に接続された回路に適したタイミングで出力パルス信号を発生させることができる。
【００４０】
また、請求項３に係る本発明では、出力パルス信号を所定のクロック信号に同期させて出力するようにしているため、複数の回路が同期動作を行う回路に適したパルス信号とすることができる。
【図面の簡単な説明】
【図１】本発明に係るパルス信号の波形整形回路を示す回路ブロック図。
【図２】同タイミングチャート。
【図３】従来のパルス信号の波形整形回路を示す回路ブロック図。
【図４】同タイミングチャート（正常動作状態）。
【図５】同タイミングチャート（誤動作状態）。
【符号の説明】
１波形整形回路
２ノイズ除去回路
３パルス信号生成回路
５ディレイ回路
６アンド回路
７カウンタ回路
８減算回路
９判定回路
１０フリップフロップ回路
１１オア回路
Ｓ１入力パルス信号
Ｓ２遅延パルス信号
Ｓ３中間パルス信号
Ｓ４クロック信号
Ｓ５反転クロック信号
Ｓ６カウント信号
Ｓ７設定時間信号
Ｓ８差分信号
Ｓ９判定信号
Ｓ１０同期パルス信号
Ｓ１１出力パルス信号

Claims

入力パルス信号に重畳された所定パルス幅以下のノイズを除去するノイズ除去回路と、このノイズ除去回路によって前記ノイズが除去された中間パルス信号のアクティブ状態が設定時間以上続く場合に出力パルス信号を生成するパルス信号生成回路とを有することを特徴とするパルス信号の波形整形回路。
前記パルス信号生成回路は、前記設定時間を変更可能に構成したことを特徴とする請求項１に記載のパルス信号の波形整形回路。
前記パルス信号生成回路は、前記出力パルス信号を所定のクロック信号に同期させて出力するように構成したことを特徴とする請求項１又は請求項２に記載のパルス信号の波形整形回路。